DE19937995C2 - Verfahren zur Strukturierung einer organischen Antireflexionsschicht - Google Patents

Verfahren zur Strukturierung einer organischen Antireflexionsschicht

Info

Publication number
DE19937995C2
DE19937995C2 DE19937995A DE19937995A DE19937995C2 DE 19937995 C2 DE19937995 C2 DE 19937995C2 DE 19937995 A DE19937995 A DE 19937995A DE 19937995 A DE19937995 A DE 19937995A DE 19937995 C2 DE19937995 C2 DE 19937995C2
Authority
DE
Germany
Prior art keywords
etching
layer
sccm
photoresist
arc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19937995A
Other languages
English (en)
Other versions
DE19937995A1 (de
Inventor
Gregoire Grandremy
Matthias Uwe Lehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19937995A priority Critical patent/DE19937995C2/de
Priority to TW089115998A priority patent/TW480624B/zh
Priority to PCT/EP2000/007781 priority patent/WO2001013412A1/de
Priority to JP2001517415A priority patent/JP4101516B2/ja
Publication of DE19937995A1 publication Critical patent/DE19937995A1/de
Priority to US10/073,554 priority patent/US6559067B2/en
Application granted granted Critical
Publication of DE19937995C2 publication Critical patent/DE19937995C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Abstract

Die Erfindung betrifft die Strukturierung eines ARC-Polymers mittels DUV-Lithographie gefolgt von einem ARC Open-Ätzschritt und anschließender Ätzung der Metallschicht erfolgt. Es sollen ein geringer Lackverbrauch und somit steilere Lackflanken erreicht werden, indem das Ätzen der ARC-Polymer-Zwischenschicht durch einen CF¶4¶ ARC Open Prozeß mit hoher Selektivität zum Photoresist erfolgt. Die Gasflüsse betragen dabei CF¶4¶ 35-45 sccm, CHF¶3¶ 17-23 sccm, O¶2¶ 5-7 sccm und Ar 80-120 sccm.

Description

Die Erfindung betrifft ein Verfahren zur Strukturierung einer organischen Antireflexionsschicht mittels DUV-Lithographie gefolgt von einem ARC (anti reflecting coating layer) Open-Ätzschritt, wobei die Antirefle­ xionsschicht unterhalb der Photoresistschicht als eine Zwi­ schenschicht, bestehend aus einem organischem Polymer, ausge­ bildet ist und wobei in einem nachfolgenden Schritt die Ät­ zung der unter der Antireflexionsschicht befindlichen Metall­ schicht erfolgt.
Halbleiterstrukturen sind üblicherweise mit einer Mehrebenen- Metallisierung mit entsprechenden Leitbahnen ausgestattet, die über vertikale Zwischenverbindungen miteinander und/oder mit aktiven bzw. dotierten Elementen der Halbleiterstruktur verbunden sind. Die Herstellung der Leitbahnen und der Zwi­ schenverbindungen erfolgt in mehreren Prozeßschritten, die Abscheide-, Strukturierungs- und Ätzschritte umfassen.
Ein übliches Verfahren zur Herstellung einer Zweiebenen- Metallisierung besteht darin, zunächst eine Verbindung zu einzelnen Funktionselementen der Halbleiterstruktur herzu­ stellen. Dazu wird mit Hilfe eines photolithographischen Pro­ zesses gefolgt von einem Ätzschritt eine Öffnung durch die auf der Halbleiterstruktur befindliche Oxidschicht erzeugt, so daß die Position der Zwischenverbindung in der ersten Me­ tallisierungsebene festgelegt ist. Diese Öffnung, die sich vertikal durch die Halbleiterstruktur erstreckt, wird an­ schließend in einem Abscheideprozeß, z. B. einem CVD- oder Sputter-Verfahren mit einer dünnen Haftschicht (auch als Li­ ner bezeichnet), z. B. Titannitrid, und einem Metall, z. B. Wolfram, gefüllt. Da der Abscheideprozeß nicht nur auf die Öffnung begrenzt werden kann, sondern eine Abscheidung auf der gesamten Oberfläche der Halbleiterstruktur erfolgt, muß das überschüssige Metall auf der Oberfläche beispielsweise durch einen sogenannten CMP-Prozeß (chemisch-mechanisches Po­ lieren) oder durch Rückätzen entfernt werden. Anschließend wird auf der vorhandenen Oxidschicht eine Metallisierung, z. B. aus Aluminium, aufgebracht, die dann photolithographisch strukturiert wird, um die gewünschte Leitbahnstruktur zu schaffen. Das erfolgt durch Aufbringen eines Photoresists aus dem photolithographisch eine Photoresist-Ätzmaske gebildet wird, so daß dann durch die Ätzmaske geätzt werden kann und schließlich die Leitbahnen übrigbleiben.
Hierfür wird standardmäßig ein Photolithographieverfahren verwendet, bei dem unterhalb der Photoresistschicht eine or­ ganische Zwischenschicht aus einem Polymer, d. h. eines ARC (anti reflecting coating layer)-Polymers als Antirefle­ xionsschicht, eingefügt ist, um während der Belichtung des Photoresists Reflexionen auszuschließen und somit das reflek­ tierte Licht zu minimieren und dadurch die Auflösung zu ver­ bessern. Es handelt sich hier um einen Standard Photoprozeß für sub-0,5 mm Technologien mit DUV-Belichtung.
Bei dem nach dem photolithographischen Schritt zur Ausbildung der Photoresist-Ätzmaske erfolgenden Ätzen der unter der Zwi­ schenschicht befindlichen Metallschicht führt diese Zwischen­ schicht (ARC-Polymer) jedoch zu Problemen. Die ARC- Polymerschicht wird bei dem photolithographischen Prozeß nicht geöffnet. Deshalb muß der Ätzprozeß zur Strukturierung der Leitbahnen mit einem ARC-Open-Ätzschritt (Polymer-Etch) beginnen. Der zweite Schritt ist dann der Metallätzschritt (normal Zweischrittprozeß).
Darüberhinaus muß eine gute ARC-Open-Ätzung verschiedene Vor­ gaben erfüllen. Diese Vorgaben bestehen darin, einen geringen Lackverbrauch zu realisieren, was angesichts der einander wi­ dersprechenden Anforderungen an die Dicke des Photolacks (Photoresist-Ätzmaske) durch den Ätzprozeß und die Photoli­ thographie schwer zu realisieren ist. Für die Photolithographie benötigt man eine möglichst dünne und für die Ätzung eine möglichst dicke Lackschicht. Weiterhin muß eine gute Maßhaltigkeit der Strukturen [d. h. gute CD(Critical Dimension)-Performance] und Restefreiheit garantiert werden.
Für das Ätzen von ARC-Schichten werden beispielsweise N2, O2 oder N2, O2 und CO verwendet. Als besondere Nachteile sind hier der hohe Lackverbrauch und schräge Lackkanten zu verzeichnen. Auch ergibt sich eine schlechte CD (critical dimension)- Performance, indem die Linienbreite sinkt und die Linienenden spitz zulaufend strukturiert werden.
Beim Ätzen mit CHF3/CF4/O2/Ar- oder CHF3/CF4/O2-Gasen (Gasfluß 80/50/20/16 sccm, p = 21,33 Pa, P = 600 W, B = 0,002 Tesla) ist die CD- Performance sehr schlecht, d. h. die Linienbreiten verringern sich zu stark.
Aus der US 5,773,199 ist ein Verfahren zur Strukturierung einer Antireflexionsschicht bekannt, bei dem eine oberhalb einer Polysilicidschicht aufgebrachte, aus einem organischen Polymer gebildete Antireflexionsschicht mittels einer plasmagestützen Ätzung unter Verwendung eines Gemischs umfassend Trifluormethan, Kohlenstofftetraflourid, Sauerstoff und Argon geätzt wird. In einem nachfolgenden Schritt wird dann die Polysilicidschicht strukturiert.
Aus der JP-09-134862 A ist ein Verfahren zum Ätzen einer silylierten Novolak-Antireflexions­ schicht bekannt, wobei die Antireflexionsschicht mittels CF4 als Ätzgas und unter Verwendung einer Photoresistschicht geätzt wird.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfahren zur Strukturierung einer organischen Antireflexionsschicht zu schaffen, bei dem ein geringer Lackverbrauch und insbesondere steilere Lackflanken erreicht werden und mit dem eine wesentlich verbesserte CD-Performance erreicht wird.
Erfindungsgemäß wird ein Verfahren zur Strukturierung einer organischen Antireflexionsschicht mittels DUV-Lithographie bereitgestellt, mit einem Schritt des Öffnens der organischen Antireflexionsschicht durch Ätzen mit einem CF4, CHF3, Sauerstoff und Argon enthaltendem Gasgemisch (ARC Open Prozeß) in einer Ätzkammer mit Plasmaunterstützung, wobei die organische Antirefexionsschicht unterhalb des Photoresists als eine Zwischenschicht, bestehend aus einem organischen Polymer, ausgebildet ist und wobei in einem nachfolgenden Schritt die Ätzung der unter der organischen Antireflexionsschicht auf einem Halbleitersubstrat befindlichen Metallschicht erfolgt, dadurch gekennzeichnet, dass das Ätzen der organischen Antireflexionsschicht mit den Prozessparametern
O2: 5 . . . 7 sccm /*
Druck: 10,66 . . . 15,99 Pa
CF4: 35 . . . 45 sccm /*
CHF3: 17 . . . 23 sccm /*
Ar: 80 . . . 120 sccm /*
Leistung: 550 . . . 650 Watt,
/* Gasfluß
mit hoher Selektivität zum Photoresist erfolgt.
Die Vorteile des erfindungsgemäßen Verfahrens sind ein geringer Lackverbrauch und steile Lackflanken. Das ermöglicht geringere Lackdicken einzusetzen, wodurch sich das Prozeßfenster der Lithografie erweitert. Durch die steileren Lackflanken wird eine sehr gute CD-Performance erreicht, da die Linienbreiten konstant bleiben und die Linienenden ihre Form behalten. Auch bleiben an den Lackflanken keine Reste, sogenannte Fences, übrig.
Ein weiterer Vorteil der Erfindung ist darin zu sehen, daß es durch die F-Ionen in der Ätzchemie möglich wird, eine automatische Endpunkterkennung einzuführen. Diese Endpunkterkennung verhindert Überätzungen und damit unnötige Lackangriffe.
Die Erfindung soll nachfolgend an einem Ausführungsbeispiel erläutert werden. In den zugehörigen Zeichnungen zeigen:
Fig. 1 eine schematische Darstellung einer mit dem herkömmlichen Verfahren erzeugten Ätzstruktur des Photoresists; und
Fig. 2 eine schematische Darstellung einer mit dem erfindungsgemäßen Verfahren erzeugten Ätzstruktur.
In Fig. 1 ist schematisch eine Metallschicht 1 dargestellt, welche die zunächst oberste Schicht eines Wafers darstellen soll. Auf dieser Metallschicht 1 ist eine Zwischenschicht aus einem Polymer, d. h. eines ARC (anti reflecting coating layer)- Polymers als Antireflexionsschicht 2, aufgebracht. Mit Hilfe dieser Antireflexionsschicht 2 werden während der Be­ lichtung des Photoresists, der sich auf der Antireflexions­ schicht 2 befindet, Reflexionen ausgeschlossen und somit das reflektierte Licht minimiert. Auf diese Weise wird die Auflö­ sung der Photolithographie verbessert und eine hohe Maßhal­ tigkeit der Photoresist-Ätzmaske 3 gewährleistet. Damit kann der Standard Photoprozeß für sub-0,5 mm Technologien mit DUV- Belichtung angewendet werden. Derartige Antireflexions­ schichten 2 können aus organischen oder anorganischen Mate­ rialien bestehen, wobei sich das noch zu beschreibende Ver­ fahren auf die Strukturierung einer organischen Polymer- Antireflexionsschicht bezieht.
In Fig. 1 ist nun der Zustand der Schichten einschließlich der Photoresist-Ätzmaske 3 dargestellt, nachdem der ARC-Open Prozeß wie im Stand der Technik üblich durchgeführt worden ist. Der unterbrochen dargestellte Teil des Photoresists 4 zeigt den Zustand des Photoresists vor der ARC-Open-Ätzung. Es ist deutlich zu sehen, daß hier ein erheblicher Lackver­ brauch stattgefunden hat und daß eine schlechte CD- Performance erreicht wird. Das ist dadurch bedingt, daß der Photoresist nicht nur in der Höhe, sondern auch in der Breite reduziert worden ist, so daß der Ätzgraben 5 im ARC 2 größer wird, als vorgesehen.
Werden für das Ätzen von ARC-Schichten beispielsweise N2, O2 oder N2, O2 und CO verwendet, so sind im Ergebnis ein hoher Lackverbrauch und schräge Lackkanten zu verzeichnen. Auch sinkt die Linienbreite und die Linienenden werden spitz zu­ laufend strukturiert.
Auch beim Ätzen mit CHF3/CF4/O2/Ar- oder CHF3/CF4/O2-Gasen (Gasfluß 80/50/20/16 sccm, p = 21,33 Pa, P = 600 W, B = 0,002 Tesla) ist die CD-Performance sehr schlecht, d. h. die Linienbreiten der hergestellten Strukturen verringern sich zu stark.
Wird demgegenüber mit der erfindungsgemäßen Rezeptur geätzt, so sind ein geringer Verbrauch an Photoresist und steile Lackflanken die Folge, wie aus Fig. 2 schematisch ersichtlich ist. Damit wird es möglich, geringere Lackdicken einzusetzen, wodurch sich das Prozeßfenster der Lithographie erweitert. Durch die steileren Lackflanken wird eine sehr gute CD- Performance d. h. Maßhaltigkeit des Ätzgrabens 5 erreicht, da die Linienbreiten konstant bleiben und die Linienenden ihre Form behalten. Auch bleiben an den Lackflanken keine Reste, sogenannte Fences, übrig.
Um die beschriebenen Vorteile d. h. die beste Ätzselektivität zu erreichen, muß die ARC-Open-Ätzung mit folgenden Prozeßparametern vorgenommen werden:
Bezugszeichenliste
1
Metallschicht
2
ARC
3
Photoresist-Ätzmaske
4
Photoresist vor ARC-Open-Ätzung
5
Ätzgraben im ARC

Claims (1)

  1. Verfahren zur Strukturierung einer organischen Antireflexionsschicht mittels DUV-Lithographie mit einem Schritt des Öffnens der organischen Antireflexionsschicht (2) durch Ätzen mit einem CF4, CHF3, Sauerstoff und Argon enthaltendem Gasgemisch in einer Ätzkammer mit Plasmaunterstützung, wobei die organische Antireflexionsschicht (2) unterhalb des Photoresists (3) als eine Zwischenschicht, bestehend aus einem organischen Polymer, ausgebildet ist und wobei in einem nachfolgenden Schritt die Ätzung der unter der organischen Antireflexionsschicht (2) auf einem Halbleitersubstrat befindlichen Metallschicht (1) erfolgt, dadurch gekennzeichnet, dass das Ätzen der organischen Antireflexionsschicht (2) mit den Prozessparametern
    O2: 5 . . . 7 sccm /*
    Druck: 10,66 . . . 15,99 Pa
    CF4: 35 . . . 45 sccm /*
    CHF3: 17 . . . 23 sccm /*
    Ar: 80 . . . 120 sccm /*
    Leistung: 550 . . . 650 Watt,
    mit hoher Selektivität zum Photoresist (3) erfolgt.
DE19937995A 1999-08-11 1999-08-11 Verfahren zur Strukturierung einer organischen Antireflexionsschicht Expired - Fee Related DE19937995C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19937995A DE19937995C2 (de) 1999-08-11 1999-08-11 Verfahren zur Strukturierung einer organischen Antireflexionsschicht
TW089115998A TW480624B (en) 1999-08-11 2000-08-09 Method to structure the organic anti-reflection layer
PCT/EP2000/007781 WO2001013412A1 (de) 1999-08-11 2000-08-10 Verfahren zur strukturierung einer organischen antireflexionsschicht
JP2001517415A JP4101516B2 (ja) 1999-08-11 2000-08-10 有機反射防止層の構造化方法
US10/073,554 US6559067B2 (en) 1999-08-11 2002-02-11 Method for patterning an organic antireflection layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19937995A DE19937995C2 (de) 1999-08-11 1999-08-11 Verfahren zur Strukturierung einer organischen Antireflexionsschicht

Publications (2)

Publication Number Publication Date
DE19937995A1 DE19937995A1 (de) 2001-03-01
DE19937995C2 true DE19937995C2 (de) 2003-07-03

Family

ID=7918017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19937995A Expired - Fee Related DE19937995C2 (de) 1999-08-11 1999-08-11 Verfahren zur Strukturierung einer organischen Antireflexionsschicht

Country Status (5)

Country Link
US (1) US6559067B2 (de)
JP (1) JP4101516B2 (de)
DE (1) DE19937995C2 (de)
TW (1) TW480624B (de)
WO (1) WO2001013412A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626743B1 (ko) 2004-07-29 2006-09-25 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US7838432B2 (en) * 2007-04-16 2010-11-23 Applied Materials, Inc. Etch process with controlled critical dimension shrink

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134862A (ja) * 1995-11-09 1997-05-20 Nec Corp レジストパターンの形成方法
US5773199A (en) * 1996-09-09 1998-06-30 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR100188508B1 (ko) * 1993-03-26 1999-06-01 세끼사와 다까시 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
US5804088A (en) * 1996-07-12 1998-09-08 Texas Instruments Incorporated Intermediate layer lithography
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
US5981398A (en) * 1998-04-10 1999-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask method for forming chlorine containing plasma etched layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134862A (ja) * 1995-11-09 1997-05-20 Nec Corp レジストパターンの形成方法
US5773199A (en) * 1996-09-09 1998-06-30 Vanguard International Semiconductor Corporation Method for controlling linewidth by etching bottom anti-reflective coating

Also Published As

Publication number Publication date
US6559067B2 (en) 2003-05-06
JP4101516B2 (ja) 2008-06-18
US20020160618A1 (en) 2002-10-31
DE19937995A1 (de) 2001-03-01
TW480624B (en) 2002-03-21
WO2001013412A1 (de) 2001-02-22
JP2003507886A (ja) 2003-02-25

Similar Documents

Publication Publication Date Title
EP1444724B1 (de) Photolithographisches strukturierungsverfahren mit einer durch ein plasmaverfahren abgeschiedenen kohlenstoff-hartmaskenschicht mit diamantartiger härte
DE602004004483T2 (de) Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
DE4231312C2 (de) Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
EP0012859B1 (de) Verfahren zum Aufbringen eines Dünnfilmmusters auf ein Substrat
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE69922658T2 (de) Verfahren zum Ätzen einer Aluminium enthaltenden Schicht
DE4320033B4 (de) Verfahren zur Bildung eines Metallmusters bei der Herstellung einer Halbleitereinrichtung
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE10392412T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE10252337A1 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE10219398A1 (de) Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat
JPH09237777A (ja) 上部層の一部を除去する中間層リソグラフィ法
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE10037957C1 (de) Verfahren zum anisotropen Trockenätzen organischer Antireflexionsschichten
DE69724980T2 (de) Leitende schicht mit antireflexionsoberfläche
DE4442648C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung unter Verwendung einer Anti-Reflexionsschicht
DE19937995C2 (de) Verfahren zur Strukturierung einer organischen Antireflexionsschicht
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10059836A1 (de) Verfahren zur Strukturierung dielektrischer Schichten
DE19937994C2 (de) Ätzprozeß für eine Dual Damascene Strukturierung einer Isolierschicht auf einer Halbleiterstruktur
DE102004036753A1 (de) Stickstofffreie ARC-Deckschicht und Verfahren zur Herstellung derselben
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat
DE10228325B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung durch den Einsatz eines mit ArF-Laserstrahl belichteten Photoresist-Musters

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee