JP2003507886A - 有機反射防止層の構造化方法 - Google Patents
有機反射防止層の構造化方法Info
- Publication number
- JP2003507886A JP2003507886A JP2001517415A JP2001517415A JP2003507886A JP 2003507886 A JP2003507886 A JP 2003507886A JP 2001517415 A JP2001517415 A JP 2001517415A JP 2001517415 A JP2001517415 A JP 2001517415A JP 2003507886 A JP2003507886 A JP 2003507886A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- arc
- layer
- photoresist
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
- Y10T428/2495—Thickness [relative or absolute]
- Y10T428/24967—Absolute thicknesses specified
- Y10T428/24975—No layer or component greater than 5 mils thick
Abstract
Description
UVリソグラフィーによって有機反射防止層を構造化する方法に関するものであ
る。なお、この方法では、有機重合体からなる反射防止層をフォトレジスト層の
下に中間層として形成し、次の段階において、この反射防止層の下にある金属層
をエッチングするようになっている。
属被覆によって成り立っている。この内部接続は、垂直方向の仲介接続(Zwisch
enverbindungen)によって、相互に、および/または、半導体構造の能動素子も
しくは複合素子と結びついている。この内部接続および仲介接続は、析出工程、
構造化工程、エッチング工程を含む複数の処理工程において生成される。
個々の機能素子を連結することになる。それに加えて、エッチング工程の前に行
うフォトリソグラフィー処理により、半導体構造上に位置する酸化物層をつ貫く
形で、開口部を生成する。その結果、第1金属被覆における仲介接続の位置が確
定する。この開口部は、半導体構造を貫くように垂直に延びている。その後、こ
の開口部を、例えばCVD法あるいはスパッタ法による析出処理によって、窒化
チタン等の薄い付着層(ライナー(liner)ともいう)およびタングステンのよ
うな金属等によって充填する。この析出処理は、開口部だけではなく、半導体構
造の全表面においても行われるので、表面の余剰金属を、例えば、いわゆるCM
P処理(化学力学的に磨き上げること)、あるいはエッチングバックによって除
去しなければならない。続いて、上述の酸化物層上に、例えばアルミニウムの金
属被覆をほどこす。さらにこの被覆を、所望の内部接続構造を作り出すために、
フォトリソグラフィーを用いて構造化する。この構造化は、フォトリソグラフィ
ーによってフォトレジストエッチングマスクを形成するフォトレジストを塗布す
ることによって実行される。これにより、エッチングマスクを介したエッチング
を行うことができ、最終的に内部接続を残せる。
、この方法では、フォトレジスト層の下に、重合体でできた有機中間層を挿入す
るようになっている。ここで、重合体とは、すなわち反射防止層としてのARC
(反射防止層層)重合体である。また、有機中間層を挿入する理由は、フォトレ
ジストを露光する間の反射をくいとめるため、およびこの反射光を最小限にとど
め、この方法における解像度を改善するためである。ここでは、DUV露光を伴
う0.5mm以下技術(sub-0.5mm Technologien)のための、標準フォト処理が
重要である。
形成するためのフォトリソグラフィー工程後に行われる。しかしながら、このエ
ッチング工程では、この中間層(ARC重合体)が問題となる。このARC重合
体層は、フォトリソグラフィー処理では開口できない。このため、内部接続を形
成するためのエッチング処理を、ARC開口エッチング工程(重合体エッチング
)から始めなければならない。したがって、第2工程は、金属エッチング行程(
通常の2段階処理(Zweischrittprozess))となる。
なければならない。これらの基準値は、レジスト消耗量(Lackverbrauch)の低
減化を実現させるものであるが、エッチング行程とフォトリソグラフィーとにお
けるフォトレジスト(フォトレジストエッチングマスク)の厚さに関する相互矛
盾した要求から鑑みて、これらの基準値を達成することは難しい。フォトリソグ
ラフィー用にはできる限り薄く、エッチング用にはできる限り厚いレジスト層が
必要である。さらに構造における寸法精度を高くする(すなわち、CDの性能を
向上させる)こと、および、残留物を形成しないこと(Restefreiheit)を保証
する必要がある。
Oが用いられるが、これに関する主な欠点として、レジストを多量に消耗するこ
と、レジストの縁が傾斜してしまうことを挙げられる。さらに、CD(臨界次元
(critical dimension))における性能(Performance)の悪さによって、線幅
(Linienbreite)が狭くなり、線の末端(Linienenden)が細くなってしまう。
sfluss)80/50/20/16sccm、p=160mTorr、P=600
W、B=20Gauss)によってエッチングを行うと、CD性能(CD-Perform
ance)が非常に悪くなる。すなわち、線幅が、非常に激しく減少してしまう。
低減させるとともに、特に、レジストの側面をより急峻にし、CD性能を格段に
改善できるような方法を提供することにある。
口工程によって、重合体中間層をエッチングする。なお、このエッチングは、エ
ッチング室内(Aetzkammer)において、およそ600WのRF電力によるプラズ
マ促進(Plasmaunterstuetzung)を用いて行う。
かなO2を混合することで促進する。
うとき、最も優れた状態になる。 CF4;35〜45sccm/* CHF3;17〜23sccm/* O2;5〜7sccm/* Ar;80〜120sccm/* 圧力;80〜120mTorr 電力;550〜650Watt /*;気流 本発明の方法における利点は、レジストの消耗量を低減させるとともに、レジ
ストの側面をより急峻にすることにある。この方法によって、レジストの厚さを
より薄くできる。これにより、リソグラフィーのプロセス窓(Prozessfenster)
を拡げられる。レジスト側面を急峻にすることで、非常によいCD性能を達成で
きる。これは、線幅が一定になり、線の末端までその形をとどめるからである。
さらに、レジスト側面に、なんらの残留物(いわゆる壁(Fences))も残すこと
がない。
によって、末端識別を自動的に行えるようになる点にある。この末端識別によっ
て余分なエッチングを防止できるので、レジストに対する不要なエッチングを回
避できる。
ある。図2は、本発明の方法によって生成される、エッチング構造を示す図であ
る。
金属層1上に、複合体、すなわち反射防止層2としてのARC(anti reflectin
g coating layer;反射防止層層)複合体からなる中間層が塗布されている。この
反射防止層2によって、反射防止層2上のフォトレジストを露光する間における
反射を防止するので、反射光を最小限に抑えられる。このように、フォトリソグ
ラフィーの解像性を改善でき、フォトレジストエッチングマスク3の高い寸法精
度が保証される。これにより、DUV露光を伴う0.5mm以下技術に対して、
標準写真処理法を用いることができる。この種の反射防止層2は、有機または無
機物質からなっているが、有機重合体反射防止層の構造化に関わる方法について
は後述する。
ッチングマスク3を含む層状態を示す。フォトレジスト4の点線で囲んだ部分は
、ARC開口エッチング前のフォトレジストの状態を示している。ここではレジ
ストがかなり消耗されており、CD性能の悪化していることが明確にわかる。こ
ういったことは、フォトレジストが、高さだけでなく幅においても減少したこと
にも起因し、その結果、エッチングの溝(Aetzgraben)5が、ARC2内におい
て意図した以上に拡大してしまう。
用すると、結果的に、エッチング消耗が多くなり、レジストの縁が傾斜する。さ
らに、線幅も減少し、線の末端は先細の構造になる。
気流;80/50/20/16sccm、p=160mTorr、P=600W
、B=20Gauss)を用いてエッチングを行った場合でも、CDの性能は非
常に悪い。つまり、エッチング後の構造では、線幅が急速に減少してしまう。
、フォトレジストの消耗は僅かとなり、レジスト側面は急峻となる。これにより
、レジストの厚みをより薄くでき、リソグラフィーのプロセス窓を拡張できる。
また、急峻なレジスト側面によって、非常によいCD性能、すなわちエッチング
の溝5の寸法精度を得られる。これは、線幅が一定になり、線の末端までその形
をとどめるからである。さらに、レジスト側面には、なんらの残留物(いわゆる
壁)も残らない。
C開口エッチングを、次のようなプロセスパラメーターで行う必要がある。
Claims (6)
- 【請求項1】 ARC−開口エッチング工程の前に行うDUVリソグラフィーによって、有機
反射防止層を構造化する方法であって、 有機重合体からなる上記の反射防止層(ARC−層)を、フォトレジスト層の
下に中間層として形成し、次の段階で、この反射防止層の下にある金属層をエッ
チングする方法において、 フォトレジストに対する高い選択性を有するCF4ARC開口工程によって、
ARC−重合体中間層のエッチングを行うことを特徴とする方法。 - 【請求項2】 上記のエッチングを、プラズマ促進を用いてエッチング室内で行うことを特徴
とする請求項1に記載の方法。 - 【請求項3】 上記のエッチングを、約600WのRF電力で行うことを特徴とする請求項2
に記載の方法。 - 【請求項4】 CHF3を混合することによってCF4ARC開口工程を促進することを特徴と
する請求項1から3のいずれかに記載の方法。 - 【請求項5】 O2を混合することによってCF4ARC開口工程を促進することを特徴とする
請求項1から4のいずれかに記載の方法。 - 【請求項6】 以下のプロセスパラメーターを特徴とする請求項1から5のいずれかに記載の
方法。 CF4;35〜45sccm CHF3;17〜23sccm O2;5〜7sccm Ar;80〜120sccm 圧力;80〜120mTorr 電力;550〜650Watt
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19937995.5 | 1999-08-11 | ||
DE19937995A DE19937995C2 (de) | 1999-08-11 | 1999-08-11 | Verfahren zur Strukturierung einer organischen Antireflexionsschicht |
PCT/EP2000/007781 WO2001013412A1 (de) | 1999-08-11 | 2000-08-10 | Verfahren zur strukturierung einer organischen antireflexionsschicht |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003507886A true JP2003507886A (ja) | 2003-02-25 |
JP4101516B2 JP4101516B2 (ja) | 2008-06-18 |
Family
ID=7918017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001517415A Expired - Fee Related JP4101516B2 (ja) | 1999-08-11 | 2000-08-10 | 有機反射防止層の構造化方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6559067B2 (ja) |
JP (1) | JP4101516B2 (ja) |
DE (1) | DE19937995C2 (ja) |
TW (1) | TW480624B (ja) |
WO (1) | WO2001013412A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270803A (ja) * | 2007-04-16 | 2008-11-06 | Applied Materials Inc | 限界寸法収縮の制御されたエッチングプロセス |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100626743B1 (ko) | 2004-07-29 | 2006-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
US5656128A (en) * | 1993-03-26 | 1997-08-12 | Fujitsu Limited | Reduction of reflection by amorphous carbon |
US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
JP2674589B2 (ja) * | 1995-11-09 | 1997-11-12 | 日本電気株式会社 | レジストパターンの形成方法 |
US5759746A (en) * | 1996-05-24 | 1998-06-02 | Kabushiki Kaisha Toshiba | Fabrication process using a thin resist |
US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
US5773199A (en) * | 1996-09-09 | 1998-06-30 | Vanguard International Semiconductor Corporation | Method for controlling linewidth by etching bottom anti-reflective coating |
US6428894B1 (en) * | 1997-06-04 | 2002-08-06 | International Business Machines Corporation | Tunable and removable plasma deposited antireflective coatings |
US5981398A (en) * | 1998-04-10 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask method for forming chlorine containing plasma etched layer |
-
1999
- 1999-08-11 DE DE19937995A patent/DE19937995C2/de not_active Expired - Fee Related
-
2000
- 2000-08-09 TW TW089115998A patent/TW480624B/zh not_active IP Right Cessation
- 2000-08-10 WO PCT/EP2000/007781 patent/WO2001013412A1/de active Application Filing
- 2000-08-10 JP JP2001517415A patent/JP4101516B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-11 US US10/073,554 patent/US6559067B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270803A (ja) * | 2007-04-16 | 2008-11-06 | Applied Materials Inc | 限界寸法収縮の制御されたエッチングプロセス |
Also Published As
Publication number | Publication date |
---|---|
DE19937995C2 (de) | 2003-07-03 |
US20020160618A1 (en) | 2002-10-31 |
JP4101516B2 (ja) | 2008-06-18 |
WO2001013412A1 (de) | 2001-02-22 |
TW480624B (en) | 2002-03-21 |
DE19937995A1 (de) | 2001-03-01 |
US6559067B2 (en) | 2003-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100216315B1 (ko) | 에칭동안에 균일한 포토레지스트 로딩을 제공하고 형상 언더커트를 최소화하는 다중층 포토레지스트 에칭방법 | |
US6156485A (en) | Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology | |
US20040192034A1 (en) | Method of manufacturing semiconductor device | |
US20010041444A1 (en) | Tin contact barc for tungsten polished contacts | |
JPH09251988A (ja) | 中間層の一部を除去する中間層リソグラフィ法 | |
US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
JPH10209161A (ja) | 簡略型ホール相互接続方法 | |
US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
US20060040502A1 (en) | Method for manufacturing semiconductor device | |
US6268287B1 (en) | Polymerless metal hard mask etching | |
KR100434133B1 (ko) | 중간층리쏘그래피 | |
US20030029035A1 (en) | Wiring forming method | |
US7297607B2 (en) | Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus | |
US5968711A (en) | Method of dry etching A1Cu using SiN hard mask | |
JP2003507886A (ja) | 有機反射防止層の構造化方法 | |
JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
US6183940B1 (en) | Method of retaining the integrity of a photoresist pattern | |
US5962346A (en) | Fluorine-doped silicate glass hard mask to improve metal line etching profile | |
US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
JP4099331B2 (ja) | デュアルダマシンパターニングのためのエッチング方法 | |
US5422312A (en) | Method for forming metal via | |
JP4120272B2 (ja) | 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法 | |
US6245493B1 (en) | Method for reducing surface reflectivity by increasing surface roughness | |
TW513747B (en) | Method to remove inorganic bottom anti-reflection coating layer | |
TW479323B (en) | Manufacturing method of dual damascene |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |