DE19855367A1 - Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern - Google Patents

Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern

Info

Publication number
DE19855367A1
DE19855367A1 DE1998155367 DE19855367A DE19855367A1 DE 19855367 A1 DE19855367 A1 DE 19855367A1 DE 1998155367 DE1998155367 DE 1998155367 DE 19855367 A DE19855367 A DE 19855367A DE 19855367 A1 DE19855367 A1 DE 19855367A1
Authority
DE
Germany
Prior art keywords
frequency
memory
oscillator
divider
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1998155367
Other languages
English (en)
Inventor
Thomas Musch
Burkhard Schiek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE1998155367 priority Critical patent/DE19855367A1/de
Publication of DE19855367A1 publication Critical patent/DE19855367A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Der Synthesizer basiert auf dem Konzept der Speicherung der Teilerfaktorsequenzen, die bei der fraktionalen Frequenzsynthese benötigt werden, in einem schnellen Speicherbaustein. Durch die Vorherberechnung und Abspeicherung der Sequenzen kann man auf die sehr aufwendige Logikschaltung verzichten, die ansonsten notwendig ist, um die Teilerfaktoren in Echtzeit zu generieren. Die Berechnung der Daten kann entweder einmalig vorgenommen und in dem Speicher abgelegt werden oder die Werte werden bei Bedarf neu berechnet und abgespeichert. Insbesondere bei industriellen Anwendungen reicht es häufig, die Werte nur einmal zu berechnen. Ein Beispiel sind FMCW-Systeme, bei denen eine sehr lineare Frequenzrampe durchfahren werden muß, die normalerweise im Betrieb nicht mehr verändert werden muß. Die Erweiterung der einschleifigen fraktionalen Phasenregelschleife stellen mehrschleifige Systeme dar. Durch eine entsprechende Synchronisierung und Anbindung an eine Quarzreferenz können mehrere Frequenz-Zeit-Verläufe mit sehr hoher Präzision und exaktem Bezug zueinander realisiert werden. Die mehrschleifigen Systeme werden bei heterodynen Meßsystemen benötigt. Das einfache System mit zwei Mischern bestimmt die komplexe Übertragungsfunktion eines Meßobjektes, indem ein Referenzsignal, das aus einem Mischer vor dem Meßobjekt gewonnen wurde, mit dem Meßsignal aus einem Mischer hinter dem Meßobjekt in Bezug gesetzt wird.

Description

Die Erfindung betrifft einen Frequenzsynthesizer laut Oberbegriff des Hauptanspru­ ches.
Frequenzsynthesizer dieser Art zur Erzeugung von hochfrequenten Signalen mit Hilfe fraktionaler Frequenzteiler sind bekannt. Die bekannten Konzepte benutzen jedoch auf­ wendige Logikschaltungen zur Erzeugung der Teilerfaktoren in Echtzeit. Wie man zei­ gen kann, lassen sich Teilerfaktorsequenzen finden, die sich nach endlich vielen Takten wiederholen. Die Periodendauer der Teilersequenzen ist so klein, daß gängige Speicher­ bausteine diese Teilerfaktorsequenzen komplett aufnehmen können.
Es ist Aufgabe der Erfindung, einen Frequenzsynthesizer zu schaffen, der auf der Basis der fraktionalen Teilung gebrochen rationale Vielfache einer festen Referenzfrequenz fref erzeugt und dabei durch den Einsatz eines schnellen Speicherbausteines den Ein­ satz der sonst benötigten aufwendigen digitalen Logikschaltungen überflüssig macht.
Die erfindungsgemäße Schaltung basiert auf einem fraktionalen Phasenregelkreis, der einen abstimmbaren Oszillator stabilisiert. Der fraktionale Teilungsfaktor ist durch die Teilungsfaktorsequenz festgelegt, die in dem Speicherbaustein abgelegt ist und von dort mit Hilfe eines Zählers abgerufen werden kann. Die Teilersequenzen können in dem Speicher fest abgelegt sein, sie können aber auch von einem Mikroprozessor bei Bedarf neu berechnet werden, um beispielsweise eine andere Frequenz zu erzeugen. Der Unterschied zu den bekannten Konzepten ist dabei, daß die Teilerfaktorsequenzen nicht in Echtzeit generiert werden müssen, sondern eine Periode der Teilungsfaktorsequenz einmal berechnet und in den Speicher abgelegt werden muß, wonach die Sequenz dann nur noch fortlaufend periodisch aus dem Speicher ausgelesen wird.
Die Erfindung wird im folgenden anhand schematischer Zeichnungen näher erläutert.
Abbildung (1) zeigt das Prinzipschaltbild des fraktionalen Synthesegenerators beste­ hend aus dem Referenzoszillator 1, dem Phasendetektor 2, dem phasengeregelten Os­ zillator 3, einem zwischen dem Oszillator 3 und dem Phasendetektor 2 angeordneten Frequenzteiler 4, einem in der Steuerleitung zwischen dem Phasendetektor 2 und dem Oszillator 3 angeordneten Schleifenfilter 5 sowie dem Zähler 6 und dem Speicherbau­ stein 7. Der Mikroprozessor 8 ist nur notwendig, wenn viele verschiedene Frequenzen erzeugt werden sollen.
Der Referenzoszillator 1 erzeugt ein sehr stabiles Signal der Frequenz fref, auf das sich alle weiteren Frequenzen direkt beziehen. Das Referenzoszillatorsignal wird mit dem heruntergeteilten VCO-Signal des Oszillators 3 verglichen. Auftretende Phasen­ abweichungen werden im eingeschwungenen Zustand des geschlossenen Phasenregel­ kreises ausgeregelt. Der Speicher 7 stellt die Teilerfaktoren für den Frequenzteiler 4 zur Verfügung. Dabei gibt er entsprechend dem Zählerstand des Zählers 6 mit jedem Ausgangstakt des Frequenzteilers 4 einen neuen Teilerfaktor aus. Durch den stetigen Wechsel der Teilungsfaktoren wird im zeitlichen Mittel ein gebrochen rationales Tei­ lungsverhältnis erreicht.
Damit in Trägernähe keine signifikanten Störungen durch das laufende Umschalten der Teilerfaktoren auftreten, muß die Teilerfaktorsequenz, die in dem Speicher abgelegt ist, bestimmte Bedingungen erfüllen. Außerdem dürfen die Sequenzen nicht länger sein, als in gängigen Speicherbausteinen abgespeichert werden kann. Eine Möglichkeit, solche Sequenzen zu erzeugen, stellt das folgende rekursive Gleichungssystem dar.
Die eckigen Klammern bedeuten dabei die Rundung nach unten zur nächsten ganzen Zahl. Der Laufindex n mit n = 1 . . . nmax entspricht dem Zählerstand des Zählers 6. Dabei ist N der vorgegebene konstante fraktionale Teilungsfaktor, der sich aus einem ganzzahligen Anteil P und einem fraktionalen Nachkommaanteil F entsprechend
N = P + F (2)
zusammensetzt. N(n) stellt die Teilerfaktorsequenz dar, die in dem Speicher 7 abgelegt wird und deren zeitlicher Mittelwert genau der gewünschte fraktionale Teilungsfaktor N ist. Aus dem fraktionalen Anteil F und der Ordnung I des Systems kann man die Periodendauer der Sequenz und damit die Sequenzlänge nmax bestimmen, die man in dem Speicher 7 ablegen muß. In einem System mit binären Zahlen kann man F wie folgt darstellen:
Die kleinste Unterteilung des fraktionalen Anteils ist durch 2-K gegeben, so daß mit Z die Werte in dem durch 2-K gegebenen Raster ausgewählt werden können. Die Sequenzlänge nmax ergibt sich mit K und I wie folgt:
nmax = 2[lg(I)]+K.
Die eckigen Klammern bedeuten wiederum die Rundung nach unten zur nächsten ganzen Zahl. Die Sequenzlänge wird größer mit feinerem Raster von F und höherer Ordnung des Systems I. Die Ordnung I bestimmt, wie schnell die Störungen, die durch das laufende Umschalten des Teilerfaktors entstehen, zu kleinen Frequenzen hin abfallen. Für kleine Frequenzen ergibt sich als Abfall des Spektrums WN(f) der Teilerfaktorsequenz N(n):
Die so erzeugte Teilersequenz N(n) erfüllt sowohl die Anforderung an einen Abfall des Spektrums von N(n) zu kleinen Frequenzen hin und damit einen Abfall des hochfre­ quenten Spektrums des Oszillators 3 zum Träger hin als auch auch die Anforderung an eine kleine Sequenzlänge, die noch in einem marktüblichen Speicherbaustein abgelegt werden kann.
Das beschriebene System kann verschiedene feste Frequenzen erzeugen. Dabei ist die inherent endliche und kurze Sequenzlänge unabdingbar, um die Teilerfaktorsequenzen in einem Speicher ablegen zu können. Danach werden sie bei gerasteter Phasenrege­ lung durch den Zähler 6 angesteuert aus dem Speicher 7 sequentiell und periodisch ausgelesen, das heißt am Ende der Sequenz wird auf den Anfang zurückgesprungen.
Eine weitere insbesondere für industrielle Meßsysteme wichtige Variante stellen Fre­ quenzsynthesizer dar, die über eine endliche Zeitperiode T einen quasi beliebigen Frequenz-Zeit-Verlauf erzeugen können. Diese Systeme weisen aufgrund der endlichen Zeitperiode T zwangsläufig auch eine endliche Länge der Teilersequenz N(n) auf. Die Teilersequenzlänge nmax ergibt sich hierbei mit der Referenzfrequenz fref des Referenz­ oszillators 1 zu:
nmax = fref.T (6)
In einem binären System wird man aus Gründen der Einfachheit als Sequenzlänge eine Potenz von 2 wählen und die Referenzfrequenz oder die Zeitperiode T entsprechend wählen.
Einen besonders wichtigen Sonderfall dieses Systems stellen hochlineare Rampengene­ ratoren dar. Sie werden zum Beispiel in Präzisions-FMCW-Radar-Systemen (FMCW ≘ frequency modulated continuous wave) benötigt. Da die meisten Systeme für indu­ strielle Meßaufgaben verwendet werden, wo der Preis eine wichtige Rolle spielt, ist die erfindungsgemäße fraktionale Phasenregelung mit einem schnellen Speicherbaustein eine sehr kostengünstige Alternative zu Systemen, bei denen aufwendige Logikschal­ tungen die Teilerfaktorsequenzen in Echtzeit erzeugen. Zur Erzeugung einer Frequenz­ rampe wird der vorgegebene fraktionale Teilungsfaktor fortlaufend um ein konstantes Inkrement erhöht. Die Teilerfaktorsequenz kann beispielsweise wie folgt berechnet wer­ den.
Dabei sind Nstart der Teilungsfaktor bei Rampenstart und ΔN das Inkrement des Teilungsfaktors bei jedem Referenztakt. Die Rampenstartfrequenz fstart und die Ram­ pensteigung ergeben sich daraus zu:
Die Teilungsfaktorsequenzen können auch noch auf andere Art bestimmt werden. So können zum Beispiel Faktoren Ci in die rekursiven Gleichungen mit aufgenommen werden.
Die beschriebene Variante erlaubt es, Oszillatoren, deren Abstimmkennlinien meist nichtlinear sind, sehr einfach zu linearisieren.
Die fraktionalen Phasenregelkreise mit schnellem Speicher sind aber nicht nur in der Lage, lineare Frequenzrampen zu erzeugen, vielmehr können im Rahmen dessen, was mit der endlichen Schleifenbandbreite möglich ist, die maßgeblich durch das Schleifen­ filter 5 bestimmt wird, nahezu beliebige Frequenz-Zeit-Verläufe realisiert werden. Dazu wird in Gleichung (7) oder (9) die Folge R(n) entsprechend gewählt. So können zum Beispiel in dem Speicher mehrere Frequenzrampen abgelegt werden, die durch unter­ schiedlich lange Bereiche mit jeweils konstanter Frequenz voneinander getrennt sind. Solche Verläufe werden benötigt, wenn mit einem FMCW-Radar präzise Geschwindig­ keitsmessungen durchgeführt werden sollen. Weitere Anwendungsfälle für Frequenz- Zeit-Verläufe, die von der schlichten Frequenzrampe abweichen, sind denkbar.
Die beschriebenen fraktionalen Phasenregelkreise sind in der Lage, vorgegebene Fre­ quenzen und Frequenz-Zeit-Verläufe mit äußerster Genauigkeit zu generieren. Daher können diese Phasenregelkreise zu mehrschleifigen Systemen erweitert werden, die sehr nutzbringend eingesetzt werden können. Zunächst soll ein System beschrieben werden, daß es erlaubt, zwei hochfrequente Signale mit einem einstellbaren Frequenzversatz zu erzeugen, die beide aus einem Referenzsignal abgeleitet werden.
Abbildung (2) zeigt das Prinzipschaltbild des zweischleifigen fraktionalen Synthesege­ nerators bestehend aus dem Referenzoszillator 1, den Phasendetektoren 2 und 9, den phasengeregelten Oszillatoren 3 und 10, den zwischen den Oszillatoren 3 und 10 und den Phasendetektoren 2 und 9 angeordneten Frequenzteilern 4 und 11, den in den Steuerleitungen zwischen den Phasendetektoren 2 und 9 sowie den Oszillatoren 3 und 10 angeordneten Schleifenfiltern 5 und 12, den Zählern 6 und 13, wobei Ü den Über­ tragsausgang und CLR den Reseteingang des Teilers darstellt, den Speicherbausteinen 7 und 14 sowie den Synchronisationsschaltungen 15 und 16. Der Mikroprozessor 8 ist wiederum nur notwendig, wenn viele verschiedene Frequenzen erzeugt werden sollen.
Die zwei Schleifen entsprechen in ihrem Grundaufbau der einschleifigen Variante. Bei­ de Schleifen erzeugen zwei fraktional synthetisierte Frequenzen fs,1 und fs,2, die aus einer gemeinsamen Quarzfrequenz abgeleitet werden. Die Schaltung eignet sich sowohl zur Generierung von zwei festen Frequenzen als auch zur Generierung von zwei beliebi­ gen Frequenz-Zeit-Verläufen. Bei der Erzeugung von zwei Frequenz-Zeit-Verläufen ist es wichtig, daß die zwei Zähler, die die Speicher ansteuern, miteinander synchronisiert sind. Anderenfalls ist der zeitliche Ablauf der einzelnen Frequenzenabläufe fs,1 und fs,2 nicht aufeinander abgestimmt. In der angegebenen Art können noch weitere Pha­ senregelkreise miteinander gekoppelt werden, die alle von einem gemeinsamen Refe­ renzoszillator 1 gesteuert werden und über die Synchronisation auf exakten Gleichlauf gebracht werden.
Solche mehrschleifigen Anordnungen werden beispielsweise in schnellen heterodynen Meßsystemen zwingend erforderlich, bei denen außer der eigentlichen Meßfrequenz mindestens eine weitere Frequenz als Lokaloszillatorsignal zum Mischen auf die Zwi­ schenfrequenz gebraucht wird.
Abbildung (3) zeigt das Prinzipschaltbild eines heterodynen Meßsystems mit zwei Meß­ stellen, das aus den beschriebenen zwei fraktionalen Synthesegeneratoren besteht und desweiteren noch über einen Referenzmischer 17 zur Erzeugung des Referenzsignals Ur, das Meßobjekt 18 und einen Meßtormischer 19 zur Umsetzung des transmittierten Signals auf das Meßsignal Um verfügt.
Die beschriebene Anordnung liefert die komplexe Übertragungsfunktion des Meßob­ jektes 18. Sie ist damit für vielfältige Meßaufgaben einsetzbar, wie zum Beispiel für die Feuchtemessung mit Mikrowellen, bei der die komplexe Übertragungsfunktion die Information über den Feuchtegehalt einer Probe liefert. Für die meisten Anwendun­ gen werden die Frequenzen fs,1 und fs,2 lineare Frequenzrampen sein, die sich in der Frequenz um einen kleinen Betrag unterscheiden. Die beiden Frequenzrampen können wie folgt erzeugt werden.
Die Teilersequenz N1(n) wird in den Speicher 7 eingespeichert, während die Teilerse­ quenz N2(n) in dem Speicher 14 abgelegt wird. Mit der Synchronisation der beiden Zähler ist sichergestellt, das beide Folgen sich im Gleichlauf befinden. Die Frequenzen fs,1 und fs,2 durchlaufen lineare Frequenzrampen mit einer Steigung von
und der Offsetfrequenz fr zwischen den beiden Rampen von
fr = fs,2 - fs,1 = Nr. fref. (12)
Die Differenzfrequenz kann mit dieser Anordnung klein genug gewählt werden, so daß die Signale Ur und Um direkt abgetastet und digital-analog gewandelt werden können.
Die Anordnung kann auch noch um zwei weitere Mischer und einen Schalter erwei­ tert werden, so daß man einen vollständigen Netzwerkanalysator mit vier Meßstellen und hoher Meßgeschwindigkeit erhält. Durch Hinzufügen weiterer Phasenregelkreise in der beschriebenen Anordnung können beliebig viele Signale generiert werden, die alle phasenstarr an einen Referenzoszillator 1 angekoppelt sind und die in ihrem Ablauf miteinander synchronisiert sind.

Claims (10)

1. Fraktionaler Frequenzsynthesizer mit einem schnellen Speicher zur Erzeugung eines hochfrequenten Signals bestehend aus,
einem Referenzoszillator 1 zur Erzeugung der Referenzfrequenz fref, einem Pha­ sendetektor 2, einem abstimmbaren Oszillator 3 zur Erzeugung des hochfrequen­ ten Signals, einem zwischen dem Oszillator 3 und dem Phasendetektor 2 angeord­ neten Frequenzteiler 4, dessen Ausgangsfrequenz in dem Phasendetektor 2 mit der Referenzfrequenz fref des Referenzoszillators 1 verglichen wird, einem in der Steuerleitung zwischen dem Phasendetektor 2 und dem einstellbaren Oszillator 3 angeordneten Schleifenfilter 5,
einem digitalen Zähler 6 zur Aufsummierung der Ausgangstakte des Frequenz­ teilers 4, einem digitalen Speicherbaustein 7 zur periodischen Bereitstellung der Teilerfaktoren für den Frequenzteiler 4, wobei die Adresse des aus dem Speicher­ baustein 7 ausgelesenen Teilerfaktors dem Zählerstand des digitalen Zählers 6 entspricht, sowie einem Mikroprozessor 8 zur Erzeugung der Teilerfaktoren und zu deren Abspeicherung in dem Speicherbaustein 7.
2. Frequenzsynthesizer nach Anspruch 1, dadurch gekennzeichnet, daß auf den Mi­ kroprozessor 8 verzichtet wird und ein nichtflüchtiger Speicher mit voreingestell­ ten Teilungsfaktoren verwendet wird.
3. Frequenzsynthesizer nach Anspruch 1, dadurch gekennzeichnet, daß in den Spei­ cher 7 eine Sequenz eingespeichert wird, so daß der einstellbare Oszillator 3 eine hochlineare Frequenzrampe erzeugt.
4. Frequenzsynthesizer nach Anspruch 1, dadurch gekennzeichnet, daß in den Spei­ cher 7 eine Sequenz eingespeichert wird, so daß der einstellbare Oszillator 3 einen von der linearen Rampe abweichenden Frequenz-Zeit-Verlauf erzeugt, wobei der Verlauf im Rahmen der Schleifenfilterbandbreite beliebig sein kann.
5. Zweischleifiger Synthesizer auf der Basis des Synthesizers nach Anspruch 1, da­ durch gekennzeichnet, daß zwei Phasenregelkreise zur Erzeugung von zwei hoch­ frequenten Signalen eingesetzt werden, bestehend aus einem gemeinsamen Refe­ renzoszillator 1 zur Erzeugung der Referenzfrequenz fref, zwei Phasendetektoren 2 und 9, zwei abstimmbaren Oszillatoren 3 und 10 zur Erzeugung von zwei hoch­ frequenten Signalen, zwei zwischen den Oszillatoren 3 und 10 sowie den Phasen­ detektoren 2 und 9 angeordneten Frequenzteilern 4 und 11, deren Ausgangs­ frequenzen in den Phasendetektoren 2 und 9 jeweils mit der Referenzfrequenz fref des Referenzoszillators 1 verglichen werden, zwei in den Steuerleitungen zwi­ schen den Phasendetektoren 2 und 9 sowie den einstellbaren Oszillatoren 3 und 10 angeordneten Schleifenfiltern 5 und 12,
zwei digitalen Zählern 6 und 13 zur Aufsummierung der Ausgangstakte der Fre­ quenzteiler 4 und 11, zwei digitalen Speicherbausteinen 7 und 14 zur Bereit­ stellung der Teilerfaktoren für die Frequenzteiler 4 und 11, wobei die Adres­ sen der aus den Speicherbausteinen 7 und 14 ausgelesenen Teilerfaktoren den Zählerständen der digitalen Zähler 6 und 13 entsprechen, zwei Synchronisati­ onsschaltungen 15 und 16, die beide Zähler 6 und 13 auf gleiche Anfangswerte synchronisieren, sowie einem Mikroprozessor 8 zur Erzeugung der Teilerfaktoren und zu deren Abspeicherung in den Speicherbausteinen 7 und 14.
6. Frequenzsynthesizer nach Anspruch 5, dadurch gekennzeichnet, daß auf den Mi­ kroprozessor 8 verzichtet wird und nichtflüchtige Speicher 7 und 14 mit vorein­ gestellten Teilungsfaktoren verwendet werden.
7. Frequenzsynthesizer nach Anspruch 5, dadurch gekennzeichnet, daß in die Spei­ cher 7 und 14 zwei Sequenzen eingespeichert werden, so daß die einstellbaren Oszillatoren 3 und 10 zwei hochlineare Frequenzrampen erzeugen.
8. Frequenzsynthesizer nach Anspruch 5, dadurch gekennzeichnet, daß in die Spei­ cher 7 und 14 zwei Sequenzen eingespeichert werden, so daß die einstellbaren Oszillatoren 3 und 10 zwei von den linearen Rampen abweichende Frequenz-Zeit- Verläufe erzeugen, wobei die Verläufe im Rahmen der Schleifenfilterbandbreiten beliebig sein können.
9. N-Schleifiger Frequenzsynthesizer auf der Basis der Synthesizers nach Anspruch 5, dadurch gekennzeichnet, daß nicht nur zwei Phasenregelkreise zum Einsatz kommen, sondern eine Erweiterung auf beliebig viele Phasenregelkreise vorge­ nommen wird.
10. Heterodynes Meßsystem auf der Basis des Synthesizers nach Anspruch 7, dadurch gekennzeichnet, daß zwei in der Frequenz leicht versetzte Frequenzrampen mit den Oszillatoren 3 und 10 bei den Frequenzen fs,1 und fs,2 zur Vermessung der komplexen Übertragungsfunktion eines Meßobjektes 18 nach Betrag und Phase erzeugt werden, wobei fs,1 die Signalfrequenz ist, die auf das Meßobjekt 18 gegeben wird, und fs,2 die Lokaloszillatorfrequenz für die Mischer 17 und 19 ist, mit deren Hilfe auf eine niedrige Zwischenfrequenz der Signale Ur und Um umgesetzt wird, wobei zur Synchronisation der Abtastung das Ausgangssignal des Mischers 17 oder das Referenzfrequenzsignal aus dem Referenzoszillator 1 verwendet werden kann.
DE1998155367 1998-12-01 1998-12-01 Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern Ceased DE19855367A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998155367 DE19855367A1 (de) 1998-12-01 1998-12-01 Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998155367 DE19855367A1 (de) 1998-12-01 1998-12-01 Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern

Publications (1)

Publication Number Publication Date
DE19855367A1 true DE19855367A1 (de) 2000-06-08

Family

ID=7889606

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998155367 Ceased DE19855367A1 (de) 1998-12-01 1998-12-01 Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern

Country Status (1)

Country Link
DE (1) DE19855367A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061858A1 (en) * 2000-02-17 2001-08-23 Nokia Corporation Frequency synthesiser
DE102004048994A1 (de) * 2004-10-04 2006-04-13 Siemens Ag Einrichtung und Verfahren zur Bestimmung von Laufzeiten zwischen einem Sendesignal und einem Empfangssignal
WO2011130052A1 (en) * 2010-04-12 2011-10-20 Qualcomm Incorporated Clock divider system and method
US20130214963A1 (en) * 2012-02-22 2013-08-22 Honeywell International Inc. High sensitivity single antenna fmcw radar
US9081094B2 (en) 2012-02-22 2015-07-14 Honeywell International Inc. Aircraft radar altimeter structure
US9297885B2 (en) 2012-07-27 2016-03-29 Honeywell International Inc. Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems
US9660605B2 (en) 2014-06-12 2017-05-23 Honeywell International Inc. Variable delay line using variable capacitors in a maximally flat time delay filter
US10018716B2 (en) 2014-06-26 2018-07-10 Honeywell International Inc. Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061858A1 (en) * 2000-02-17 2001-08-23 Nokia Corporation Frequency synthesiser
DE102004048994A1 (de) * 2004-10-04 2006-04-13 Siemens Ag Einrichtung und Verfahren zur Bestimmung von Laufzeiten zwischen einem Sendesignal und einem Empfangssignal
WO2011130052A1 (en) * 2010-04-12 2011-10-20 Qualcomm Incorporated Clock divider system and method
US8433944B2 (en) 2010-04-12 2013-04-30 Qualcomm Incorporated Clock divider system and method with incremental adjustment steps while controlling tolerance in clock duty cycle
US20130214963A1 (en) * 2012-02-22 2013-08-22 Honeywell International Inc. High sensitivity single antenna fmcw radar
US8866667B2 (en) * 2012-02-22 2014-10-21 Honeywell International Inc. High sensitivity single antenna FMCW radar
US9081094B2 (en) 2012-02-22 2015-07-14 Honeywell International Inc. Aircraft radar altimeter structure
US9297885B2 (en) 2012-07-27 2016-03-29 Honeywell International Inc. Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems
US9557409B2 (en) 2012-07-27 2017-01-31 Honeywell International Inc. Method of system compensation to reduce the effects of self interference in frequency modulated continuous wave altimeter systems
US9660605B2 (en) 2014-06-12 2017-05-23 Honeywell International Inc. Variable delay line using variable capacitors in a maximally flat time delay filter
US10018716B2 (en) 2014-06-26 2018-07-10 Honeywell International Inc. Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation

Similar Documents

Publication Publication Date Title
DE60217164T2 (de) Kaskadierte verzögerungs-regelkreis-schaltung
DE69926320T2 (de) Durch digitale wörter abgestimmte frequenzsyntheseschaltung
DE19922805C2 (de) Taktsignalsynthetisierer
DE69506112T2 (de) Frequenzsynthetisierer mit gebrochenem teilverhältnis mit delta-sigma frequenzdiskriminator
DE69828300T2 (de) Digitale frequenzsynthese durch sequentielle annäherungen von bruchteilen
DE60305543T2 (de) Phaseninterpolationbasierter PLL Frequenzsynthetisierer
DE112008000971B4 (de) Kosteneffizienter rauscharmer Single Loop- bzw. Einschleifen-Synthesizer
DE102006052873B4 (de) Filter-Schaltungsanordnung
DE69405791T2 (de) Rauscharmer Breitband-PLL-Frequenzsynthetisierer mit feinen Frequenzstufen
EP0408983A1 (de) Frequenzsynthesizer
DE19922712A1 (de) Phaseninterpolator und Verzögerungsinterpolationsschaltung
EP1130411B1 (de) Frequenzgenerator für NMR-Anwendung mit direkter digitaler Frequenzsynthese (DDS)
DE3439893A1 (de) Signalgenerator
DE1964912C3 (de) Frequenz-Synthesizer
DE69113070T2 (de) Interpolierender Frequenzsynthetisierer mit Phasenregelkeis.
DE4325728C2 (de) Teilerschaltung mit rationalem Verhältnis für einen Frequenzsynthesizer
DE102005030356B4 (de) Digitaler Phasenregelkreis und Verfahren zur Regelung eines digitalen Phasenregelkreises
DE19855367A1 (de) Fraktionaler Frequenzsynthesizer auf der Basis von schnellen Speichern
DE102013005055A1 (de) Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator
EP2280330A1 (de) Frequenzsynthesizer für ein Füllstandsmessgerät und Füllstandsmessgerät
DE2603730A1 (de) Anordnung und verfahren zur frequenzumschaltung insbesondere zur verwendung fuer die frequenzmessung
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE2513948A1 (de) Dekadisch einstellbarer frequenzgenerator mit einer phasengerasteten regelschleife
DE102007054262A1 (de) Asynchrone Phasenakquisitionseinheit mit Dithering
DE2018128C3 (de) Frequenzsyntheseschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection