-
GEBIET DER ERFINDUNG
-
Diese
Erfindung betrifft das Gebiet der phasenstarren Schleifen und insbesondere
der digitalen phasenstarren Schleifen.
-
HINTERGRUND DER ERFINDUNG
-
Bei
der Gestaltung von phasenstarren Schleifen (PLLs – Phase
Locked Loops) ist eine kritische Komponente der Phasendetektor,
da er eine Anzahl von Faktoren hat, die das Leistungsvermögen der
PLL beschränken.
Bei digitalen PLLs werden die grundsätzlichen Beschränkungen
schlechter, wenn die Zeit-Domäne
quantisiert wird.
-
Eine
herkömmliche
analoge PLL ist typischerweise aufgebaut, wie es in 1 gezeigt
ist. Ein Phasendetektor wird verwendet, um die Differenz zwischen
zwei Phasensignalen zu bestimmen, wobei eines das Rückkopplungssignal
ist. Die Ausgabe des Phasendetektors wird an den Filterabschnitt
gespeist, der zum Beispiel nur vom Typ P (Proportional) sein kann,
jedoch typischerweise vom Typ PI (Proportional-Integral) sein wird,
was eine sogenannte PLL vom Typ II liefert. Der Filter speist einen
gesteuerten Oszillator (der in 1 ein spannungs-
oder stromgesteuerter Oszillator ist). Die erzeugte Frequenz wird
dividiert und in den Eingang zurückgespeist.
-
Die
Analyse einer solchen phasenstarren Schleife oder PLL wird typischerweise
durchgeführt, indem
die Formel von Black verwendet wird, um die Bandbreite der geschlossenen
Schleife, das Überschießen, die
Peakbildung und dergleichen zu analysieren.
-
Analoge
PLLs haben einige Beschränkungen,
bei denen digitale PLLs ein viel besseres Leistungsvermögen haben.
Dies rührt
von der unterschiedlichen Beschaffenheit digitaler PLLs her, d.
h. von PLLs, bei denen das Phasensignal abgetastet wird und dann
verwendet wird, um gegebenenfalls einen digital gesteuerten Oszillator
oder DCO (Digitally Controlled Oscillator) zu steuern. Die Vorteile
dieser digitalen PLLs sind:
- a) Einfaches und
genaues Halten. Wenn es kein Referenzsignal gibt, kann eine digitale
PLL ihre gegenwärtige
oder eine historische Einstellung des DCO verwenden, um dieselbe
Ausgangsfrequenz dauerhaft zu halten. Eine digitale PLL wird typischerweise
auf die Stabilität
ihres Taktsignales vertrauen, um dies zu erreichen, das meistens von
einem Kristalloszillator kommen wird. Analoge PLLs haben typischerweise
viel weniger stabile Elemente in ihrer Struktur, auf die sie vertrauen können.
- b) Eine digitale PLL wird keine Schwierigkeit haben, extreme
Bandbreiten, so wie 10 MHz, zur Verfügung zu stellen, was für analoge
PLLs sehr schwierig ist. Wieder vertraut eine digitale PLL auf die
Stabilität
ihres Taktes.
- c) Eine digitale PLL kann extrem geringe Eingangsfrequenzen,
so wie 1 Hz, handhaben. Eine analoge PLL wird eine Menge Rauschen
an dem Phasendetektor, der Ladungspumpe und dergleichen einführen, da
das gesamte Rauschen von den analogen Elementen in ein enges Frequenzband
zurückgefaltet
werden wird.
-
Eine
typische digitale PLL sieht sehr wie eine analoge PLL aus, wie es
in 2 gezeigt ist. Wenn wir akzeptieren, daß digitale
Verarbeitung so gestaltet werden kann, daß Fehler, so wie Runden und
Abschneidefehler, immer auf Werte beschränkt werden kann, die niedrig
genug sind, gibt es die folgenden verbleibenden Fehlerquellen:
- a) Der Systemtakt (Stabilität, Rauschen) wird ein Teil
der verbleibenden Fehlergrößen sein.
- b) Das Abtasten der Eingabe beschränkt die Genauigkeit.
- c) Die Synthese der Ausgangsfrequenz beschränkt die Genauigkeit, sowohl
in der Rückkopplungsschleife
als im direkten Beitrag zur Ausgabe.
-
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Gemäß der vorliegenden
Erfindung wird eine digitale phasenstarre Schleife zur Verfügung gestellt, die
eine Phasenakquisitionseinheit, welche ein abgetastetes Eingangssignal
als eine erste Eingabe empfängt,
einen digitalen Phasendetektor, der an einem ersten Eingang eine
Ausgabe der Phasenakquisitionseinheit empfängt, einen digital gesteuerten
Oszillator, der ein digitales Ausgangsignal erzeugt, und einen Rückkopplungsweg,
welcher das digitale Ausgangssignal des digital gesteuerten Oszillators
an einen zweiten Eingang des digitalen Phasendetektors in der digitalen
Domäne
koppelt, aufweist.
-
Unterschiedliche
Typen der Takterfassung für
die einseitig geerdete Akquisition können benutzt werden: asynchron,
synchron und teilsynchron (geringe Versetzung). Nach einem Aspekt
stellt die Erfindung ein neues asynchrones Verfahren zum Abtasten
irgendeines Eingangssignals zur Verfügung, um eine bessere Güte in der
Zeitquantisierung zu erlangen. Als ein Ergebnis gibt es einen zusätzlichen
Vorteil, daß man
in der Lage ist, den notwendigen Takt zwischen vielen Quantisierern
gemeinsam zu nutzen, was somit die Energiebedarf verringert, wenn viele
Referenzsignale abgetastet werden.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Die
Erfindung wird nun beispielhaft mit Bezug auf die beigefügten Zeichnungen
in weiteren Einzelheiten beschrieben, wobei:
-
1 ein
Blockschaubild einer analogen PLL des Standes der Technik ist;
-
2 ein
Blockschaubild einer digitalen PLL ist;
-
3 ein
Blockschaubild einer digitalen PLL mit Phasenakquisition und vollständig digitaler Schleife
ist;
-
4 ein
Blockschaubild einer PLL mit asynchroner Erfassung und Phasen/Frequenzsteuerung ist;
-
5 die
Quantisierungswerte in grafischer Darstellung zeigt;
-
6 die
Quantisierungswerte mit Bereichen des Quantisierungsrauschens zeigt;
-
7 die
Quantisierungswerte und den Wiederaufbau einer Anzahl korrekter
Phasenlinien zeigt;
-
8 die
allgemeine Eingangsfrequenz quantisiert zeigt;
-
9 ein
Schaubild ist, das strukturelles Dithering in der Form von Zweitonerfassung
zeigt;
-
10 ein
Schaubild ist, das strukturelles Dithering in der Form einer Zweitonerfassung
zeigt, wobei die Eingangsfrequenz nicht synchron ist; und
-
11 ein
Schaubild ist, das pseudozufälliges
Dithering zeigt.
-
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Es
wird Bezug auf 2 genommen, diese zeigt eine
digitale PLL mit einem digitalen Phasendetektor 14, der
ein Steuersignal an den DCO 16 über einen Schleifenfilter 20 liefert.
Die physikalische Ausgabe des PLL wird durch den Frequenzsynthetisierer 10 zur
Verfügung
gestellt. Der Dividierer speist die Ausgabe des Frequenzsynthetisierers
zurück
durch den Dividierer 18 an Abtast-Flip-Flops 12 vom
Typ D, die die digitale Eingabe für den Phasendetektor erzeugen.
-
Der
Rückkopplungstakt
ist tatsächlich
fast die Ableitung der Ausgabe des DCO, insbesondere, wenn der DCO
so erweitert ist, daß er
niedrigere Frequenzen abdeckt. Die Implikation dieser Beobachtung
ist, daß das
Abtasten des Rückkopplungssignals
tatsächlich
keine zusätzliche
Information liefert, sondern bestenfalls Rauschen hinzufügen kann.
Mit anderen Worten gibt es keine Information in dem Rückkopplungssignal,
die in den Ausgangssignalen des DCO nicht schon vorgelegen hat.
Dies bedeutet, daß die
Schleife in einen unsymmetrischen (single ended) Eingangsabschnitt
(zwei Ports) und eine numerische Schleife umgewandelt werden kann,
wie es in 3 gezeigt ist.
-
Das
Abbilden von dem DCO durch Frequenzsynthese durch den Rückkopplungsdividierer ist
weggelassen worden, ohne tatsächlich
die Beschaffenheit der Schleife zu verändern. Die Verwendung einer
numerischen Schleife hat viele Vorteile, so wie einfachere Verifizierung, Änderung
der Filtereigenschaften durch Ändern
der Mathematik in der numerischen Schleife und dergleichen. Gleichzeitig sollte
verstanden werden, daß asynchrone
Erfassen mit Dithering nicht vom Nutzens des Weglassens des Rückkopplungsdividierers
abhängt,
sondern dazu dient, deutlich zu machen, daß tatsächlich die Leistungsfähigkeit
der Schleife grundsätzlich
durch den Abtastprozeß des
Eingangssignals begrenzt ist, während
das Rückkopplungssignal
in der Genauigkeit nicht wirklich beschränkt ist.
-
Der
Takt, der das Abtast-Flip-Flop 12 treibt, muß eine recht
gute Leistungsfähigkeit
haben. Jegliches Rauschen beim Abtasttakt kann als dasselbe Rauschen
(obwohl mit entgegengesetztem Vorzeichen) auf der Eingabe mit einem
rauschfreien Takt gesehen werden und ist somit dem Übergang über die
digitale Schleife unterworfen. Wenn es zu viel Rauschen auf dem
Abtasttakt gibt, kann das Rauschen auf der Eingabe sich durch den Übergang
vom Eingang zum Ausgang auf einen solchen Wert übertragen, daß die Anforderungen
der Ausgabe bezüglich
Jitter nicht länger
erfüllt
werden. Bei tatsächlichen
Implementierungen hat dies zur Folge, daß die Qualität des Abtasttaktes
wenigstens recht gut sein muß und
für große Bandbreiten
der PLL zu einem großen
Teil der Zeilvorgabe für
den Jitter der Ausgabe beiträgt.
Die Qualität
des Taktes ist hoch und daher teuer, was Leistung und Fläche betrifft.
Der Leistungsaspekt kann wichtig für weitere Leistungsprobleme
sein: Wenn alle Signale auf einem einzelnen Substrat eines Chips
verarbeitet werden, wird jedes bißchen Energieverbrauch sich
in der endgültigen Güte des Rauschens
widerspiegeln. Es ist somit recht reizvoll, so wenig Abtasttaktsignale
wie möglich zu
haben.
-
In
generischen Ausdrücken
kann und sollte das Leistungsvermögen eines Abtasttaktes als Quantisierungsrauschen
ausgedrückt
werden. Jedweder Takt wird eine beste scharfe Leistungsfähigkeit
haben, die direkt in bezug zu der absoluten Frequenz steht: Je höher der
Abtasttakt, desto kleiner der Abtastfehler. Wird beispielsweise
ein Takt von 1 GHz Quantisierungsrauschen mit einem Peak-zu-Peak-Wert
von ins hervorgerufen? Dies ist die scharfe Genauigkeit. Eine Verbesserung
bei der Genauigkeit ist nur möglich,
wenn man auf die Beziehung zwischen dem abgetasteten Signal und
dem Abtasttakt über
längere
Zeitdauern schaut. Dies ist eine Gemeinsamkeit zwischen allen möglichen
Abtastverfahren.
-
Bei
verschiedenen früheren
Implementierungen der digitalen phasenstarren Schleife sind die synchrone
Erfassung, die asynchrone Erfassung und die teilsynchrone Erfassung
eingesetzt worden. Die verschiedenen Erfassungsverfahren haben leicht
unterschiedliche Takteinstellungen:
- a) Die
synchrone Erfassung wählt
den Abtasttakt, um das Eingangssignal als ein ganzzahliges Vielfaches
dessen zu verfolgen. FAbtasttakt = N·fEingabe. Der scharfe Phasenfehler kann irgend
etwas zwischen 0 und 1 des Abtasttaktzyklus sein und wird wegen
des Verfolgens auf DC gezwungen. Dies ist unerwünscht, da der Phasendetektor
zunächst 0
als eine mögliche
Ausgabe haben wird, wobei in diesem Fall die Ausgabe relativ zu
der Ausgabe mit einem Peak-Peak-Verhalten von dem des 1 Abtasttaktzyklus
(mit sehr geringen Geschwindigkeiten) abdriften wird. Bei einem
angepaßten Phasendetektor
kann dies dahingehend geändert werden,
die Position 0 nicht zu erlauben und einen Abtasttaktzyklus von –1/2 und
+1/2 anstelle von 0 und 1 zu verwenden. Dies wird jedoch zu einem 'jagenden' (beschränkter Zyklus)
Verhalten um die Quantisierungswerte herum führen.
- b) Teilsynchrone Erfassung wählt
den Abtasttakt auf derselben Frequenz wie die synchrone Erfassung,
fügt jedoch
eine kleine Versetzung hinzu, zum Beispiel 1 kHz. Dies hat zur Folge,
daß das Quantisierungsrauschen
der Eingabe ein sägezahnartiges
Verhalten bekommt, mit einer Größe des Abtasttaktzyklus
(Peak-Peak) und einer Wiederholrate (bei diesem Beispiel) von 1
kHz. Dieser Fehler kann durch die Verwendung einer DPLL mit niedriger
Bandbreite herausgefiltert werden.
- c) Die asynchrone Erfassung richtet keine besondere Beziehung
zwischen dem Eingabe- und
dem Abtasttakt ein. Allgemein gesagt ist dies am einfachsten zu
implementieren. Sie erzeugt einen Quantisierungsfehler in der Eingabe
mit einer Unsicherheit in der Zeit-Domäne und dem Spektrum, und anschließend ist
es unmöglich,
zuverlässig auszufiltern.
-
Der
Hauptvorteil von synchronen Erfassungsschaltungen besteht darin,
daß die
Güte relativ einfach
gesteuert wird, doch zu dem Preis fester Beziehungen zwischen dem
abgetasteten Signal und dem Abtasttakt. Dies liefert die Wirkung,
daß, wenn ein
Abtasttakt für
eine Einga be sehr genau arbeitet, er für das nächste Signal extrem ungenau
sein kann. Dies impliziert, daß eine
Schaltung mit mehreren digitalen Eingaben, die alle genaues Abtasten
benötigen,
für jedes
Eingabesignal einen getrennten Abtasttakt erfordert. Dies ist ein
teurer Betrieb: Die Abtasttakte müssen weiter eine gute Qualität haben,
jedoch gibt es nun mehrere davon. Somit sinkt die Leistungsfähigkeit
des gesamten Systems wahrscheinlich ab.
-
Der
Hauptvorteil der asynchronen Erfassung ist, daß die Erfassung im allgemeinen
Sinne gleichermaßen 'schlecht' für alle Eingaben
ist, und sie leidet nicht daran, daß man denselben Takt über mehrere Eingabesignale
gemeinsam nutzen muß.
Dies verringert die Anforderungen an zusätzliche Energie, da man mehr
als einen erzeugten Abtasttakt hat, und ist somit recht wesentlich
für die
Güte anderer
Aspekte der Gestaltung. Jedoch hat die asynchrone Erfassung den
Nachteil, daß die
intensive Genauigkeit weiterhin auf einen einzigen Zyklus des Abtasttaktes beschränkt ist,
und daß es
nicht einfach ist, irgend etwas über
ein längerzeitiges
Quantisierungsrauschen zu sagen. Bei einer recht hohen Erfassungsgeschwindigkeit
von 1 GHz würde
dies eine Genauigkeit von ins Peak-zu-Peak bedeuten, das für eine ganze
Reihe von Anwendungen einfach nicht gut genug ist.
-
Bei
einem synchronen Erfassungssystem ist es relativ geradlinig, das
Quantisierungsrauschen auf akzeptable Werte zu verbessern, jedoch
trifft dann die Strafe zusätzlichen
Energieverbrauchs und zusätzlicher
Fläche,
und die Gesamtleistung wird schlechter. Und das Verwenden synchroner
Erfassung ist eine Form einer Rückkopplung,
die die Komplexität
der Dinge ein bißchen
weiter beeinflußt.
Es ist sehr reizvoll, in der Lage zu sein, einen asynchronen Phasenakquisitionsblock
mit anständiger
Leistungsfähigkeit
zu verwenden, da das das Vermeiden eines physikalischen Rückkopplungssignals
(teuer und komplex) ermöglicht,
sei es der Abtasttakt oder eine echte Rückkopplung, während es
eine Güte
liefert, die gut genug ist. Dies wird erreicht, indem die Ausführungsform
der 3 durch eine Steuereinrichtung auf dem Abtasttakt
erweitert wird. Dies kann wie die Ausführungsform, die in 4 gezeigt
ist, aussehen. In 4 wird der Abtasttakt durch
einen Frequenzsynthetisierer 44 erzeugt, der eine Eingabe vom
DCO 42 empfangt, der wiederum durch einen Phasen/Frequenzcontroller 40 gesteuert
wird.
-
Die
gegebene Steuerung geschieht in der Frequenz- und Phasendomäne des Abtasttaktes. Tatsächliche
Implementierungen können
nur eine der beiden Kontrollstellen verwenden, wenn nur die Phase
das Integral der Frequenz ist.
-
Die
Art der gegebenen Steuerung über
den Abtasttakt kann viele Formen annehmen. Um die unterschiedlichen
Typen deutlich darzustellen, führen wir
grafische Verfahren ein, um das Quantisierungsrauschen in einer
Figur zu zeigen. In 5 sind die Quantisierungswerte
als eine vertikale Achse eingeführt,
obwohl sie tatsächlich
auch in der Zeit-Domäne sind.
Die Kanten des Eingangssignales sind durch die Punkte in der Figur
angegeben. Dieses bestimmte Abtastdiagramm zeigt einen DC-Quantisierungsfehler
(was ein spezieller Fall ist). Es gibt natürlich eine Anzahl echter Abtasttaktzyklen
zwischen einzelnen Eingangskanten, jedoch wird diese Zahl als ein gemeinsamer
Faktor behandelt, der aus der Gleichung herausgenommen wird, da
die Zahl keine Bedeutung für
die Information in dem Quantisierungsfehler hat.
-
In 6 wird
der Bereich von möglichen
korrigierenden Kantenmomenten als eine kleine vertikale Linie für jede Kante
des Eingangssignals hinzugefügt.
-
In 7 ist
eine Anzahl möglicher
gerader Linien gezeichnet, die alle in Übereinstimmung mit erfaßten Kanten
nach der Quantisierung sind.
-
Die
Quantisierungsfehler können
nun immer als +-½ Abtastzyklen
oder Quantisierungswerte definiert werden. Darüber hinaus kann zwischen zwei Referenzkanten
die maximale Änderung
des Quantisierungswertes immer in dem Bereich +-½ eines Quantisierungswertes
gezeichnet werden. Nach alledem, wenn es zum Beispiel 0.6 Quantisierungswerte von
Kante zu Kante gäbe,
könnte
dies als –0.4
Quantisierungswert neu gezeichnet werden, mit einem Inkrement von
1 auf der gemeinsamen Zahl der Abtasttaktzyklen zwischen den Eingangskanten.
-
Es
kann beim Verständnis
helfen, wenn die Wechselseitigkeit zwischen der Eingabe- und dem Abtasttakt
betrachtet wird: Der Abtasttakt tastet die Eingabe ab, jedoch 'tastet' die Eingabe auch
den Abtasttakt ab: Nur einer aus vielen Abtasttakten wird 'aufgenommen', um Information
zu liefern. Dies kann wiederum zu dem Quantisierungsfehler zwischen +-0.5
Abtasttaktzyklen in Bezug gesetzt werden.
-
Die
meisten Abtastsituationen werden nicht wie in 5 aussehen,
sondern tatsächlich
mehr wie in 8, mit einer kleinen Bruchteilsversetzung
zwischen der Eingangsfrequenz und der Abtastfrequenz. Diese Figur
zeigt deutlicher die Wirkung von Quantisierungsfehlern: Die Orte,
wo die Quantisierungswerte durch das Eingangssignal abgeschnitten werden,
liefern zusätzliche
Information, die Frequenz jedoch, wo diese Information ist, hängt von
der kleinen (von vornherein unbekannten) Frequenzversetzung ab.
Nun müssen
wir gute Verfahren einrichten, um kleineres Quantisierungsrauschen
zu erreichen, d. h. die tatsächlichen
Phasenlinien mit höherer
Genauigkeit einrichten, als es in 7 dargestellt
ist. Es gibt viele Gemeinsamkeiten mit der normalen AD-Wandlung,
und wir haben gefunden, daß die
folgenden Verfahren gute Ergebnisse liefern: strukturelles Dithering
und pseudozufälliges
oder Rausch-Dithering.
-
Beide
Verfahren zielen darauf ab, daß man die
Eingangsphasenlinie quer über
den Quantisierungslinien hat, da dieses die Phaseninformation liefert,
nach der wir suchen.
-
Ein
erster Weg, diese Schnittpunkte zu erlangen, ist es, die Quantisierungslinien
von graden horizontalen Linien in schräg verlaufende Linien zu ändern, was
somit das Hauptproblem bei DC-Quantisierungsfehlern löst. Dies
ist in 9 gezeigt. Die erfaßte Frequenz in 9 ist
nun synchron mit dem Abtasttakt, und es ist wichtig auch zu verstehen,
was geschieht, wenn die Frequenz nicht so eng zu dem Takt in bezug
steht, eine Situation, die in 10 gezeigt
ist.
-
In 10 liefert
das Dithering mehr Punkte, an denen die Quantisierungslinien durchquert
werden, und tatsächlich
kann abgelesen werden, daß die Linien,
die gezogen werden können,
einen maximalen Phasenfehler haben, der nur 25% des Zyklus des Abtasttaktes
beträgt,
so daß die
Verbesserung ein Faktor 4 ist. Es kann nicht garantiert werden,
daß beide
Töne zusätzliche
Information liefern, was erklärt, daß die 8
Eingangskanten keine Verbesserung mit einem Faktor 8, sondern mit
der Hälfte
des Wertes liefern. Die Dithering-Form ist eine dreieckige Phasenversetzung,
die dieselbe ist, als wenn man zwei Erfassungsfrequenzen der Reihe
nach verwendet (daher Zweitonerfassung).
-
Die
tatsächliche
Wiederherstellung der korrekten Phasenlinie ist nun möglich, wie
gezeigt, und die tatsächliche
Wiederherstellung einer Phasenlinie ist korrekt, jedoch nicht notwendigerweise
bei diesem Verfahren ein robuster Arbeitsgang. Robustheit erfordert
typischerweise weniger Kohärenz
zwischen Eingangsfrequenz und Abtasttakt, was unterstützt werden
kann, indem mehr als ein Dithering-Signal hinzugefügt wird,
also eine Überlagerung
mehrerer Töne. Zum
Beispiel die Verwendung einer Mischung aus Dreiecken mit hoher Frequenz
und niedriger Frequenz oder zweier Dreiecke mit einem kleinen Frequenzunterschied
(was einen Takt liefert) und so weiter. Bei der Beschränkung des
Verwendens vieler Frequenzen wird dies identisch mit einem Rauschsignal,
was die zweite Klasse des Dithering ist: Rauschen oder pseudozufälliges Rauschen.
Es gibt den großen
Vorteil, daß Robustheit
niemals ein Problem ist: einfaches Mitteln gibt die Wirkung.
-
Pseudozufälliges Dithering
hat einige Hauptvorteile:
- a) Die Steuerung über das
Dithering bedeutet, daß das 'Rauschen' nicht in die Schleife
eintreten muß:
Es ist eine bekannte und gesteuerte Größe, so daß es kein Durchlaufen des pseudozufälligen Rauschens
gibt, wenn dies nicht gewünscht
ist.
- b) Die Verbesserung der Phasenlinienakquisition kann mit einfachen
Mittelungen erreicht werden, was eine einfach zu implementierende
Funktion ist, in Hardware ebenso wie in Software.
- c) Das pseudozufällige
Dithering-Signal wird etwas weniger Probleme mit dem Phasenziehen
in einer integrierten Lösung
als ein stationäres
Taktsignal einführen.
-
Die
größte Beschränkung für die Leistungsverbesserung
des pseudozufälligen
Dithering ist, daß es
sich nur mit der Quadratwurzel verhält, nicht linear. Für den tatsächlichen
Einsatz digitaler PPLs jedoch ist dieses ausreichend.
-
Die
in der vorstehenden Beschreibung, in der Zeichnung sowie in den
Ansprüchen
offenbarten Merkmale der Erfindung können sowohl einzeln als auch
in beliebiger Kombination für
die Verwirklichung der Erfindung wesentlich sein.