DE19848832A1 - Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren - Google Patents
Thermistoren und Verfahren zum Einstellen und Erzeugen von ThermistorenInfo
- Publication number
- DE19848832A1 DE19848832A1 DE19848832A DE19848832A DE19848832A1 DE 19848832 A1 DE19848832 A1 DE 19848832A1 DE 19848832 A DE19848832 A DE 19848832A DE 19848832 A DE19848832 A DE 19848832A DE 19848832 A1 DE19848832 A1 DE 19848832A1
- Authority
- DE
- Germany
- Prior art keywords
- thermistor
- electrodes
- wafer
- surface electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B3/00—Ohmic-resistance heating
- H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B2203/00—Aspects relating to Ohmic resistive heating covered by group H05B3/00
- H05B2203/002—Heaters using a particular layout for the resistive material or resistive elements
- H05B2203/006—Heaters using a particular layout for the resistive material or resistive elements using interdigitated electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Plasma & Fusion (AREA)
- Thermistors And Varistors (AREA)
Description
Diese Erfindung bezieht sich auf Thermistoren einschließlich
Chiptypthermistoren (oder "chipthermistoren") der Art, die
allgemein bei einer temperaturkompensierenden Schaltung oder
einem Temperaturerfassungselement verwendet wird. Insbeson
dere bezieht sich diese Erfindung auf solche Thermistoren,
die ein Paar von Oberflächenelektroden aufweisen, die auf
einer Oberfläche eines Thermistorblocks gebildet sind, um
einander gegenüber zu liegen. Diese Erfindung bezieht sich
ferner auf Verfahren zum Einstellen des Widerstandswerts ei
nes derartigen Thermistors, sowie auf ein Verfahren zum Er
zeugen von derartigen Thermistoren.
Chiptypthermistoren, die Halbleiterkeramiken verwenden, die
einen positiven oder negativen Temperaturkoeffizienten auf
weisen, sind weit verbreitet verwendet worden, und Chiptyp
thermistoren mit vielen unterschiedlichen Strukturen wurden
als ohne weiteres an einer gedruckten Schaltungsplatine
oberflächenanbringbar betrachtet. Die Struktur von bekannten
Chiptypthermistoren wird zunächst unter Bezugnahme auf die
Fig. 16-19 beschrieben.
Fig. 16 zeigt einen bekannten Chiptypthermistor 71 mit einem
Paar von äußeren Elektroden 73a und 73b, die derart gebildet
sind, um beide Endoberflächen 72a und 72b eines thermistor
bildenden Basiskörpers (hierin im folgenden als "Thermistor
block" bezeichnet) 72 eines Halbleiterkeramikmaterials zu
bedecken. Der Widerstand des Thermistors 71 wird nicht nur
durch den Widerstand des Thermistorblocks 72 sondern ferner
durch die Kontaktbereiche der äußeren Elektroden 73a und 73b
mit dem Thermistorblock 72 bestimmt. Die äußeren Elektroden
73a und 73b sind üblicherweise durch ein Tauchverfahren ge
bildet, dieses Verfahren tendiert jedoch dazu, zu großen Va
riationen der Längen der Teile der Elektroden 73a und 73b zu
führen, die die oberen, unteren und Seitenoberflächen des
Thermistorblocks 72 bedecken. Da es ferner Variationen des
spezifischen Widerstandes der Thermistorblöcke gibt, sind
die Gesamtvariationen des Widerstandes der Thermistoren 71,
die folglich erzeugt werden, groß, und es ist schwierig,
Thermistoren mit einem gewünschten Widerstandswert zu er
zeugen.
Hinsichtlich des vorhergehenden wurden Thermistoren, wie in
Fig. 17 bei 75 gezeigt, mit Glasschichten 74 vorgeschlagen,
die über die obere, untere und beide Seitenoberflächen eines
Thermistorblocks 72 gebildet sind. Da die äußeren Elektroden
73a und 73b den Thermistorblock 72 lediglich über die End
oberflächen 72a und 72b desselben kontaktieren, wird der
Widerstand des Thermistors 75 lediglich durch den Widerstand
des Thermistorblocks 72 selbst und den Bereich der Endober
flächen 72a und 72b desselben bestimmt. Folglich können die
Variationen der Widerstandswerte der Thermistoren reduziert
werden.
Wenn die äußeren Elektroden 73a und 73b durch Beschichten
einer leitfähigen Paste und Aussetzen derselben gegenüber
einem Brennprozeß gebildet werden, tendieren jedoch die Ma
terialien der Glasschichten 74 und der äußeren Elektroden
73a und 73b dazu ineinander zu diffundieren, wobei sich die
selben kontaktieren. Wenn ein Abschnitt der Glasschicht 74
als ein Resultat einer derartigen Diffusion abfällt, wie es
in dem vergrößerten Abschnitt von Fig. 17 gezeigt ist, der
durch einen Kreis A eingeschlossen ist, kann die äußere
Elektrode 73b den Thermistorblock 72 direkt kontaktieren. Da
es schwierig ist, ein derartiges Diffusionsphänomen zu ver
hindern, verbleibt dennoch das Problem, Thermistoren mit
einem gewünschten Widerstandswert zu erhalten.
Überdies bleiben die Variationen des Widerstandswerts der
Thermistorblöcke 72 groß, was es sehr schwer macht, Thermi
storen mit sehr genauen Widerstandswerten zu erhalten.
Wenn Thermistoren 75 mit unterschiedlich spezifizierten Wi
derstandswerten erzeugt werden sollen, sind außerdem Ther
mistorblöcke mit unterschiedlichen spezifischen Widerstands
werten erforderlich. Es ist daher sogar noch schwieriger
Thermistoren mit unterschiedlichen Widerstandswerten genau
zu erzeugen.
Es wurde ferner vorgeschlagen, Thermistoren, wie bei 77 in
Fig. 18A und 18B gezeigt, mit inneren Elektroden 76a und 76b
zu erzeugen, die innerhalb des Thermistorblocks 72 gebildet
sind. Bei dem in den Fig. 18A und 18B gezeigten Beispiel
sind die zwei inneren Elektroden 76a und 76b in einer gegen
überliegenden Beziehung zueinander innerhalb einer gleichen
Ebene auf einer spezifischen Höhe innerhalb des Thermistor
blocks 72 positioniert, wobei eine der inneren Elektroden
(76a) mit einer der äußeren Elektroden (73a) verbunden ist,
und wobei die andere innere Elektrode 76b mit der anderen
äußeren Elektrode 73b verbunden ist.
Derartige Thermistoren 77 werden durch eine bekannte Art der
Keramikschichtungstechnologie erzeugt, wobei die inneren
Elektroden 76a und 76b durch Anbringen einer leitfähigen
Paste an einem Keramikgrünblatt durch ein Siebdruckverfahren
gebildet werden. Folglich kann der Zwischenraum zwischen den
zwei inneren Elektroden 76a und 76b ohne weiteres, selbst
wenn Thermistorblöcke 72 einer gleichen Größe verwendet wer
den, durch Einstellen des Intervalls zwischen den gedruckten
Bereichen zum Zeitpunkt des Siebdruckens variiert werden.
Mit anderen Worten können Thermistoren 77 mit unterschied
lichen Widerstandswerten ohne weiteres erhalten werden.
Wenn die leitfähige Paste bei einem Druckprozeß, wie im vor
hergehenden beschrieben, angebracht wird, sind die nach in
nen gerichteten Kanten der inneren Elektroden 76a und 76b
manchmal verschmiert und deformiert, wie es vergrößert in
dem ellyptisch markierten Abschnitt gezeigt ist, der durch
den Pfeil B in Fig. 18B gezeigt ist. Da mehrere Keramik
grünblätter zusammen gegenüber einem Brennprozeß ausgesetzt
werden, nachdem eine leitfähige Paste auf dieselben gedruckt
wurde, und dieselben aufeinander geschichtet wurden, tragen
außerdem Variationen beim Schrumpfen, das mit dem Brennpro
zeß einhergeht, zu Variationen der Formen der inneren Elek
troden 76a und 76b bei. Als ein Resultat ist es ferner
schwierig Thermistoren dieser Art mit inneren Elektroden zu
erzeugen, die genau einen gewünschten Widerstandswert auf
weisen.
Fig. 19A und 19B zeigen einen Chiptypthermistor 78, der in
der Japanischen Patentveröffentlichung Tokkai 6-61011 of
fenbart ist und Variationen des Widerstandswerts reduzieren
soll, dadurch gekennzeichnet, daß derselbe ein Paar von
rechteckigen Oberflächenelektroden 79a und 79b aufweist, die
auf der oberen Oberfläche eines Thermistorblocks 72 in einer
gegenüberliegenden Beziehung zueinander mit einem Zwischen
raum einer spezifizierten Breite zwischen denselben gebildet
sind. Äußere Elektroden 73a und 73b, wie im vorhergehenden
beschrieben, sind gebildet, um Abschnitte dieser Ober
flächenelektroden 79a und 79b auf der oberen Oberfläche des
Thermistorblocks 72 zu bedecken. Eine isolierende Schicht
wird zusätzlich auf der oberen Oberfläche des Thermistor
blocks 72 gebildet, um gegenüberliegende Kantenabschnitte
der Oberflächenelektroden 79a und 79b zu bedecken. Diese
Oberflächenelektroden 79a und 79b können genau gebildet
werden, da die Dünnfilmtechnologie für diesen Zweck ver
wendet werden kann. Die Erfordernis, daß die Elektroden 79a
und 79b rechteckig sein müssen, ist jedoch ein Nachteil,
wenn es gewünscht ist, Chiptypthermistoren mit einem sehr
kleinen Widerstandswert zu erzeugen, da die Trennung zwi
schen diesen Oberflächenelektroden 79a und 79b erhöht werden
muß, und dies macht es notwendig, einen größeren Thermistor
block 72 zu verwenden.
Die Aufgabe der vorliegenden Erfindung besteht darin einen
Chipthermistor mit einem kleinen Widerstandswert und einer
kleinen Variation des Widerstandswerts und ein Verfahren zum
Erzeugen eines derartigen Thermistors zu schaffen.
Diese Aufgabe wird durch einen Chipthermistor gemäß Anspruch
1 und durch ein Verfahren zum Erzeugen eines Thermistors ge
mäß Anspruch 3 gelöst.
Ein Chiptypthermistor, der diese Erfindung darstellt und mit
dem die obige Aufgabe gelöst werden kann, ist durch die fol
genden Merkmale gekennzeichnet: ein Paar von elektrisch
leitfähigen planaren Oberflächenelektroden, wobei mindestens
eine derselben kammförmig ist und sich dieselben an einer
der Hauptoberflächen eines Thermistorblocks gegenüberliegen,
wobei eine isolierende Schicht auf der gleichen Oberfläche
des Thermistorblocks gebildet ist, um diese Oberflächenelek
troden zu bedecken, und ein Paar von äußeren Elektroden, die
auf Endoberflächen des Thermistorblocks gebildet sind, um
jeweils mit einer Zugeordneten der Oberflächenelektroden
elektrisch verbunden zu sein. Beide Elektroden des Paars
dieser Oberflächenelektroden können kammförmig sein, und die
Dicke dieser Oberflächenelektroden ist vorzugsweise 0,1-2
µm. Ein ähnliches Paar von Oberflächenelektroden kann ferner
auf der anderen der Hauptoberflächen des Thermistorblocks
vorhanden sein, und die isolierende Schicht erstreckt sich
vorzugsweise zu Kanten zwischen der Hauptoberfläche und den
Endoberflächen des Thermistorblocks.
Der Widerstandswert eines derartigen Chiptypthermistors wird
gemäß dieser Erfindung durch Entfernen mindestens eines Ab
schnitts der Oberflächenelektroden desselben eingestellt,
wie z. B. ein Abschnitt von einem der Elektrodenfinger, bis
der Widerstandswert desselben innerhalb eines spezifizierten
Bereichs seines Zielwerts fällt. Für eine derartige Entfer
nung eines Abschnitts oder von Abschnitten einer Ober
flächenelektrode kann ein Verfahren des Lasertrimmens, des
Sandstrahlens oder des Ätzens verwendet werden. Chiptyp
thermistoren, die dadurch gekennzeichnet sind, daß dieselben
derart eingestellt werden, sollen ferner diese Erfindung
darstellen.
Chiptypthermistoren, die wie oben gekennzeichnet sind, kön
nen gemäß dieser Erfindung durch zunächst Vorbereiten eines
Thermistorwafers (einer Thermistorscheibe), Bilden einer
elektrisch leitfähigen Elektrodenschicht auf dem Wafer (der
Scheibe) durch ein Verfahren der Dünnfilmerzeugungstechnolo
gie, durch Strukturieren dieser Elektrodenschicht durch Pho
tolithographie, um Oberflächenelektroden in der Form von
gegenüberliegenden Kämmen mit sich erstreckenden Fingern zu
bilden, durch Bilden von isolierenden Schichten, z. B. durch
Schleuderbeschichten eines Harzmaterials auf sowohl die
obere als auch die untere Oberfläche des Thermistorwafers,
durch Teilen des Thermistorwafers in einer Richtung, um
verlängerte Waferstäbe zu erhalten, durch Bilden von elek
trisch leitfähigen äußeren Elektrodenschichten an den Wafer
stäben durch die Dünnfilmtechnologie, wie z. B. Sputtern
(Zerstäuben), Aufdampfen und Elektroplattieren und durch
Teilen dieser Waferstäbe in einzelne Thermistoren erzeugt
werden. Nach dem Strukturieren der Oberflächenelektroden
kann die Verteilung von Widerstandswerten über den Ther
mistorwafer gemessen werden, und die strukturierte Elek
trodenschicht wird, z. B. durch Entfernen mindestens eines
Teils jeder Oberflächenelektrode, die den einzelnen Thermi
storen entspricht, durch Photolithographie, korrigiert, um
die Widerstandswerte von Abschnitten des Thermistorwafers zu
korrigieren, die den einzelnen Thermistoren entsprechen. Zum
Teilen des Thermistorwafers und der Waferstäbe, werden
Schnitte durch ein Ritzgerät an einer Oberfläche des Ther
mistorwafers vorgenommen, und Druck wird entlang dieser
Schnitte angelegt.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend unter Bezugnahme auf die beigefügten
Zeichnungen näher erläutert. Es zeigen:
Fig. 1A und 1B eine Seitenschnittansicht bzw. eine Drauf
sicht eines Chiptypthermistors gemäß einem ersten
Ausführungsbeispiel dieser Erfindung und Fig. 1C
eine Draufsicht, nachdem ein Abschnitt von einem
der Elektrodenfinger gemäß einem Ausführungsbei
spiel der Erfindung entfernt ist;
Fig. 2A eine Seitenschnittansicht eines weiteren Chiptyp
thermistors gemäß einem zweiten Ausführungsbei
spiel dieser Erfindung und Fig. 2B eine Draufsicht
eines Paars von Oberflächenelektroden desselben;
Fig. 3A und 3B eine Seitenschnittansicht bzw. eine Drauf
sicht eines weiteren Chiptypthermistors gemäß
einem dritten Ausführungsbeispiel dieser Erfin
dung;
Fig. 4A, 4B und 4C Unteransichten eines weiteren Chiptyp
thermistors dieser Erfindung mit Oberflächenelek
troden, die auf der unteren Oberfläche eines Ther
mistorblocks gebildet sind;
Fig. 5A und 5B Draufsichten von anderen Oberflächenelektro
den;
Fig. 6A, 6B, 6C und 6D Seitenansichten, die Anfangsschritte
eines Verfahrens zum Erzeugen von Thermistoren
gemäß dem ersten Ausführungsbeispiel dieser Erfin
dung zeigen;
Fig. 7A eine Seitenansicht, die einen anschließenden
Schritt des Verfahrens zeigt, und Fig. 7B eine
Draufsicht der Maske;
Fig. 8A, 8B und 8C Seitenansichten des Wafers von Fig. 6D
während des Schritts, der dem Schritt folgt, der
in Fig. 7A gezeigt ist, und Fig. 8D eine Drauf
sicht des Wafers, der in Fig. 8C gezeigt ist;
Fig. 9A, 9B, 9C, 9D und 9E Seitenansichten des Wafers von
Fig. 8C und 8D, der aufeinanderfolgenden Schritten
des Erzeugungsverfahrens unterzogen wird;
Fig. 10A und 10B eine Seitenansicht bzw. eine Draufsicht des
Wafers von Fig. 10A und 10B, der in einzelne Ele
mente geschnitten ist;
Fig. 12A und 12B eine Seitenansicht bzw. eine Draufsicht der
Waferstäbe, in die der Wafer, der in Fig. 11A und
11B gezeigt ist, geschnitten ist;
Fig. 13A und 13B Seitenansichten eines Waferstabs während
unterschiedlicher Stufen eines Verfahrens zum Her
stellen von Thermistorelementen dieser Erfindung;
Fig. 14 eine Draufsicht von Waferstäben, bevor dieselben
in einzelne Thermistoren gebrochen werden;
Fig. 15 eine Diagonalansicht eines Chiptypthermistorele
ments dieser Erfindung;
Fig. 16 eine Seitenschnittansicht eines bekannten Chiptyp
thermistors;
Fig. 17 eine Seitenschnittansicht eines weiteren bekannten
Chiptypthermistors;
Fig. 18A eine Seitenschnittansicht eines weiteren bekannten
Chiptypthermistors, und Fig. 18B eine Schnitt
draufsicht des gleichen Chiptypthermistors, die
entlang der Linie 18B-18B von Fig. 18A vorgenommen
ist; und
Fig. 19A eine Draufsicht eines weiteren bekannten chip
ähnlichen Thermistors, und Fig. 19B eine Sei
tenschnittansicht des gleichen Chiptypthermistors,
die entlang der Linie 19B-19B von Fig. 19A vorge
nommen ist.
Fig. 1A und 1B zeigen einen Chiptypthermistor 1 gemäß einem
ersten Ausführungsbeispiel der Erfindung, der einen Basis
körper (auf den hierin als der "Thermistorblock" Bezug ge
nommen wird) 2 aus einem Halbleiterkeramikmaterial aufweist,
das entweder einen positiven oder einen negativen Tempera
turkoeffizienten für den Widerstandswert desselben aufweist.
Wie durch die gestrichelten Linien in Fig. 1B gezeigt,
weisen kammförmige Oberflächenelektroden 3 und 4, die je
weils eine Mehrzahl von gegenseitig parallelen vorstehenden
Baugliedern (auf die hierin als die "Elektrodenfinger" Bezug
genommen wird) 3a und 4a auf, die auf der oberen Oberfläche
2a des Thermistorblocks 2 gebildet sind. Die Elektrodenfin
ger 3a oder 4a von jeder der Elektroden 3 und 4 werden zwi
schen die Elektrodenfinger 4a oder 3a der anderen Elektrode
der Elektroden 3 und 4 in einer interdigitalen Formation
derart eingebracht und schichtmäßig angeordnet, daß die ge
genüberliegende Strecke der Oberflächenelektroden 3 und 4
(die qualitativ als die Strecke entlang des Abschnitts der
Kontur der kammförmigen Elektroden definiert ist, wobei die
zwei Elektroden lediglich durch einen kleinen Zwischenraum
zwischen den Fingerelektroden derselben getrennt sind)
größer als die Breite derselben ist. Die Oberflächenelek
troden 3 und 4 können ein geeignetes Metallmaterial, wie z. B.
eine Ni/Cr-Legierung oder Ag aufweisen, oder dieselben
können aus einer geschichteten Struktur mit zwei oder mehre
ren Schichten bestehen. Dieselben sind vorzugsweise durch
ein Verfahren der Dünnfilmtechnologie, wie z. B. dem Auf
dampfen, dem Sputtern oder dem Elektroplattieren, derart
gebildet, daß dieselben genaue Formen aufweisen können.
Eine isolierende Schicht 5a ist gebildet, die die Oberflä
chenelektroden 3 und 4 bedeckt. Eine weitere isolierende
Schicht 5b bedeckt die untere Oberfläche des Thermistor
blocks 2. Diese isolierenden Schichten 5a und 5b können
einen wärmebeständigen Harz, wie z. B. Polyimid, aufweisen.
Mit dem wärmebeständigen Harz ist ein Harz gemeint, das ei
ner Temperatur von 150°C standhalten kann, oder dessen Tem
peratur der thermischen Deformation gemäß dem ASTN-Verfahren
(D648) oberhalb von 150°C liegt. Es ist vorzuziehen, diese
isolierenden Schichten 5a und 5b durch ein Schleuderbe
schichtungsverfahren derart zu bilden, daß dieselben mit
einer gleichmäßigen Decke gebildet werden können.
Gegenseitig getrennte äußere Elektroden 6 und 7 sind an den
Endoberflächen 2b und 2c des Thermistorblocks 2 gebildet,
wobei jede derselben aus einer geschichteten Struktur mit
einer unterliegenden Schicht 6a oder 7a und einer äußeren
Schicht 6b oder 7b besteht. Die unterliegenden Schichten 6a
und 7a weisen ein leitfähiges Material auf, das ohne weite
res mit den Oberflächenelektroden 3 oder 4 verbindbar ist
und abhängig von dem Material der Oberflächenelektroden 3
aus 4 geeignet ausgewählt werden kann. Wenn die Oberflächen
elektroden 3 und 4 aus einer geschichteten Struktur mit
Schichten aus einer Ni/Cr-Legierung und Ag bestehen, können
beispielsweise die darunterunterliegenden Schichten 6a und
7a einen Film aus einer Ni/Cr-Legierung oder Ag aufweisen.
Die äußeren Schichten 6b und 7b können ein Material mit
einer besseren Lötbarkeit (als die unterliegenden Schichten
6a und 7a), wie z. B. Sn, Pb und Sn/Pb-Legierungen, aufwei
sen.
Zusätzlich kann eine Zwischenschicht, obwohl nicht darge
stellt, aus einem Material, das ohne weiteres an den äußeren
Schichten 6b und 7b haftet, wie z. B. Ni, zwischen den
darunterliegenen Schichten 6a und 7a und den äußeren Schich
ten 6b und 7b zum Schützen der unterliegenden Schichten 6a
und 7a gebildet sein.
Der Widerstandswert dieses Thermistors 1 wird durch die ge
genüberliegende Strecke der Oberflächenelektroden 3 und 4
(wie im vorhergehenden definiert) und die Breite der
Trennung derselben bestimmt. Da die Oberflächenelektroden 3
und 4 kammförmig sind, können jedoch Thermistoren mit ver
schiedenen Widerstandswerten ohne weiteres durch Variieren
der Breiten von und der Zwischenräume zwischen den Elek
trodenfingern 3a und 4a (oder des Trennungsabstands zwischen
den zueinander benachbarten Elektrodenfingern) erhalten
werden. Mit anderen Worten können Thermistoren mit ver
schiedenen Widerstandswerten gemäß dieser Erfindung erhalten
werden, obwohl Thermistorenblöcke der gleichen Art verwendet
werden.
Ein weiterer Vorteil dieser Erfindung besteht darin, daß
Thermistoren mit niedrigen Widerstandswerten erzeugt werden
können, ohne die Größe derselben zu erhöhen, da die Ober
flächenelektroden 3 und 4 kammförmig sind, und die Elektro
denfinger 3a und 4a derselben zwischeneinander in einer
interdigitalen Anordnung eingebracht sind. Noch ein weiterer
Vorteil dieser Erfindung besteht darin, daß die Oberflächen
elektroden 3 und 4, da die bekannte Dünnfilmtechnologie ver
wendet werden kann, genau gebildet werden können, und daher
können Variationen der Widerstandswerte derselben reduziert
werden.
Es sei bemerkt, daß die isolierende Schicht 5a an der oberen
Oberfläche 2a des Thermistorblocks 2 sich zu den Kanten an
den Endoberflächen 2b und 2c erstreckt, und daß daher die
äußeren Elektroden 6 und 7 die Oberflächenelektroden 3 und 4
nicht direkt kontaktieren. Da die äußere Elektroden 6 und 7
die Oberflächenelektroden 3 und 4 lediglich an den Endober
flächen 2b und 2c des Thermistorblocks 2 kontaktieren, wer
den ferner die Variationen der Widerstandswerte aufgrund der
Ungenauigkeit der Form der äußeren Elektroden 6 und 7 redu
ziert.
Die Oberflächenelektroden 3 und 4 können durch Photolitho
graphie genau gebildet werden, wenn die Filmdicke derselben
bis zu 0,1-2 µm klein ist. Wenn die Dicke derselben 2 µm
überschreitet, ist es unter Umständen nicht möglich,
dieselben mit einem hohen Genauigkeitsgrad durch Photoli
thographie zu bilden. Wenn die Dicke kleiner als 0,1 µm ist,
ist diese zu dünn, und die Zuverlässigkeit als Elektrode
kann ungünstig beeinflußt werden.
Fig. 2A und 2B zeigen einen weiteren Chiptypthermistor 11
gemäß einem zweiten Ausführungsbeispiel dieser Erfindung,
der ähnlich zu dem Thermistor 1 gemäß dem ersten Ausfüh
rungsbeispiel der Erfindung ist, das im vorhergehenden unter
Bezugnahme auf die Fig. 1A und 1B beschrieben ist, wobei
sich derselbe jedoch davon lediglich dahingehend unter
scheidet, daß die Oberflächenelektroden 2 und 4 ebenfalls an
der unteren Oberfläche 2d des Thermistorblocks 2 gebildet
sind. Mit anderen Worten weisen sowohl die obere Oberfläche
2a als auch die untere Oberfläche 2d des Thermistorblocks 2
ein Paar von Oberflächenelektroden 3 und 4 auf, die auf
denselben gebildet sind, und isolierende Schichten 5a und 5b
sind gebildet, um diese Oberflächenelektroden 3 und 4 zu be
decken.
Die Oberflächenelektroden 3 und 4 sind kammförmig, wie es in
Fig. 2B gezeigt ist, wobei dieselben eine Mehrzahl von Elek
trodenfingern 3a und 4a aufweisen, die hin zueinander vor
stehen, und die zueinander in einer interdigitalen Form
schichtmäßig angeordnet sind. Aufgrund der kammähnlichen
Form der Oberflächenelektroden 3 und 4 genießen die Ther
mistoren gemäß dem zweiten Ausführungsbeispiel der Erfindung
ebenfalls die gleichen Vorteile, die im vorhergehenden unter
Bezugnahme auf den Thermistor 1 gemäß dem ersten Aus
führungsbeispiel der Erfindung beschrieben sind. Da ein
weiteres Paar kammförmiger Oberflächenelektroden 3 und 4
zusätzlich an der unteren Oberfläche 2d des Thermistorblocks
2 gebildet ist, können folglich Thermistoren mit noch nie
drigeren Widerstandswerten erhalten werden.
Fig. 3A und 3B zeigen noch einen weiteren Chiptypthermistor
21 gemäß einem dritten Ausführungsbeispiel der Erfindung,
das ähnlich zu dem Thermistor 1 gemäß dem ersten Ausfüh
rungsbeispiel der Erfindung ist, der unter Bezugnahme auf
die Fig. 1A und 1B im vorhergehenden beschrieben ist, das
sich jedoch von demselben dahingehend unterscheidet, daß
eine Elektrode des Paars der kammförmigen Oberflächenelek
troden 3 des Thermistors 1 gemäß dem ersten Ausführungs
beispiel durch eine rechteckige Elektrode 23 ersetzt ist,
und die andere Oberflächenelektrode 4 kammförmig ist und
Elektrodenfinger 4a aufweist, die hin zu der rechteckigen
Oberflächenelektrode 23 vorstehen. Gemäß diesem Ausführungs
beispiel der Erfindung können ebenfalls Thermistoren mit
verschiedenen Widerstandswerten unter Verwendung von Ther
mistorenblöcken 2 einer gleichen Form gebildet werden, da
die Anzahl, Breite und/oder Länge der Elektrodenfinger 4a
der kammförmigen Oberflächenelektrode 4 ohne weiteres ein
gestellt werden kann.
Zusätzlich zu den Oberflächenelektroden 3 und 4 an der obe
ren Oberfläche 2a des Thermistorblocks 2 des Thermistors 1
können Oberflächenelektroden mit verschiedenen Formen an der
unteren Oberfläche des Thermistorblocks 2 gebildet werden,
um einen niedrigeren Widerstandswert zu erhalten. Fig. 4A
zeigt einen Chiptypthermistor 41 mit zwei rechteckigen Ober
flächenelektroden 42 und 43, die an der unteren Oberfläche
eines Thermistorblocks 2 gebildet sind, so daß dieselben an
einer Mittelregion der unteren Oberfläche einander gegenüber
liegen, und dieselben elektrisch mit den äußeren Elektroden
6 bzw. 7 an den Endoberflächen des Thermistorblocks 2 ver
bunden sind. Obwohl die Fig. 4A ein Ausführungsbeispiel
zeigt, bei dem die Elektroden 42 und 43 die gesamte Breite
der unteren Oberfläche des Thermistorblocks 2 überspannen,
ist es weder erforderlich, daß sich dieselben derart er
strecken, noch ist es erforderlich, daß dieselben in der
Mitte der unteren Oberfläche gegenüberliegen. Solange die
selben teilweise mit den Oberflächenelektroden an der oberen
Oberfläche des Thermistorblocks 2 überlappen, wie es in der
vertikalen Richtung sichtbar ist, können dieselben jede ver
nünftige Form aufweisen.
Fig. 4B zeigt einen weiteren Chiptypthermistor 44, der durch
eine schwebende Elektrode 45 an der unteren Oberfläche des
Thermistorblocks 2 gekennzeichnet ist. Die schwebende Elek
trode 45 ist derart gebildet, daß dieselbe keine der äußeren
Elektroden 6 und 7 elektrisch kontaktiert. Fig. 4C zeigt
noch einen weiteren Chiptypthermistor 46, der eine Ober
flächenelektroden 47 aufweist, die an der unteren Oberfläche
des Thermistorblocks 2 gebildet ist, so daß dieselbe ledig
lich eine der äußeren Elektroden (7) elektrisch kontaktiert.
Um die Genauigkeit zu verbessern, die der Bildung der Ober
flächenelektroden 3 und 4 zugeordnet ist, z. B. des Thermi
stors 1, der in den Fig. 1A und 1B gezeigt ist, lehrt die
vorliegende Erfindung ferner das Verfahren des Entfernens
eines Abschnitts eines Elektrodenfingers von einer der Ober
flächenelektroden. Fig. 1C zeigt einen Thermistor 1', der
folglich aus dem Thermistor von Fig. 1A und 1B durch Einfüh
ren eines entfernten Abschnitts (Zwischenraum) 4c in einem
der Elektrodenfinger 4a erhalten wird. Dieser entfernte Ab
schnitt 4C wird derart entfernt, daß der Widerstandswert des
Thermistors 1' in den zulässigen Bereich seines Zielwider
standswerts fällt.
Die Erfindung erzwingt keine bestimmte Begrenzung des Ver
fahrens des Entfernens eines Abschnitts eines Elektroden
fingers 4a, um einen entfernten Abschnitt 4c vorzusehen. Die
Entfernung kann nachdem die Oberflächenelektroden 3 und 4,
wie es in Fig. 1B gezeigt ist, durch Lasertrennen, Sand
strahlen oder Ätzen gebildet sind, bewirkt werden.
Das Entfernungsverfahren, wie es im vorhergehenden beschrie
ben ist, muß nicht exakt, wie es in Fig. 1C gezeigt ist, be
wirkt werden. Ein entfernter Abschnitt (Zwischenraum) kann
an einem Elektrodenfinger 3A der anderen Elektrode des Paars
von Oberflächenelektroden (3) vorgesehen werden, obwohl es
nicht getrennt dargestellt ist. Wie in Fig. 5A gezeigt, kann
ein Spitzenabschnitt 4B eines der Elektrodenfinger 4a durch
effektives Reduzieren der Länge des Elektrodenfingers be
wirkt werden. Alternativ, wie in Fig. 5B gezeigt ist, kann
ein Abschnitt (3b und 4b) von jedem der Elektrodenfinger 3a
und 4a entfernt werden.
Es wird als nächstes das Verfahren beschrieben, durch das
die Thermistoren 1 und 1', die im vorhergehenden beschrieben
sind, erzeugt werden.
Zunächst werden Mn-Verbindungen, Ni-Verbindungen und Co-Ver
bindungen mit einem Binder zusammengemischt, um einen
Schlamm zu bilden, und ein Blatt wird aus demselben durch
ein Abstreichmesserverfahren erhalten. Dasselbe wird in
rechteckige planare Grünblätter von 65 × 65 mm geschnitten.
Wie in Fig. 6A gezeigt, wird eine Mehrzahl von derartigen
Grünblättern 31 aufeinander geschichtet. Nachdem dieselben
zusammengepreßt sind, werden dieselben einem Brennprozeß bei
1300°C für eine Stunde ausgesetzt, um einen Thermistorwafer
32 von 50 × 50 × 0,5 mm, wie in Fig. 6B gezeigt, zu erhal
ten. Als nächstes werden ein Film aus einer Ni/Cu-Legierung
und ein Film aus Ag, jeweils mit einer Dicke von 0,5 µm,
aufeinanderfolgend durch Sputtern über die gesamte obere
Oberfläche des Wafers 32 gebildet, um eine Elektrodenschicht
33, wie in Fig. 6C gezeigt, zu erhalten.
Die Elektrodenschicht 33 ist das, was schließlich die Ober
flächenelektroden werden, und dieselbe besteht vorzugsweise
aus einem Material, das einen Ohmschen Kontakt mit einem
Thermistorblock bilden kann, mechanisch gegenüber dem Ab
schälen stabil ist, und leicht zu verarbeiten ist. Diese
Elektrodenschicht 33 kann durch ein Siebdruckverfahren
gebildet werden, das Vakuumaufdampfverfahren ist jedoch hin
sichtlich des Photolithographieverfahrens, das später ver
wendet werden soll, vorzuziehen, da eine gleichmäßige Film
dicke von weniger als einigen µm erhalten werden kann.
Danach wird ein Photolackmaterial an der Elektrodenschicht
33 durch Schleuderbeschichten angebracht, um eine Photo
lackschicht 34 einer Dicke von 1 µm zu bilden, wie es in
Fig. 6D gezeigt ist. Als nächstes wird, wie es in Fig. 7A
gezeigt ist, eine Maske 35 mit einer spezifizierten Form,
wie z. B. in Fig. 7B gezeigt, auf der Photolackschicht 34
plaziert und mit Licht belichtet. Nach der Belichtung mit
Licht wird dieselbe unter Verwendung eines Lösungsmittels
entwickelt, um eine Struktur in der Photolackschicht 34, wie
in Fig. 8A gezeigt, zu bilden. Als nächstes werden die Teile
der Elektrodenschicht 33, die nicht durch die Photolack
schicht 33 bedeckt sind, in der Reihenfolge des Ag-Films und
dann des Ni/Cr-Films geätzt, um eine Struktur in der Elek
trodenschicht 33, wie in Fig. 8B gezeigt, zu bilden.
Als nächstes wird der verbleibende Teil der Photolackschicht
34 an der strukturierten Elektrodenschicht 33 mittels eines
Lösungsmittels entfernt, um eine strukturierte Elektroden
schicht 33A, wie in Fig. 8C und 8D gezeigt, zu erhalten. Die
strukturierte Elektrodenschicht 33A weist die Form der Ober
flächenelektrode von vielen angesammelten (z. B. in Zeilen
und Spalten) Thermistorelementen auf. Der Zwischenraum zwi
schen einander gegenüberliegenden Paaren von Oberflächen
elektroden, die jedem Thermistorelement entsprechen, ist auf
100 µm eingestellt. Die Genauigkeit des Widerstandswerts ei
nes Thermistors hängt zum größten Teil von der Trennung zwi
schen den Oberflächenelektroden ab. Hinsichtlich der Ge
nauigkeit des Photolithographieverfahrens und des gewünsch
ten Widerstandswerts, der erhalten werden soll, liegt der
Trennabstand vorzugsweise zwischen mehreren 10 µm bis zu
mehreren 100 µm und insbesondere in einem Bereich von 10-200
µm. Aus dem gleichen Grund liegt die Breite der Elektroden
finger der kammförmigen Elektroden vorzugsweise in einem Be
reich von 10-100 µm.
Während der Strukturierungsverfahren, die im vorhergehenden
beschrieben sind, kann die Anzahl der Elektrodenfinger an
den kammförmigen Elektroden erhöht oder verringert werden,
um ohne weiteres den Widerstandswert einzustellen. Hinsicht
lich des vorhergehenden werden Widerstandswerte von ver
schiedenen Thermistorelementbereichen des Wafers 32 ge
messen. Mit anderen Worten wird die Verteilung der Wider
standswerte innerhalb des Wafers 32 durch Kontaktieren von
Anschlüssen eines Geräts zum Messen des Widerstands ge
messen. Um eine derartige Widerstandsverteilung zu be
stimmen, werden die Messungen an 20 zufällig ausgewählten
Positionen durchgeführt.
Bei einigen der Thermistorelemente (1') wird ein Spitzenteil
eines Elektrodenfingers einer kammförmigen Elektrode ent
fernt, um den Widerstandswert auf der Basis der gemessenen
Widerstandsverteilung einzustellen. Diese Teilentfernung
eines Elektrodenfingers wird durch ein Photolithoätzverfah
ren durch zunächst Anbringen eines Photolacks 36 über der
strukturierten Elektrodenschicht 33A, wie in Fig. 9A ge
zeigt, Plazieren einer Maske 27 auf derselben, wie in Fig.
9B gezeigt, und durch Belichten derselben mit Licht durch
geführt. Wenn der Photolack 36 ein Positivtyp ist, ist die
Maske 37 von einem Typ mit Öffnungen dort, wo die Ober
flächenelektrode entfernt werden soll. Wenn der Photolack 36
ein Negativtyp ist, ist die Maske 37 von einem Typ mit Öff
nungen dort, wo die Oberflächenelektrode nicht entfernt wer
den soll. Nach der Belichtung mit Licht sind die Teile des
Photolacks 36 oberhalb der Bereiche der Elektrodenschicht
13A, die entfernt werden sollen, unter Verwendung eines
Lösungsmittels zur Entwicklung entfernt, wie es in Fig. 9C
gezeigt ist. Danach wird eine Säure verwendet, um die Teile
der Elektrodenschicht 13A wegzuätzen, die entfernt werden
sollen, wie es in Fig. 9D gezeigt ist, und der verbleibende
Photolack 36 wird dann durch ein Lösungsmittel entfernt, wie
es in Fig. 9E gezeigt ist.
Als nächstes werden, wie in Fig. 10A und 10B gezeigt, Poly
imidschichten 38a und 38b einer Dicke von 4 µm auf der
oberen und der unteren Oberfläche des Wafers 32 durch
Schleuderbeschichten gebildet. Danach, wie in Fig. 11A und
11B gezeigt, wird der Wafer 32 entlang paralleler Ebenen C
und D durch Bilden von länglichen Schnitten sowohl in der
longitudinalen als auch in der transversalen Richtung auf
der Oberfläche des Wafers mittels eines Ritzgeräts, wie z. B.
einer Diamantklinge X, die mit einem Druck von 9,8 N
angewendet wird, geschnitten. Der Ritzschritt kann bevor die
Polyimidschichten 38a und 38b gebildet werden, durchgeführt
werden.
Danach wird der Wafer 32 in Waferstäbe 32A, wie in Fig. 12A
und 12B gezeigt, unter Verwendung einer Hartgummirolle, ge
brochen, um eine Kraft in der Richtung der Dicke des Wafers
32 entlang der Linie C anzulegen. Die Breite der stabförmi
gen Wafereinteilungen 32A ist gleich der Breite in der
longitudinalen Richtung der Thermistoren 1, die schließlich
erhalten werden sollen. Mit anderen Worten besteht jeder
Waferstab 32A aus einer einzigen Zeile von gegenseitig ver
bundenen einzelnen Thermistorelementen.
Als nächstes werden geschichtete Filme aus Ni/Cr-Legierung
und Ag 39A, jeweils mit einer Dicke von 1 µm, auf beiden
Seitenoberflächen jedes Waferstabs 32A gebildet, die folg
lich, wie in Fig. 13A gezeigt ist, erhalten werden. Danach
wird ein Ni-Film 39b und ein Sn-Film 39c, jeweils mit einer
Dicke von 2 µm, in dieser Reihenfolge, wie in Fig. 13B ge
zeigt, durch ein naßelektrolytisches Plattierungsverfahren
an jedem der geschichteten Filme 39A, wie in Fig. 13B ge
zeigt, gebildet. Es gibt Verfahren, bei denen die unterlie
genen Elektroden durch Drucken oder Eintauchen gebildet wer
den, diese Verfahren haben jedoch den Nachteil, daß diesel
ben die unterliegenen Elektroden zu dick machen. Da es schon
äußere Elektroden gibt, ist der nächste Schritt des Brechens
der Waferstäbe schwer durchzuführen. Aus diesem Grund müssen
die unterliegenden Elektroden so dünn wie möglich herge
stellt werden, während dieselben eine ausreichende Ohmsche
Charakteristik und eine ausreichende Widerstandsfähigkeit
gegen das Abschälen aufweisen. Folglich sind Verfahren des
Sputterns oder des Aufdampfens vorzuziehen. Von dem Ge
sichtspunkt des Bildens eines plattierten oberen Schicht
elektrode auf einer unterliegenen Elektrode aus ist es vor
zuziehen, die unterliegende Elektrode mit einem Metall, wie
z. B. Ag oder Au, zu bilden, das eine hohe elektrische Leit
fähigkeit aufweist und in Luft nicht oxidiert. Wenn die un
terliegende Elektrode aus einem Metall gebildet ist, wie z. B.
ein Ni/Cr-Legierung, die ohne weiteres oxidiert, ist es
vorzuziehen, eine Schicht aus Ag oder Au darüber vorzusehen.
Als nächstes werden die Waferstäbe 32 entlang der Linien D,
wie in Fig. 14 gezeigt, gebrochen, um viele Thermistorele
mente 40 zu erhalten, wobei eines derselben in Fig. 15 ge
zeigt ist, bei dem die Oberflächenelektroden, die aus der
vorher erwähnten Elektrodenschichten 33A gebildet sind,
durch die Symbole 33A1 und 33A2 bezeichnet sind.
Als ein Teil der Experimente zum Untersuchen der Effekte der
Erfindung werden vier Arten von Chiptypthermistoren 1 unter
Verwendung von-unterschiedlichen Masken 35 vorbereitet, um
die Anzahl, die Länge und die Breite der Elektrodenfinger
der Oberflächenelektroden sowie die Trennung zwischen dem
Paar von Oberflächenelektroden zu variieren, und um die Wi
derstandswerte und die Variationen derselben zu messen. Der
spezifische Widerstand des Materials für die Thermistor
blöcke 2, das verwendet wurde, um diese Chiptypthermistoren
1 herzustellen, ist 2 kΩcm bei 25°C, und die Abmessungen
sind 1,6 × 0,8 × 0,8 mm. Zum Zweck des Vergleichs werden die
gleichen Thermistorblöcke verwendet, um bekannte Thermisto
ren, die bei 71, 75, 77, 78 in Fig. 16-19 gezeigt sind, zu
erzeugen, und die Widerstandswerte und die Variationen 3 CV
(%) derselben werden gemessen. Die Resulatate sind in Ta
belle 1 gezeigt. Die Widerstandswerte, die in Tabelle 1 ge
zeigt sind, sind Durchschnittswerte für eine Probenanzahl
von n = 100 und die Variationen 3 CV sind die Resultate der
gemessenen Variationen für eine Probenanzahl von n = 100.
Tabelle 1 zeigt klar, daß Thermistoren 1 mit sehr unter
schiedlichen Widerstandswerten (von 2,5 bis 33,2 kΩ) ledig
lich durch Ändern der Anzahl, Länge und Breite der Elektro
denfinger der Oberflächenelektroden sowie der Trennung zwi
schen dem Paar von Oberflächenelektroden erhalten werden
können. Dieselbe zeigt ferner, daß die Variationen (3 CV)
der Widerstandswerte nicht größer als 1,6% sind, obwohl die
Variationen bei den bekannten Thermistoren ziemlich groß
sind.
Als ein weiterer Teil des Experiments zum Untersuchen der
Effekte der Erfindung, werden Masken 17 mit unterschiedli
chen Formen der erhaltenen Chipthermistoren, wie oben ge
zeigt, verwendet, um die Länge des entfernten Abschnitts ei
nes Elektrodentingers einer Oberflächenelektrode zu ändern.
Die Resultate dieser Untersuchung sind in Tabelle 2 zusam
mengefaßt. In Tabelle 2 bedeutet "entfernte Länge" die Län
ge, die durch den doppelköpfigen Pfeil E in Fig. 15 gezeigt
ist. Zum Zweck dieses Experiments werden Thermistoren mit
drei Fingern, die von der Oberflächenelektroden 33A1 vor
stehen, und zwei Fingern erzeugt, die von der Oberflächen
elektrode 33A2 vorstehen, wobei dieselben jeweils eine Brei
te W von 0,040 mm und eine Länge (vor der "Entfernung") L
von 1,200 mm aufweisen.
Korrektur des Widerstandswerts (%) | |
Entfernte Länge (mm) | |
+0,5 | 0,017 |
+1,0 | 0,034 |
+1,5 | 0,051 |
+2,0 | 0,068 |
+2,5 | 0,085 |
Wie in Tabelle 2 gezeigt, kann der Widerstandswert innerhalb
eines Bereichs von 0,5% bis 2,5% durch Ändern der Länge des
Abschnitts eines Elektrodenfingers, der entfernt werden
soll, von 0,017 mm bis 0,085 mm verändert werden. Mit ande
ren Worten können die Thermistoren der Art, die in Fig. 5
bei 40 gezeigt ist, und die Widerstandswerte innerhalb eines
spezifizierten zulässigen Bereichs aufweisen, zuverlässig
durch Bilden einer strukturierten Elektrodenschicht 33A, da
nach Messen der Widerstandswerte zwischen den Oberflächen
elektroden der einzelnen Thermistorelementteile, Vergleichen
der gemessenen Werte mit dem Zielwert, und dann Entfernen
von Abschnitten der Elektrodenfinger der einzelnen Ther
mistorelementeteile gemäß den Unterschieden zwischen den
gemessenen Werten und dem Zielwert unabhängig erzeugt wer
den. Gemäß einem praktischen Verfahren wird eine Tabelle,
die die Beziehung zwischen der Korrektur des Widerstands
werts und der entfernten Länge des Elektrodenfingers zeigt,
vorher durch Durchführen von Messungen vorbereitet. Wenn die
Thermistoren erzeugt werden, werden die tatsächlichen Wider
standswerte derselben gemessen, und es werden erforderliche
Korrekturwerte aus derartigen gemessenen Werten unter Ver
wendung dieser vorbereiteten Beziehung erhalten. Wenn das
Gerät zum Durchführen dieser Messungen und das Gerät zum
Entfernen eines Abschnitts eines Elektrodenfingers zusammen
gesteuert werden, können die Korrekturhandlungen effizienter
durchgeführt werden.
Die Erfindung wurde im vorhergehenden unter Bezugnahme auf
eine begrenzte Anzahl von Beispielen beschrieben, diese Bei
spiele sollen jedoch nicht den Schutzbereich der Erfindung
begrenzen. Viele Modifikationen und Variationen sind inner
halb des Schutzbereichs dieser Erfindung möglich. Beispiels
weise muß die Entfernung eines Abschnitts eines Elektroden
fingers nicht notwendigerweise durch ein Photolithographie
verfahren ausgeführt werden, sondern dasselbe kann unter
Verwendung eines Lasers durchgeführt werden. Wenn ein Laser
zum Zweck dieser Erfindung verwendet wird, kann der Laser
strahl verwendet werden, um den Abschnitt des Elektroden
fingers, der entfernt werden soll, wegzubrennen, oder um al
ternativ einen Abschnitt des Elektrodenfingers durch die La
serenergie zu oxidieren, um den Ohmschen Kontakt zwischen
diesem Abschnitt der Oberflächenelektrode und dem Thermi
storblock zu entfernen. Mit anderen Worten beziehen sich
Ausdrücke wie "teilweise Entfernung" oder "teilweises Ent
fernen" auf eine Handlung, mit der die ursprüngliche Funk
tion der Oberflächenelektrode verloren geht, jedoch nicht
notwendigerweise auf eine physische Entfernung, und dies
umfaßt Situationen, bei denen der betroffene Teil der Elek
trode isolierend wird. Die Entfernung eines Abschnitts einer
Oberflächenelektrode kann ähnlicherweise durch ein Sand
strahlverfahren bewirkt werden.
Wenn spezifizierte Teile der Oberflächenelektroden entfernt
werden, kann diese Trimmhandlung an dem Wafer durchgeführt
werden, oder kann durchgeführt werden, nachdem der Wafer in
einzelne Thermistorenelemente geteilt wurde. Nachdem die
isolierende Schicht oberhalb der Elektroden durch eine der
artige Trimmhandlung zerstört ist, kann dieselbe derart zu
rückgelassen werden, oder die zerstörten Abschnitte können
durch Beschichten mit einem isolierenden Material repariert
werden.
Obwohl die Offenbarung allgemein breit interpretiert werden
sollte, sollten Ausdrücke wie "Kammelektroden" und "kamm
förmige Elektroden" als sich auf eine Elektrode beziehend
interpretiert werden, die eine Form aufweist, die praktisch
als die Form eines Kamms beschrieben werden kann, der einen
Satz von länglichen festen Baugliedern (Fingern) im wesent
lichen der gleichen Länge aufweist, die im wesentlichen in
der gleichen Richtung vorstehen.
Claims (8)
1. Chipthermistor mit folgenden Merkmalen:
einem Thermistorblock (2) mit Endoberflächen (2b, 2c) und einer oberen Oberfläche (2a), die benachbart zu den Endoberflächen (2b, 2c) ist;
einem Paar von Oberflächenelektroden (3, 4; 23, 4), die auf der oberen Oberfläche (2a) des Thermistorblocks (2) einander gegenüberliegen, wobei mindestens eine der Oberflächenelektroden (4) kammförmig ist, mit Elektro denfingern (4a), die zu der anderen der Oberflächen elektroden (3; 23) hin vorstehen;
einer isolierenden Schicht (5a) auf der oberen Ober fläche (2a) des Thermistorblocks (2), wobei die iso lierende Schicht (5a) das Paar von Oberflächenelek troden (3, 4; 23, 4) bedeckt und sich zu Kanten er streckt, die sich zwischen der oberen Oberfläche (2a) und den Endoberflächen (2b, 2c) des Thermistorblocks (2) befinden; und
einem Paar von äußeren Elektroden (6, 7), die jeweils mit einer zugeordneten der Oberflächenelektroden (3, 4; 23, 4) elektrisch verbunden sind, und die auf einer entsprechenden der Endoberflächen (2b, 2c) angeordnet sind.
einem Thermistorblock (2) mit Endoberflächen (2b, 2c) und einer oberen Oberfläche (2a), die benachbart zu den Endoberflächen (2b, 2c) ist;
einem Paar von Oberflächenelektroden (3, 4; 23, 4), die auf der oberen Oberfläche (2a) des Thermistorblocks (2) einander gegenüberliegen, wobei mindestens eine der Oberflächenelektroden (4) kammförmig ist, mit Elektro denfingern (4a), die zu der anderen der Oberflächen elektroden (3; 23) hin vorstehen;
einer isolierenden Schicht (5a) auf der oberen Ober fläche (2a) des Thermistorblocks (2), wobei die iso lierende Schicht (5a) das Paar von Oberflächenelek troden (3, 4; 23, 4) bedeckt und sich zu Kanten er streckt, die sich zwischen der oberen Oberfläche (2a) und den Endoberflächen (2b, 2c) des Thermistorblocks (2) befinden; und
einem Paar von äußeren Elektroden (6, 7), die jeweils mit einer zugeordneten der Oberflächenelektroden (3, 4; 23, 4) elektrisch verbunden sind, und die auf einer entsprechenden der Endoberflächen (2b, 2c) angeordnet sind.
2. Chipthermistor gemäß Anspruch 1, bei dem jedes Paar von
Oberflächenelektroden (3, 4) kammförmig ist, mit Elek
trodenfingern (3a, 4a), die zu der anderen der Ober
flächenelektroden (3) hin vorstehen, und einer Dicke
von 0,1 bis 2 µm.
3. Verfahren zum Erzeugen von Thermistoren mit folgenden
Schritten:
Vorbereiten eines Thermistorwafers mit einer oberen Oberfläche (2a) und einer unteren Oberfläche (2d);
Bilden einer elektrisch leitfähigen Elektrodenschicht auf der oberen Oberfläche (2a) des Thermistorwafers durch ein Verfahren einer Dünnfilmerzeugungstechnolo gie;
Strukturieren der Elektrodenschicht durch Photolitho graphie, um Oberflächenelektroden (3, 4; 23, 4) einer spezifizierten Form zu bilden;
Bilden von isolierenden Schichten (5a, 5b) auf der oberen Oberfläche (2a) und der unteren Oberfläche (2d) des Thermistorwafers;
Teilen des Thermistorwafers entlang eines ersten Satzes von zueinander parallelen Ebenen, um längliche Wafer stäbe zu erhalten, die jeweils eine Mehrzahl von Ther mistoren aufweisen, die in einer Reihe verbunden sind;
Bilden von elektrisch leitfähigen äußeren Elektroden schichten (6, 7) auf den Waferstäben durch ein Ver fahren einer Dünnfilmerzeugungstechnologie; und
Teilen der Waferstäbe in einzelne Thermistoren entlang eines zweiten Satzes von zueinander parallelen Ebenen.
Vorbereiten eines Thermistorwafers mit einer oberen Oberfläche (2a) und einer unteren Oberfläche (2d);
Bilden einer elektrisch leitfähigen Elektrodenschicht auf der oberen Oberfläche (2a) des Thermistorwafers durch ein Verfahren einer Dünnfilmerzeugungstechnolo gie;
Strukturieren der Elektrodenschicht durch Photolitho graphie, um Oberflächenelektroden (3, 4; 23, 4) einer spezifizierten Form zu bilden;
Bilden von isolierenden Schichten (5a, 5b) auf der oberen Oberfläche (2a) und der unteren Oberfläche (2d) des Thermistorwafers;
Teilen des Thermistorwafers entlang eines ersten Satzes von zueinander parallelen Ebenen, um längliche Wafer stäbe zu erhalten, die jeweils eine Mehrzahl von Ther mistoren aufweisen, die in einer Reihe verbunden sind;
Bilden von elektrisch leitfähigen äußeren Elektroden schichten (6, 7) auf den Waferstäben durch ein Ver fahren einer Dünnfilmerzeugungstechnologie; und
Teilen der Waferstäbe in einzelne Thermistoren entlang eines zweiten Satzes von zueinander parallelen Ebenen.
4. Verfahren gemäß Anspruch 3, das ferner folgende Schrit
te, nachdem der Schritt des Strukturierens durchgeführt
ist, aufweist:
Messen einer Widerstandswerteverteilung über den Ther mistorwafer; und
Bewirken von Korrekturen an der strukturierten Elektro denschicht, um dadurch Widerstandswerte von Abschnitten des Thermistorwafers zu korrigieren, die einzelnen Thermistoren entsprechen.
Messen einer Widerstandswerteverteilung über den Ther mistorwafer; und
Bewirken von Korrekturen an der strukturierten Elektro denschicht, um dadurch Widerstandswerte von Abschnitten des Thermistorwafers zu korrigieren, die einzelnen Thermistoren entsprechen.
5. Verfahren gemäß Anspruch 3, bei dem die isolierenden
Schichten (5a, 5b) durch Schleuderbeschichten eines
Harzmaterials gebildet werden, wobei der Schritt des
Teilens des Thermistorwafers und der Schritt des
Teilens der Waferstäbe durch Erzeugen von Schnitten in
einer Oberfläche des Thermistorwafers und der Waferstä
be durch ein Ritzgerät und Anlegen eines Drucks entlang
der Schnitte durchgeführt werden, und wobei die äußeren
Elektrodenschichten (6, 7) durch ein Verfahren gebildet
werden, das aus einer Gruppe ausgewählt ist, die aus
Sputtern, Aufdampfen und Elektroplattieren besteht.
6. Verfahren gemäß Anspruch 4, das ferner den Schritt des
Entfernens mindestens eines Abschnitts (4c, 4b, 3b) der
Oberflächenelektroden (3, 4; 23, 4) aufweist, bis sich
die Widerstandswerte innerhalb eines spezifizierten
Zielbereichs befinden, wobei der Schritt des Entfernens
durch ein Verfahren durchgeführt wird, das aus einer
Gruppe ausgewählt ist, die aus Lasertrimmen, Sand
strahlen und Ätzen besteht.
7. Verfahren gemäß Anspruch 4, bei dem die Widerstands
werte durch Entfernen mindestens eines Teils von Ab
schnitten (4c, 4b, 3b) der Oberflächenelektroden (3, 4;
23, 4), die den einzelnen Thermistoren entsprechen,
durch Photolithographie korrigiert werden.
8. Verfahren gemäß Anspruch 6 oder 7, bei dem die Ober
flächenelektroden (3, 4; 23, 4) kammförmige Elektroden
(4) mit vorstehenden Elektrodenfingern (4a) aufweisen,
und bei dem der Schritt des Entfernens mindestens das
Entfernen eines Abschnitts (4c, 4b, 3b) eines der Elek
trodenfinger (4a) aufweist.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29293797 | 1997-10-24 | ||
JP9-292936 | 1997-10-24 | ||
JP9-292937 | 1997-10-24 | ||
JP29293697 | 1997-10-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19848832A1 true DE19848832A1 (de) | 1999-05-12 |
DE19848832B4 DE19848832B4 (de) | 2007-02-15 |
Family
ID=26559184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19848832A Expired - Fee Related DE19848832B4 (de) | 1997-10-24 | 1998-10-22 | Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren |
Country Status (3)
Country | Link |
---|---|
US (1) | US6172592B1 (de) |
KR (1) | KR100318252B1 (de) |
DE (1) | DE19848832B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045195B4 (de) * | 1999-09-22 | 2008-04-10 | Epcos Ag | Thermistor und Verfahren zu dessen Herstellung |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030151488A1 (en) * | 1998-10-13 | 2003-08-14 | Murata Manufacturing Co., Ltd. | Thermistor chips for surface mounting |
JP3624395B2 (ja) * | 1999-02-15 | 2005-03-02 | 株式会社村田製作所 | チップ型サーミスタの製造方法 |
US6498561B2 (en) * | 2001-01-26 | 2002-12-24 | Cornerstone Sensors, Inc. | Thermistor and method of manufacture |
KR100495133B1 (ko) * | 2002-11-28 | 2005-06-14 | 엘에스전선 주식회사 | 피티씨 서미스터 |
DE10302800A1 (de) * | 2003-01-24 | 2004-08-12 | Epcos Ag | Verfahren zur Herstellung eines Bauelements |
US20080224816A1 (en) * | 2007-03-13 | 2008-09-18 | Tatsuya Inoue | Electrostatic discharge protection component, and electronic component module using the same |
WO2009111937A1 (zh) * | 2008-03-12 | 2009-09-17 | 电子科技大学 | Ntc薄膜热敏电阻及其制造方法 |
TWI394176B (zh) * | 2009-03-06 | 2013-04-21 | Sfi Electronics Technology Inc | 一種晶片型熱敏電阻及其製法 |
JP6256690B2 (ja) * | 2014-02-26 | 2018-01-10 | 三菱マテリアル株式会社 | 非接触温度センサ |
JP6497396B2 (ja) * | 2014-12-15 | 2019-04-10 | 株式会社村田製作所 | 電子部品の製造方法 |
US20190027796A1 (en) * | 2017-07-20 | 2019-01-24 | Littelfuse, Inc. | Interdigitated 2-d positive temperature coefficient device |
KR102539306B1 (ko) * | 2019-03-22 | 2023-06-02 | 리텔퓨즈 일렉트로닉스 (상하이) 컴퍼니 리미티드 | 폴리스위치를 포함하는 ptc 디바이스 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3885129A (en) * | 1974-02-28 | 1975-05-20 | Sprague Electric Co | Positive temperature coefficient resistor heater |
FR2339313A1 (fr) * | 1976-01-23 | 1977-08-19 | Murata Manufacturing Co | Element chauffant a semiconducteur a coefficient de temperature positif |
US4037082A (en) * | 1976-04-30 | 1977-07-19 | Murata Manufacturing Co., Ltd. | Positive temperature coefficient semiconductor heating device |
JPS6066145A (ja) * | 1983-09-20 | 1985-04-16 | Omron Tateisi Electronics Co | 外部雰囲気検知装置 |
JP2626041B2 (ja) * | 1989-04-06 | 1997-07-02 | 株式会社村田製作所 | 有機正特性サーミスタ |
US4993142A (en) * | 1989-06-19 | 1991-02-19 | Dale Electronics, Inc. | Method of making a thermistor |
JPH05135914A (ja) * | 1991-11-13 | 1993-06-01 | Koa Corp | チツプ型サーミスタ及びサーミスタ電極及びチツプ型サーミスタの製造方法 |
JPH0645108A (ja) * | 1992-03-30 | 1994-02-18 | Chichibu Cement Co Ltd | 電子素子及びその製造方法 |
JPH0661011A (ja) | 1992-08-10 | 1994-03-04 | Tdk Corp | チップ電子部品 |
JPH06231906A (ja) * | 1993-01-28 | 1994-08-19 | Mitsubishi Materials Corp | サーミスタ |
JPH09260108A (ja) | 1996-03-27 | 1997-10-03 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
-
1998
- 1998-10-13 US US09/170,897 patent/US6172592B1/en not_active Expired - Lifetime
- 1998-10-22 DE DE19848832A patent/DE19848832B4/de not_active Expired - Fee Related
- 1998-10-23 KR KR1019980044498A patent/KR100318252B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045195B4 (de) * | 1999-09-22 | 2008-04-10 | Epcos Ag | Thermistor und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
KR19990037328A (ko) | 1999-05-25 |
DE19848832B4 (de) | 2007-02-15 |
US6172592B1 (en) | 2001-01-09 |
KR100318252B1 (ko) | 2002-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112017002022T5 (de) | Dampfbeschichtungsmaskenbasismaterial, Verfahren zum Herstellen eines Dampfbeschichtungsmaskenbasismaterials und Verfahren zum Herstellen einer Dampfbeschichtungsmaske | |
DE3130122C2 (de) | ||
DE19848832B4 (de) | Thermistoren und Verfahren zum Einstellen und Erzeugen von Thermistoren | |
DE19964532B4 (de) | Widerstandselemente und Verfahren zum Herstellen derselben | |
DE19806296B4 (de) | NTC-Thermistorelemente | |
DE3024297C2 (de) | Kapazitiver Feuchtigkeitsfühler und Verfahren zum Herstellen seiner feuchtigkeitsempfindlichen Schicht | |
DE2903872C2 (de) | Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE4115328A1 (de) | Elektrische widerstaende und verfahren zu deren herstellung | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE3644458C2 (de) | Verfahren zum Auswerten der Prozeßparameter bei der Herstellung von Halbleiteranordnungen sowie Anordnungen dafür | |
DE3819255A1 (de) | Lamellierter kondensator mit sicherungsfunktion | |
DE4024743C2 (de) | Verwendung eines Siliciumsubstrats mit Schichtbereichen aus porösem, oxidierten Silicium für einen Thermokopf und Verfahren zur Herstellung dieses Siliciumsubstrats | |
DE19811870A1 (de) | Thermistorelement | |
DE3151630A1 (de) | Feuchtigkeitsfuehler und verfahren zu seiner herstellung | |
DE19835443A1 (de) | Chip-Thermistor und Verfahren zum Einstellen eines Chip-Thermistors | |
DE19700709A1 (de) | Verfahren zum Herstellen eines Chiptyp-Spulenbauelements und mit demselben hergestelltes Chiptyp-Spulenbauelement | |
EP2817835B1 (de) | Verfahren zur herstellung einer elektrischen kontaktierung eines vielschichtbauelements | |
DE10005800A1 (de) | Thermistorchips und Verfahren zur Herstellung derselben | |
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE4410504B4 (de) | Verfahren zur Herstellung eines mehrschichtigen keramischen Elektronikbauteils | |
EP3339833B1 (de) | Sensor, insbesondere russsensor, verfahren zur herstellung eines sensors, insbesondere eines russsensors, und verwendung | |
DE10110179B4 (de) | Verfahren zum Herstellen von Dünnschicht-Chipwiderständen | |
DE19755961A1 (de) | Gekoppelte Leitung und Verfahren zum Herstellen derselben | |
DE2653814C3 (de) | Verfahren zur Herstellung einer elektrischen Dünnschichtschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |