DE19848524C1 - Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände - Google Patents
Verfahren zur Herstellung hochintegrationsfähiger Platin-DünnschichtwiderständeInfo
- Publication number
- DE19848524C1 DE19848524C1 DE1998148524 DE19848524A DE19848524C1 DE 19848524 C1 DE19848524 C1 DE 19848524C1 DE 1998148524 DE1998148524 DE 1998148524 DE 19848524 A DE19848524 A DE 19848524A DE 19848524 C1 DE19848524 C1 DE 19848524C1
- Authority
- DE
- Germany
- Prior art keywords
- platinum layer
- platinum
- temperature measurement
- layer
- measurement purposes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
- G01K7/183—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer characterised by the use of the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/2404—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by charged particle impact, e.g. by electron or ion beam milling, sputtering, plasma etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/2416—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
Die Erfindung betrifft ein Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände mit Normkennlinie. DOLLAR A Der Erfindung liegt die Aufgabe zugrunde, die bekannte Verfahrensweise zur Herstellung von Platin-Dünnschichtwiderständen mit Normkennlinie für Temperaturmeßzwecke so zu verändern, daß auch für Platinschichtdicken von < 1,5 mum die erforderliche Morphologieausbildung gewährleistet ist und gegenüber den bekannten derartigen Widerständen die Herstellung höherohmiger Widerstände mit einem wesentlichen höheren Integrationsgrad ermöglicht wird. DOLLAR A Diese Aufgabe wird bei einem Verfahren, bei dem mittels physikalischer Beschichtungsverfahren auf einem Substrat eine Platinschicht abgeschieden und diese anschließend mittels einer Wärmebehandlung in nichtoxidierender Atmosphäre einem Formierungsprozeß zur Erzielung des Normtemperaturkoeffizienten von 3850 +- 50 ppm/K unterworfen wird, erfindungsgemäß dadurch gelöst, daß die formierte Platinschicht nachfolgend mit einem physikalischen Ätzverfahren bei Vermeidung einer Veränderung der lateralen Kristallitausbildung bis auf eine Enddicke im Bereich von 200 nm bis 100 nm abgetragen wird. DOLLAR A Die so hergestellten Widerstände ermöglichen einen 5fach bis 10fach höheren Integrationsgrad und sind insbesondere für Temperaturmeßzwecke geeignet.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung
hochintegrationsfähiger Platin-Dünnschichtwiderstände mit
Normkennlinie für Temperaturmesszwecke.
Zur Herstellung von Platin-Dünnschichtwiderständen mit
Normkennlinie für Temperaturmesszwecke ist es bereits bekannt,
in einem Vakuumprozess mittels Elektronenstrahlverdampfung,
Flashverdampfung oder Hochratezerstäuben auf Substraten, meist
Keramiksubstraten, eine Platinschicht abzuscheiden (H. J. A.
klappe, Technisches Messen tm, 4(1987) 130-140; J. L. Zhang et
al., Japanese Journal of Appl. Phys. Part 1 36(1997) 834-839).
Die verfahrenstechnischen Entwicklungsarbeiten konzentrieren
sich dabei auf das Abscheiden möglichst fremdstofffreier
Schichten, da Störstellen im Gefüge der Platinschicht den
Temperaturkoeffizient der Schicht negativ beeinflussen. Um eine
ausreichende Haftung des Platins auf den Substraten zu
erreichen, werden relativ rauhe Substrate eingesetzt, so dass
die Platinschicht ohne haftvermittelnde Hilfsschichten
mechanisch am Substrat verankert ist. Dennoch können im
Vakuumbeschichtungsprozess keine Schichten mit dem
Normtemperaturkoeffizienten von 3850 ± 50 ppm/K realisiert
werden. Erst durch nachfolgende Formierungsprozesse bei
Temperaturen um 1000°C und unter Schutzgas werden
Schichtmorphologien erreicht, deren elektrische Leitfähigkeit
der des Bulkmaterials entspricht und die den geforderten
Normtemperaturkoeffizienten ermöglicht (J. L. Zhang et al.,
Japanese Journal of Appl. Phys. Part 1 36(1997) 834-839;
D. S. Lee et al., Thin Films-Structure and Morphology, MRS-
Symposium 1997, Vol. 441, 341-346, Ed. Warrendale) Eine
entscheidende Voraussetzung für die im Formierungsprozess
angestrebte Morphologieausbildung ist dabei jedoch eine
Mindestdicke der Platinschicht von ≧ 1,5 µm. Diese Schichtdicke
steht im unmittelbaren Zusammenhang mit der im Beschichtungs-
und Formierungsprozess erreichbaren Kristallitgröße. Dünnere
Schichten erlauben kein entsprechendes Kristallwachstum und
ermöglichen so nicht die Einstellung des
Normtemperaturkoeffizienten von 3850 ± 50 ppm/K.
Die notwendige Schichtdicke des Platins beschränkt derzeit den
Integrationsgrad solcher Platin-Dünnschichtwiderstände auf etwa
50 Ω/mm2. Dies begrenzt die Bauelementminiaturisierung und
zwingt aufgrund der Niederohmigkeit dieser Widerstände zu hohen
Aufwendungen in der Messtechnik, resultierend aus der
Notwendigkeit der Anwendung der Vierpolmesstechnik, hohen
Messleistungen und Fehlern durch Eigenerwärmung.
Der Erfindung liegt die Aufgabe zugrunde, die bekannte
Verfahrensweise zur Herstellung von Platin-
Dünnschichtwiderständen mit Normkennlinie für
Temperaturmesszwecke so zu verändern, dass auch für
Platinschichtdicken von < 1,5 µm die erforderliche Morphologie
ausbildung gewährleistet ist und gegenüber den bekannten
derartigen Widerständen die Herstellung höherohmiger
Widerstände mit einem wesentlich höheren Integrationsgrad
ermöglicht wird.
Diese Aufgabe wird bei einem Verfahren, bei dem mittels
physikalischer Beschichtungsverfahren auf einem Substrat eine
Platinschicht abgeschieden und diese anschließend mittels einer
Wärmebehandlung in einer nichtoxidierenden Atmosphäre einem
Formierungsprozess zur Erzielung des Normtemperatur
koeffizienten von 3850 ± 50 ppm/K unterworfen wird,
erfindungsgemäß dadurch gelöst, dass die formierte
Platinschicht nachfolgend mit einem physikalischen Ätzverfahren
bei Vermeidung einer Veränderung der lateralen
Kristallitausbildung auf eine gewünschte Enddicke von 200 nm
bis minimal 100 nm abgetragen wird.
Gemäß einer zweckmäßigen Ausgestaltung der Erfindung wird die
formierte Platinschicht mittels Sputterätzen im Argon-
Wasserstoff-Plasma abgetragen.
Als Ätzer kann vorteilhaft ein inverser Hochfrequenz-
Sputterätzer verwendet werden.
Erfindungsgemäß wird die Platinschicht in einem
intermittierenden Ätzprozeß mit einem Verhältnis von
Abtragphase zu Dunkelphase von 1 : 3 bis 1 : 6 abgetragen.
Zweckmäßig ist es, wenn eine Ätzrate von 2 bis 5 nm/min
angewandt wird und wenn die Platinschicht beim Abtragen auf
einer Temperatur zwischen 150°C bis 300°C gehalten wird.
Das erfindungsgemäße Verfahren zeichnet sich gegenüber dem
Stand der Technik insbesondere dadurch aus, dass die
Herstellung hochohmiger Platin-Dünnschichtwiderstände mit einem
5fach bis 10fach höheren Integrationsgrad ermöglicht wird. Mit
dem Verfahren lassen sich auf einfache Weise sehr dünne
Platinschichtdicken mit einer Dicke von < 1,5 µm herstellen,
deren elektrische Leitfähigkeit dem des Bulkmaterials
entspricht und die den geforderten Normtemperaturkoeffizienten
von 3850 ± 50 ppm/K besitzen.
Nachstehend ist die Erfindung an Hand eines
Ausführungsbeispiels näher erläutert.
Auf ein raues Keramiksubstrat aus Al2O3, das eine Rauigkeit
Ra ≧ 0,3 µm besitzt, wird im Vakuum bei 1 mPa mittels
Elektronenstrahlverdampfung eine 1,5 µm dicke Platinschicht
unter Vermeidung haftvermittelnder Hilfsschichten abgeschieden.
Diese Platinschicht wird anschließend in einer
Inertgasatmosphäre bei einer Temperatur von 1050°C während
einer Dauer von 2 h einem Formierungsprozess zur Erzielung des
Normtemperaturkoeffizienten von 3850 ± 50 ppm/K unterworfen.
Danach wird die formierte Platinschicht mittels Sputterätzen im
Argon-Wasserstoff-Plasma abgedünnt. Das Ätzverfahren wird so
ausgeführt, dass keine Veränderung der lateralen
Kristallitausbildung in der Platinschicht eintritt. Als Ätzer
wird ein inverser Sputterätzer verwendet. Der Ätzprozess wird
intermittierend mit einem Verhältnis von Abtragphase zu
Dunkelphase von 1 : 6 durchgeführt. In der Abtragphase wird eine
Ätzrate von 30 nm/min angewandt. Die Platinschicht wird beim
Abtragen auf einer Temperatur von 200°C gehalten. Der
Ätzprozess wird beendet, sobald die Platinschicht auf eine
Enddicke von 200 nm abgedünnt ist.
Die mit dieser Verfahrensweise hergestellten Platin-
Dünnschichtwiderstände weisen einen Flächenwiderstand von
500 mΩ/mm2 und einen Temperaturkoeffizienten von
3800 ± 20 ppm/K auf. Diese Widerstände können vorteilhaft mit
hoher Integrationsdichte für Temperaturmesszwecke eingesetzt
werden.
Claims (6)
1. Verfahren zur Herstellung hochintegrationfähiger Platin-
Dünnschichtwiderstände mit Normkennlinie für
Temperaturmesszwecke, bei dem mittels physikalischer
Beschichtungsverfahren auf einem Substrat eine ≧ 1,5 µm
dicke Platinschicht abgeschieden und diese anschließend
mittels einer Wärmebehandlung in einer nichtoxidierenden
Atmosphäre einem Formierungsprozess zur Erzielung des
Normtemperaturkoeffizienten von 3850 ± 50 ppm/K unterworfen
wird, dadurch gekennzeichnet, dass nachfolgend die formierte
Platinschicht mit einem physikalischen Ätzverfahren bei
Vermeidung einer Veränderung der lateralen
Kristallitausbildung auf eine Enddicke im Bereich von 200 nm
bis 100 nm abgetragen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
formierte Platinschicht mittels Sputterätzen im Argon-
Wasserstoff-Plasma abgetragen wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als
Ätzer ein inverser Hochfrequenz-Sputterätzer verwendet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Platinschicht in einem intermittierenden Ätzprozeß mit einem
Verhältnis von Abtragphase zu Dunkelphase von 1 : 3 bis 1 : 6
abgetragen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Platinschicht mit einer Ätzrate von 2 bis 5 nm/min
abgetragen wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die
Platinschicht beim Abtragen auf einer Temperatur zwischen
150°C bis 300°C gehalten wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998148524 DE19848524C1 (de) | 1998-10-21 | 1998-10-21 | Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998148524 DE19848524C1 (de) | 1998-10-21 | 1998-10-21 | Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19848524C1 true DE19848524C1 (de) | 1999-12-16 |
Family
ID=7885185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998148524 Expired - Fee Related DE19848524C1 (de) | 1998-10-21 | 1998-10-21 | Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19848524C1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10210772C1 (de) * | 2002-03-12 | 2003-06-26 | Heraeus Sensor Nite Gmbh | Temperatursensor |
DE102007023434A1 (de) * | 2007-05-16 | 2008-11-20 | Innovative Sensor Technology Ist Ag | Widerstandsthermometer |
US8183974B2 (en) | 2007-09-28 | 2012-05-22 | Heracus Sensor Technology GmbH | 1200° C. film resistor |
-
1998
- 1998-10-21 DE DE1998148524 patent/DE19848524C1/de not_active Expired - Fee Related
Non-Patent Citations (3)
Title |
---|
KLAPP, H.J.A.: Platin-Widerstandsthermometer für industrielle Anwendungen. In: Technisches Messen tm, Jg.54, 1987, H.4, S.130-140 * |
LEE, D. (u.a.): Characterization of Platinum Films Deposited by a Two-Step Magnetron Sputtening on Si0¶2¶/Si Substrates. In: Mat. Res. Soc. Symposium Proc. Vol.441, 1997, S.341-346 * |
ZHANG, J. (u.a.): Microstructure and Temperature Coefficient of Resistance of Platinum Films. In: Jpn. J. Appl. Phys. Vol.36 (1997) Part 1 No.2, S.834-839 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10210772C1 (de) * | 2002-03-12 | 2003-06-26 | Heraeus Sensor Nite Gmbh | Temperatursensor |
US6819217B2 (en) | 2002-03-12 | 2004-11-16 | Heraeus Sensor Technology Gmbh | Temperature sensor |
DE102007023434A1 (de) * | 2007-05-16 | 2008-11-20 | Innovative Sensor Technology Ist Ag | Widerstandsthermometer |
US8106740B2 (en) | 2007-05-16 | 2012-01-31 | Innovative Sensor Technology Ist Ag | Resistance thermometer |
DE102007023434B4 (de) * | 2007-05-16 | 2017-07-06 | Innovative Sensor Technology Ist Ag | Widerstandsthermometer |
US8183974B2 (en) | 2007-09-28 | 2012-05-22 | Heracus Sensor Technology GmbH | 1200° C. film resistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1502293B1 (de) | Verfahren zur herstellung strukturierter schichten auf substraten | |
DE2507731A1 (de) | Messwiderstand fuer widerstandsthermometer und verfahren zu seiner herstellung | |
DE1931412A1 (de) | Duennschichtwiderstaende und Verfahren zu ihrer Herstellung | |
DE2617914A1 (de) | Verfahren zum herstellen von mustern duenner filme unter verwendung von abloesbaren masken | |
DE2021264A1 (de) | Verfahren fuer die Herstellung von diskreten RC-Anordnungen | |
DE3933713C2 (de) | ||
DE2734982A1 (de) | Verfahren zum herstellen von silicium enthaltenden leiterzuegen | |
DE69222328T2 (de) | Diamantkörper, blätteriges Diamantsubstrat und Herstellungsverfahren | |
DE2920446A1 (de) | Duennfilm-waermedrucker | |
DE19848524C1 (de) | Verfahren zur Herstellung hochintegrationsfähiger Platin-Dünnschichtwiderstände | |
EP1495153B1 (de) | Verfahren zur beschichtung von metalloberflächen | |
EP0016263B1 (de) | Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung | |
DE3603785C2 (de) | ||
DE4123249C2 (de) | Verfahren zum Herstellen einer Vielzahl von abgeglichenen metallischen Dünnschicht-Widerstandsstrukturen | |
DE3587324T2 (de) | Platin-Widerstandsthermometer und Herstellungsverfahren für ein Platin-Widerstandsthermometer. | |
DE2217775B2 (de) | Verfahren zum Abscheiden sabiler Tanal-Auminium-Dünnschichten | |
EP3779526A1 (de) | Verfahren zur herstellung einer aluminiumschicht und optisches element | |
DE102009024608A1 (de) | Keramikheizer und Verfahren zu dessen Herstellung | |
DE4243410C2 (de) | Verfahren zur Herstellung eines Dünnfilmmeßwiderstandes | |
DE2262022C2 (de) | Verfahren zur Herstellung von aufgestäubten Widerstandsschichten aus Tantal-Aluminium-Legierungen | |
DE2333167A1 (de) | Elektrisches duennschichtbauteil | |
DE3445380A1 (de) | Verfahren zur herstellung von duennschichtwiderstaenden hoher praezision | |
DE1923827A1 (de) | Verfahren und Einrichtung zum Herstellen von Duennschicht-Cermet-Widerstaenden | |
DE19943521C2 (de) | Verfahren zum Einstellen definierter Flankenwinkel beim Herstellen von Schichtstrukturen | |
DE3244810A1 (de) | Halbleitervorrichtung aus amorphem silizium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LEIBNIZ-INSTITUT FUER FESTKOERPER- UND WERKSTOFFFORS Owner name: SIEGERT TFT GMBH, 07629 HERMSDORF, DE |
|
8339 | Ceased/non-payment of the annual fee |