DE19843537A1 - Halbleiterbauelement als Überspannungsschutz - Google Patents
Halbleiterbauelement als ÜberspannungsschutzInfo
- Publication number
- DE19843537A1 DE19843537A1 DE1998143537 DE19843537A DE19843537A1 DE 19843537 A1 DE19843537 A1 DE 19843537A1 DE 1998143537 DE1998143537 DE 1998143537 DE 19843537 A DE19843537 A DE 19843537A DE 19843537 A1 DE19843537 A1 DE 19843537A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity
- region
- semiconductor component
- area
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Abstract
Es wird ein Halbleiterbauelement vorgestellt, das zum Überspannungsschutz konstruiert wurde. Die Strukturen sind so gewählt, daß Kippspannungen in einem großen Spannungsbereich auf der Basis eines weitgehend einheitlichen Substratmaterials als Ausgangsmaterial und einer einheitlichen Technologie realisiert werden können. DOLLAR A Die Aufgabe wird mittels eines Halbleiterbauelementes mit einer vertikalen Vierschichtstruktur gelöst und ist dadurch gekennzeichnet, daß ein zweites Gebiet einer zweiten Leitfähigkeit (11) eingebracht wird, das mit dem ersten Gebiet der zweiten Leitfähigkeit (2) und dem Substratmaterial (1) einen lateralen Bipolartransistor bildet, der laterale Abstand zwischen diesen beiden Gebieten der zweiten Leitfähigkeit (2, 11) so gewählt ist, daß der Durchbruch des lateralen Bipolartransistors bei Spannungen stattfindet, die kleiner als die Durchbruchs- oder Nullkippspannung der vertikalen Vierschichtstruktur ist und das Potential am zweiten Gebiet der zweiten Leitfähigkeit (11) durch ein angelegtes Potential an einem Gebiet der zweiten Leitfähigkeit (3) bestimmt ist.
Description
Die Erfindung beschreibt ein Vierschicht-Halbleiterbauelement, das als Überspannungsschutz
eingesetzt werden kann und stellt Varianten zu dessen Bildung nach den Merkmalen des
Oberbegriffes des Anspruches 1 dar.
Halbleiterbauelemente zum Schutz vor Überspannungen nach dem Stand der Technik werden
überwiegend als Vierschichtstrukturen ausgebildet. Diese besitzen eine definiert eingestellte
Kippspannung bei der die Vierschichtstruktur zündet und damit vom sperrenden in den leitenden
Zustand übergeht, wie das nachzulesen ist bei P. D. Taylor; "Thyristor Design and Realization";
John Wiley & Sons Ltd., UK 1987, bei F. E. Gentry, R. I. Scace, J. K. Flowers; "Bidirectional
triode P-N-P-N switches", Proc. IEEE, Vol. 53, S. 355-369, 1965 oder bei S. M. Sze; "Physics of
semiconductor devices", John Wiley & Sons, UK 1981.
Derartige Bauelemente werden häufig auf der Basis konventioneller Thyristorprozesse hergestellt,
wie das neben anderen in den folgenden Vorveröffentlichungen DE 30 00 804 A1, DE 30 17 584
A1 oder DE 31 09 892 A1 beschrieben ist. Interessant ist auch eine Veröffentlichung DE 30 09
192 A1, in der eine Photozelle zur Überlastüberwachung in das Leistungshalbleiterbauelement
eingebracht worden ist. Im Unterschied zum üblichen Thyristor wird jedoch die Steuerelektrode
bei den erfindungsgemäßen Halbleiterbauelementen nicht ausgeführt bzw. beschaltet.
Nach dem Stand der Technik erfolgt die Einstellung der Kippspannung für diese Strukturen über
die Waferdotierung oder die Waferdicke. Damit ist es erforderlich, für jede Spannungsklasse ein
unterschiedliches Grundmaterial einzusetzen. Bei der Einstellung der Kippspannung über die Wahl
der Scheibendicke gibt es darüber hinaus Grenzen, da aus fertigungstechnischen Gründen die
Waferdicke nicht beliebig verringert werden kann.
Die Erläuterungen des Erfindungsgedankens erfolgen auf der Grundlage der Fig. 1 bis 7:
Fig. 1 zeigt den Stand der Technik in Form einer Struktur, die bidirektional sperrfähig und
unidirektional leitfähig ist.
Fig. 2 zeigt analog zu Fig. 1 eine Struktur nach dem Stand der Technik, die bidirektional sperr-
und leitfähig ist.
Fig. 3 skizziert das Grundprinzip der erfinderischen Lösung.
Fig. 4 stellt die erfinderischen Lösung mit einem dem Stand der Technik entsprechenden
Randabschluß dar.
Fig. 5 zeigt eine konkrete Ausführungsvariante von Fig. 3, die bidirektional sperrfähig und
unidirektional leitfähig ist.
Fig. 6 zeigt eine weitere Ausführungsvariante von Fig. 3, die bidirektional sperrfähig und
unidirektional leitfähig ist und eine deutlich verbesserte Rückwärtssperrfähigkeit aufweist.
Fig. 7 zeigt eine Weiterentwicklung von Fig. 6, die in beiden Richtungen leit- und sperrfähig ist.
Fig. 1 zeigt den Stand der Technik in Form einer Struktur, die bidirektional sperrfähig und
unidirektional leitfähig ist. Sie besteht aus einem n-dotierten Substratmaterial, das die Basiszone
(1) bildet. In die Basiszone (1) werden ein p-dotiertes Gebiet von der Oberseite (2) und ein p-
dotiertes Gebiet von der Unterseite (3) eingebracht. Im oberen p-dotierten Gebiet (2) sind
wiederum n-dotierte Gebiete (4) enthalten.
Das p-Gebiet auf der Oberseite (2) bildet die Basis, die darin eingeschlossenen n-Gebiete (4)
bilden den Emitter des internen npn-Transistors (Zonen 1, 2, 4). Auf der Oberseite befindet sich
eine Metallisierungsschicht (5), die eine elektrische Verbindung der n-Emitter-Gebiete (4) mit
den p-Basis-Gebieten (2) bewirkt, was die Kathode (6) des Halbleiterbauelementes darstellt.
Die damit ausgebildeten sogenannten Kathodenkurzschlüsse (engl. emittershorts) werden sehr oft
in der Thyristortechnik eingesetzt, da sie eine deutliche Verringerung der Verstärkungswirkung
des internen npn-Transistors bewirken und somit wird die Abhängigkeit der Nullkippspannung
von der Geschwindigkeit der Spannungsänderung über dem Bauelement erheblich abgeschwächt.
Auf der Unterseite ist eine weitere Metallisierungsschicht (7) aufgebracht, die den
Anodenanschluß (8) des Halbleiterbauelementes bildet. Weiterhin enthält die in Fig. 1 beispielhaft
gewählte Struktur einen Randabschluß (9), der hier schematisch als Schräge ausgeführt ist und
einen Durchbruch im Bereich des Chiprandes verhindert.
Ein Zünden der Struktur in Fig. 1 kann nur erreicht werden, wenn sich unterhalb der n-Emitter-
Gebiete (4) durch Fließen eines Stromes ein Spannungsabfall größer der Flußspannung der Basis-
Emitter-Diode des internen npn-Transistors bildet (1, 2, 4). Dieser Strom kann durch Avalanche
generation oder durch einen Punch-Through erzeugt werden. Im Fall der Avalanchegeneration
wird der Übergang von der n-Basiszone (1) zu dem p-Gebiet (2) durch die Wahl der
Dotierungen so gestaltet, daß dessen Avalanchedurchbruch bei der gewünschten Kippspannung
einsetzt.
Für einen Punch-Through wird die Weite und die Dotierung der n-Basiszone (1) so gewählt, daß
die Raumladungszone des Übergangs von der n-Basiszone (1) zu dem p-Gebiet (2) bei der
gewünschten Kippspannung gerade das p-Gebiet auf der Unterseite (3) erreicht.
In beiden Fällen steigt bei nur geringer Überschreitung der Kippspannung der Strom durch das
Bauelement erheblich an und führt zum bereits beschriebenen Aufsteuern des internen npn-
Transistors (1, 2, 4) mit anschließendem Zünden der Vierschichtstruktur (4, 2, 1, 3). Die Struktur
in Fig. 1 ist bidirektional sperrfähig. Der Zündvorgang kann jedoch nur bei positiver Spannung an
der Anode erfolgen.
Fig. 2 zeigt eine erweiterte Variante nach dem Stand der Technik, die in gleicher Weise
bidirektional leitfähig ist. Das wird durch Einfügen von n-Emitter-Gebieten (10) in das p-Gebiet
auf der Unterseite (3) und einer Verbindung beider Gebiete mit einer Metallisierungsschicht (5)
analog der Oberseite erreicht. Der übrige Aufbau mit analoger Beschriftung entspricht der
Struktur nach Abb. 1. Bei positiver Spannung an der Anode vollzieht sich das Zünden sowohl
hinsichtlich des Klemmverhaltens als auch hinsichtlich der innerelektronischen Vorgänge in
identischer Weise, wie das bereits zu Fig. 1 beschrieben wurde.
Liegt dagegen an der Anode eine negative Spannung an, ist das Klemmverhalten ebenfalls gleich,
der Zündvorgang wird jedoch durch die unteren Teilstrukturen bewirkt. Bei einer "Avalanche-
Dimensionierung" bricht der Übergang von der n-Basiszone (1) zu dem p-Gebiet (3) durch, was
durch den einsetzenden Stromfluß entlang der Emittergebiete (10) im unteren p-Gebiet (3) zum
Aufsteuern des rückseitigen npn-Transistors (10, 3, 1) und dadurch bedingtem nachfolgenden
Zünden der Vierschichtstruktur (10, 3, 1, 2) führt.
Im Fall einer "Punch- Through- Dimensionierung" erreicht die Raumladungszone des Übergangs
von der n-Basiszone (1) zu dem p-Gebiet (3) bei der gewünschten Kippspannung gerade das p-
Gebiet auf der Oberseite (2), was wiederum zum Aufsteuern des rückseitigen npn-Transistors
(10, 3, 1) und damit zum Zünden der Vierschichtstruktur (10, 3, 1, 2) führt.
Ein großer Nachteil der Strukturen nach dem Stand der Technik, wie in Fig. 1 und Fig. 2
dargestellt, besteht darin, daß für Halbleiterbauelemente mit verschiedenen Kippspannungen
jeweils ein anderes Substratmaterial als Ausgangsmaterial für deren Herstellung eingesetzt werden
muß.
Die Aufgabe dieser Erfindung besteht darin, Halbleiterbauelemente zum Überspannungsschutz so
zu gestalten, daß unabhängig von der Kippspannung der Struktur in einem großen
Spannungsbereich nur noch ein Substratmaterial als Ausgangsmaterial für deren Herstellung
benötigt wird.
Diese Aufgabe wird durch die Maßnahmen des kennzeichnenden Teiles des Anspruchs 1 gelöst,
vorteilhafte Ausführungsvarianten sind in den nachgeordneten Ansprüchen gekennzeichnet.
Fig. 3 skizziert das Grundprinzip der erfinderischen Lösung unter Zugrundelegen von n-
leitendem Substratmaterial und einer Avalanche-Dimensionierung. Der grundlegende vertikale
Aufbau der Vierschichtstruktur entspricht dem Stand der Technik nach Fig. 1, er besteht aus einer
Basiszone (1), einem p-Gebiet an der Oberseite (2) und einem p-Gebiet an der Unterseite (3). Im
oberen p-Gebiet (2) sind wiederum n-Gebiete (4) enthalten.
Das p-Gebiet auf der Oberseite (2) bildet die Basis, die darin eingeschlossenen n-Gebiete (4) den
Emitter des internen npn-Transistors (1, 2, 4). Auf der Oberseite befindet sich eine
Metallisierungsschicht (5), die eine elektrische Verbindung zwischen den n-Emitter-Gebieten (4)
und den p-Basis-Gebieten (2) bewirkt, was die Kathode (6) darstellt. Auf der Unterseite befindet
sich eine weitere Metallisierungsschicht (7), die den Anodenanschluß (8) des Bauelements bildet.
Der erfinderische Gedanke besteht nun darin, zusätzlich zu den bekannten Strukturen einen
lateralen Bipolartransistor durch Einfügen eines zweiten p-Gebietes an der Oberseite (11)
auszubilden, dessen Punch-Through-Durchbruch bei Spannungen kleiner der Durchbruchs
spannung oder Nullkippspannung der vertikalen Vierschichtstruktur erfolgt.
Das wird erreicht, indem der Abstand des Kollektor- und Emitter-Gebietes des Transistors (A in
Fig. 3) kleiner als die Ausdehnung der Raumladungszone der vertikalen Vierschichtstruktur, die
sich bei deren maximalem Sperrvermögen ausbilden würde (B in Fig. 3), gewählt wird. Weiterhin
wird an das zweite p-Gebiet (11) das Anodenpotential (12) gelegt. Bei Einsetzen des Punch-
Through-Durchbruchs wächst der Strom durch den lateralen Bipolartransistor (11, 1, 2) stark an
und fließt über das p-Gebiet auf der Oberseite zur Kathode ab.
Analog zu Fig. 1 steuert der interne npn-Transistor (4, 2, 1) auf, wenn der laterale
Spannungsabfall unter dessen Emitter (4) größer als die Flußspannung der Basis-Emitter-Diode
(2, 4) ist, was zum Zünden der Vierschichtstruktur (4, 2, 1,3) führt. Die Kippspannung der
Gesamtstruktur kann somit von sehr kleinen Spannungen bis zur Durchbruchspannung oder
Nullkippspannung der vertikalen Vierschichtstruktur über die Wahl des Abstandes A (in Fig. 3)
frei gewählt werden.
Ganz allgemein kann die Durchbruch- oder Nullkippspannung der vertikalen Vierschichtstruktur
an erfinderischen Halbleiterbauelementen mit den Mitteln des Standes der Technik gesteigert
werden, indem durch geeignete Randabschlüsse das Sperrvermögen des Überganges von der n-
Basiszone (1) zu dem p-Gebiet (2) erhöht wird. Hierzu können nahezu alle bekannten
Randabschlüsse eingesetzt werden, wie beispielhaft Feldplatten- und Feldring- Randstrukturen,
Grabenstrukturen und VLD-Strukturen (Variation of Lateral Doping).
Fig. 4 stellt die erfinderischen Lösung mit einem dem Stand der Technik entsprechenden
Randabschluß dar. Beispielhaft ist eine Feldring-Struktur (17) zur Erhöhung der
Durchbruchsspannung zwischen den p-Gebieten (2) und (11) eingefügt.
Das in Fig. 3 und Fig. 4 dargestellte Prinzip kann in gleicher Weise angewendet werden, wenn
keine leitende Verbindung (5) zwischen den n-Emitter-Gebieten (4) und den p-Basis-Gebieten
(2) ausgeführt wird. Dann bildet der Punch-Through-Strom direkt den Basisstrom des internen
npn-Transistors (1, 2, 4). Auch muß nicht zwingend das Anodenpotential direkt an das zweite p-
Gebiet (11) gelegt werden. Es genügt, wenn das Potential am zweiten p-Gebiet sich linear oder
auch nichtlinear mit dem Anodenpotential ändert.
In gleicher Weise kann eine Punch-Through-Dimensionierung der vertikalen Vierschichtstruktur
erfolgen. Dann entspricht die maximale Ausdehnung der Raumladungszone der Dicke der
Basiszone (1).
Fig. 5 zeigt eine konkrete Ausführungsvariante von Fig. 3, die bidirektional sperrfähig und
unidirektional leitfähig ist. Sie besteht aus einer Basiszone (1), einem p-Gebiet an der Oberseite
(2) und einem p-Gebiet an der Unterseite (3). Im oberen p-Gebiet (2) sind wiederum n-Gebiete
(4) enthalten. Auf der Unterseite befindet sich eine Metallisierungsschicht (7), die den
Anodenanschluß (8) des Bauelements bildet. Auf der Oberseite befindet sich eine weitere
Metallisierungsschicht (5), die eine elektrische Verbindung zwischen den n-Emitter-Gebieten (4)
und den p-Basis-Gebieten (2) bewirkt und die Kathode (6) bildet.
Auf der Kathodenseite befindet sich ein zweites p-Gebiet (11), das mit der Basiszone (1) und
dem p-Gebiet (2) auf der Oberseite einen lateralen Bipolartransistor bildet. Durch Einfügen eines
n-Gebietes (13) mit einer höheren Dotierung als die der Basiszone (1) und einer leitenden
Verbindung (14) zwischen diesem n-Gebiet (13) und dem zweiten p-Gebiet (11) liegt über den
lateralen Bipolartransistor (11, 1, 2) eine Spannung, die sich mit der Anodenspannung ändert.
Die Differenz zwischen dem Potential am zweiten p-Gebiet (11) und dem Anodenpotential ist
gering und resultiert aus der Flußspannung des Übergangs von der n-Basiszone (1) zu dem p-
Gebiet (3) und einem Spannungsabfall über der Basiszone (1). Dieser Spannungsabfall entsteht bei
einsetzendem Stromfluß durch den lateralen Bipolartransistor (11, 1, 2). Der Kippvorgang vollzieht
sich in gleicher Weise wie zu Fig. 3 beschrieben.
Die Struktur in Fig. 5 kann prinzipiell auch bidirektional ausgeführt werden. In einfacher Weise
wird dann das p-Gebiet auf der Unterseite (3) und die Metallisierung (7) durch den vertikal
gespiegelten Aufbau der Oberseite (Gebiete 2, 4, 5, 11, 13, 14) ersetzt.
Fig. 6 zeigt eine weitere Ausführungsvariante von Fig. 3, die bidirektional sperrfähig und
unidirektional leitfähig ist und eine deutlich verbesserte Rückwärtssperrfähigkeit aufweist. Sie
besteht aus einer Basiszone (1), einem p-Gebiet (2) an der Oberseite und einem p-Gebiet (3) an
der Unterseite. Im oberen p-Gebiet (2) sind wiederum n-Gebiete (4) enthalten. Auf der Oberseite
befindet sich eine Metallisierungsschicht (5), die eine elektrische Verbindung zwischen den n-
Emitter-Gebieten (4) und den p-Basis-Gebieten (2) bewirkt, was zusammen die Kathode (6)
bildet.
Ebenfalls auf der Oberseite befindet sich ein zweites p-Gebiet (11), das mit der Basiszone (1) und
dem ersten p-Gebiet auf der Oberseite (2) einen lateralen Bipolartransistor bildet. Auf der
Unterseite befindet sich eine weitere Metallisierungsschicht (7), die den Anodenanschluß (8) des
Bauelements darstellt.
Die Weiterentwicklung gegenüber Fig. 3 besteht in der Ausbildung eines weiteren p-Gebiets (15)
an der linken und rechten Seite der Struktur in der Weise, daß eine Verbindung zwischen dem
zweiten p-Gebiet (11) an der Oberseite und dem p-Gebiet (3) auf der Unterseite hergestellt wird.
Dadurch wird im Rückwärtssperrfall die Raumladungszone bis an die Oberseite gedrängt und ein
frühzeitiger Durchbruch an den Flanken der Struktur (Trenn- oder Sägekante) verhindert.
Durch die Verbindung zwischen dem zweiten p-Gebiet (11) an der Oberseite und dem p-Gebiet
(3) auf der Unterseite wird das Anodenpotential direkt an das zweite p-Gebiet (11) an der
Oberseite und damit an den lateralen Bipolartransistor (11, 1, 2) angelegt. Der Kippvorgang
vollzieht sich in gleicher Weise wie zu Fig. 3 beschrieben.
Fig. 7 zeigt eine Weiterentwicklung von Fig. 6, die in beiden Richtungen leit- und sperrfähig ist.
Dieses Halbleiterbauelement besteht aus einer Basiszone (1), einem p-Gebiet (2) an der Oberseite
und einem p-Gebiet (3) an der Unterseite. Im oberen p-Gebiet (2) sind wiederum n-Gebiete (4)
enthalten. Auf der Oberseite befindet sich eine Metallisierungsschicht (5), die eine elektrische
Verbindung zwischen den n-Emitter- Gebieten (4) und den p-Basis-Gebieten (2) bewirkt, die
wiederum die Kathode (6) bildet.
Ebenfalls auf der Oberseite befindet sich ein zweites p-Gebiet (11), das mit der Basiszone (1)
und dem ersten p-Gebiet (2) auf der Oberseite einen lateralen Bipolartransistor bildet. An der
linken und rechten Flanke der Struktur ist ein weiteres p-Gebiet (15) eingebracht, welches eine
Verbindung zwischen dem zweiten p-Gebiet (11) an der Oberseite und dem p-Gebiet (3) auf
der Unterseite herstellt. Zusätzlich sind n-Emitter-Gebiete (16) im p-Gebiet (3) auf der
Unterseite ausgebildet, die durch eine Metallisierungsschicht (7) elektrisch verbunden sind. Die
Metallisierungsschicht (7) bildet den Anodenanschluß (8) des Bauelements.
Der Kippvorgang in Vorwärtsrichtung vollzieht sich bei Halbleiterbauelementen nach Fig. 7 in
gleichartiger Weise, wie das bereits zu Fig. 3 und 6 beschrieben wurde. Auch die bidirektionale
Sperrfähigkeit ergibt sich in analoger Weise. Überschreitet in Rückwärtssperrichtung die
Spannung an der Anode die Punch-Through-Spannung des lateralen Bipolartransistors (11, 1, 2),
dann fließt der dann einsetzende Strom über das zweite p-Gebiet (11) an der Oberseite, das
weitere p-Gebiet an der linken bzw. rechten Flanke (15) und das p-Gebiet (3) an der Unterseite
ab.
Erreicht der laterale Spannungsabfall unter den n-Emitter-Gebieten (16) auf der Unterseite
Werte, die größer sind als die Flußspannung des Übergangs von dem p-Gebiet (3) zu dem
n-Emitter-Gebiet (16), so steuert der npn-Transistor (16, 3, 1) auf der Unterseite auf und bewirkt
das Zünden der Vierschichtstruktur (16, 3, 1, 2).
Durch die erfinderische Lösung wird es ermöglicht, für alle in Ausrüstungen und Anlagen
verwendeten Spannungen Halbleiterbauelemente zum Überlastschutz herzustellen, die auf der
Grundlage weitgehend einheitlicher Substrate und einer einheitlichen Ausgangstechnologie
aufgebaut worden sind.
Claims (7)
1. Halbleiterbauelement mit einer vertikalen Vierschichtstruktur, bestehend aus einer Basiszone
(1) mit einer ersten Leitfähigkeit, einem Gebiet einer zweiten Leitfähigkeit (3) an der
Unterseite, einem Gebiet einer zweiten Leitfähigkeit (2) an der Oberseite und mindestens
einem in diesem Gebiet der zweiten Leitfähigkeit (2) an der Oberseite liegenden Gebiet der
ersten Leitfähigkeit (4),
dadurch gekennzeichnet, daß
an der Oberseite ein zweites Gebiet der zweiten Leitfähigkeit (11) eingebracht wird, das mit
dem ersten Gebiet der zweiten Leitfähigkeit (2) an der Oberseite und dem Substratmaterial (1)
einen lateralen Bipolartransistor bildet, der laterale Abstand zwischen diesen beiden Gebieten
der zweiten Leitfähigkeit (2, 11) so gewählt ist, daß der Durchbruch des lateralen
Bipolartransistors bei Spannungen stattfindet, die kleiner als die Durchbruchs- oder
Nullkippspannung der vertikalen Vierschichtstruktur ist und das Potential am zweiten Gebiet
der zweiten Leitfähigkeit (11) an der Oberseite durch ein angelegtes Potential am Gebiet der
zweiten Leitfähigkeit (3) an der Unterseite bestimmt ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß
ein Gebiet der ersten Leitfähigkeit (13) mit einer höheren Dotierung als die der Basiszone (1)
an Bezirken der Oberseite ausgebildet ist und mit dem zweiten Dotierungsgebiet der zweiten
Leitfähigkeit an der Oberseite (11) direkt über eine leitende Schicht (14) elektrisch verbunden
ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß
das zweite Dotierungsgebiet (11) der zweiten Leitfähigkeit an der Oberseite durch ein
weiteres Gebiet (15) der zweiten Leitfähigkeit an den Flanken mit dem Gebiet (3) der zweiten
Leitfähigkeit an der Unterseite verbunden ist.
4. Halbleiterbauelement nach Ansprüchen 1 und 3, dadurch gekennzeichnet, daß
in das Gebiet (3) der zweiten Leitfähigkeit an der Unterseite mindestens ein Gebiet (16) der
ersten Leitfähigkeit eingebracht und mit der Anode (8) elektrisch verbunden ist.
5. Halbleiterbauelement nach Anspruch 1, 2, 3 und 4, dadurch gekennzeichnet, daß
eine elektrische Verbindung (5) zwischen den Gebieten (4) des ersten Leitungstyps an der
Oberseite mit dem Gebiet (2) des zweiten Leitungstyps an der Oberseite ausgebildet ist.
6. Halbleiterbauelement nach Anspruch 4, dadurch gekennzeichnet, daß
auf der Unterseite eine elektrische Verbindung (7) zwischen den Gebieten des ersten
Leitungstyps (16) und dem Gebiet des zweiten Leitungstyps (3) ausgebildet ist.
7. Halbleiterbauelement nach vorgenannten Ansprüchen, dadurch gekennzeichnet, daß
Feldringstrukturen (17) als Randabschlüsse zwischen den p-Gebieten (2) und den p-
Dotierungsgebieten (11) eingefügt worden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998143537 DE19843537C2 (de) | 1998-09-23 | 1998-09-23 | Vierschicht-Halbleiterbauelement als Überspannungsschutz |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998143537 DE19843537C2 (de) | 1998-09-23 | 1998-09-23 | Vierschicht-Halbleiterbauelement als Überspannungsschutz |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19843537A1 true DE19843537A1 (de) | 2000-04-06 |
DE19843537C2 DE19843537C2 (de) | 2000-11-30 |
Family
ID=7881907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998143537 Expired - Lifetime DE19843537C2 (de) | 1998-09-23 | 1998-09-23 | Vierschicht-Halbleiterbauelement als Überspannungsschutz |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19843537C2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10240107B4 (de) * | 2002-08-30 | 2008-03-06 | Infineon Technologies Ag | Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss |
US8093652B2 (en) | 2002-08-28 | 2012-01-10 | Ixys Corporation | Breakdown voltage for power devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240564C2 (de) * | 1982-11-03 | 1988-12-29 | Licentia Patent-Verwaltungs-Gmbh |
-
1998
- 1998-09-23 DE DE1998143537 patent/DE19843537C2/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3240564C2 (de) * | 1982-11-03 | 1988-12-29 | Licentia Patent-Verwaltungs-Gmbh |
Non-Patent Citations (1)
Title |
---|
BALIGA, B.J.: Modern Power Devices, New York (u.a.): John Wiley & Sons, 1987, S. 92-180 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8093652B2 (en) | 2002-08-28 | 2012-01-10 | Ixys Corporation | Breakdown voltage for power devices |
DE10240107B4 (de) * | 2002-08-30 | 2008-03-06 | Infineon Technologies Ag | Randabschluss für Leistungshalbleiterbauelement und für Diode sowie Verfahren zur Herstellung einer n-leitenden Zone für einen solchen Randabschluss |
Also Published As
Publication number | Publication date |
---|---|
DE19843537C2 (de) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE4100444C2 (de) | ||
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE2204853C2 (de) | Schaltungsanordnung zum Zünden eines steuerbaren bidirektionalen Thyristors | |
DE19654163A1 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
DE2241306A1 (de) | Transistor mit veraenderlichem ballastwiderstand | |
DE1514855C3 (de) | Halbleitervorrichtung | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
DE4228832C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE69835052T2 (de) | Kontakt auf P-Typ Gebiet | |
DE3540433A1 (de) | Integriertes mosfet-bauelement | |
DE19521751A1 (de) | MOS-gesteuerter Thyristor | |
DE3838964C2 (de) | ||
DE2149039C2 (de) | Halbleiterbauelement | |
DE19843537C2 (de) | Vierschicht-Halbleiterbauelement als Überspannungsschutz | |
DE3942490C2 (de) | Feldeffekt-gesteuertes Halbleiterbauelement | |
DE2425364A1 (de) | Gate-gesteuerter halbleitergleichrichter | |
DE2742361C2 (de) | ||
DE1803032A1 (de) | Steuerbares Halbleiterbauelement | |
DE2263075B2 (de) | Elektrische spannungsversorgung fuer eine monolithisch integrierte halbleiteranordnung | |
DE4244272A1 (de) | Feldeffektgesteuertes Halbleiterbauelement | |
DE2718185A1 (de) | Halbleiter-verbundanordnung fuer hohe spannungen | |
WO2005124863A1 (de) | Schutzanordnung für eine halbleiterschaltungsanordnung mit einer thyristorstruktur und verfahren zu ihrem betrieb | |
DE2728083A1 (de) | Halbleiterdiode mit kollektorring fuer monolithische integrierte schaltung | |
DE1965051C2 (de) | Halbleiterbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG, |
|
R071 | Expiry of right |