DE19832101A1 - Realisierung Ternärer Grundschaltungen in CMOS Technologie - Google Patents
Realisierung Ternärer Grundschaltungen in CMOS TechnologieInfo
- Publication number
- DE19832101A1 DE19832101A1 DE1998132101 DE19832101A DE19832101A1 DE 19832101 A1 DE19832101 A1 DE 19832101A1 DE 1998132101 DE1998132101 DE 1998132101 DE 19832101 A DE19832101 A DE 19832101A DE 19832101 A1 DE19832101 A1 DE 19832101A1
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- zero
- ternary
- circuits
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
Realisierung Ternärer Verknüpfungen in der Digitaltechnik durch Grundschaltungen in C MOS Technologie, bei denen die Zustände zwischen den Extremsignalwerten durch paarweise in Reihe geschalteten selbstleitenden MOS Transistoren hergestellt werden, um die zwischen den Extremsignalwerten liegenden Zustände stabil auf den Ausgang der Schaltung zu legen. DOLLAR A Bislang werden ausschließlich binäre Digitalschaltungen in C MOS Technologie realisiert. Verknüpfungen ternärer Signale geschehen durch Einsatz von gewichteten Stromquellen oder Widerstandsnetzwerken. DOLLAR A Durch Einsatz der C MOS Technologie im Bereich ternärer Verknüpfungen ist es möglich, in diesem Bereich die Vorzüge der C MOS Technologie zu nutzen und entsprechende Rechenprozesse aufzubauen. DOLLAR A Bei entsprechender Dimensionierung der einzelnen Transistoren und entsprechendem Ausbau der Schaltungsmuster sind höherwertigere als ternäre Verknüpfungen möglich.
Description
Die Erfindung besteht in der Schaffung von mehr als zwei stabilen Zuständen
durch Einsatz von paarweise in Reihe geschalteten selbstleitenden C-MOS-Transistoren,
um die zwischen den beiden Extremwerten liegenden Spannungszustände stabil auf den
Ausgang zu legen.
Derzeit werden ausschließlich binäre Schaltungen in C-MOS-
Technologie realisiert. Die Realisierung höherwertiger Schaltungen geschieht durch
Einsatz gewichteter Stromquellen oder durch Einsatz von Widerstandsnetzwerken.
Patentrechtlich geschützt werden sollen die auf den folgenden Seiten dargestellten
Realisierungen von ternären Grundschaltungen durch Einsatz von in Reihe geschalteten
selbstleitenden C-MOS-Transistoren. Die dabei entstehenden Funktionstabellen dienen der
Erläuterung der Erfindung und sind nicht die Erfindung.
Bei entsprechender Dimensionierung der Transistoren sind höherwertige als ternäre
Realisierungen mit einfachen Mitteln ohne weiteres möglich.
In der Vorstellung ternärer Grundschaltungen verwende ich einige Begriffe und Symbole,
deren Bedeutungen ich vorher etwas erläutern wollte:
bit2 kleinste Informationseinheit in der binären Technik
bit3 kleinste Informationseinheit in der ternären Technik
AND, OR, NOT etc.
Großgeschriebene Funktionen bzw. Operationen in Englisch sind solche der binären Technik
UND, ODER, NICHT, SCHALTER etc.
Großgeschriebene Funktionen bzw. Operationen in Deutsch sind solche der ternären Technik
Null2, Eins
Elemente der binären Technik
Minus, Null, Plus
Elemente der ternären Technik
Fette kursive Großbuchstaben bezeichnen Zahlenmengen:
N Menge der natürlichen Zahlen
Z Menge der ganzen Zahlen
B Zahlenmenge der binären Technik, bestehend aus den Elementen Null2 und Eins; B = {Null2, Eins}
T Zahlenmenge der ternären Technik, bestehend aus den Elementen Minus, Null, Plus; T = {Minus, Null, Plus}
Ub Betriebsspannung
gnd Masse, Bezugspotential
Ut Schwellspannung beim Anreicherungs MOS Transistor
Up Abschnürspannung beim Verarmungs MOS Transistor
Die Zuordnung der Elemente bezüglich der verschiedenen Zahlenmengen geschieht nach folgenden Regeln:
bit2 kleinste Informationseinheit in der binären Technik
bit3 kleinste Informationseinheit in der ternären Technik
AND, OR, NOT etc.
Großgeschriebene Funktionen bzw. Operationen in Englisch sind solche der binären Technik
UND, ODER, NICHT, SCHALTER etc.
Großgeschriebene Funktionen bzw. Operationen in Deutsch sind solche der ternären Technik
Null2, Eins
Elemente der binären Technik
Minus, Null, Plus
Elemente der ternären Technik
Fette kursive Großbuchstaben bezeichnen Zahlenmengen:
N Menge der natürlichen Zahlen
Z Menge der ganzen Zahlen
B Zahlenmenge der binären Technik, bestehend aus den Elementen Null2 und Eins; B = {Null2, Eins}
T Zahlenmenge der ternären Technik, bestehend aus den Elementen Minus, Null, Plus; T = {Minus, Null, Plus}
Ub Betriebsspannung
gnd Masse, Bezugspotential
Ut Schwellspannung beim Anreicherungs MOS Transistor
Up Abschnürspannung beim Verarmungs MOS Transistor
Die Zuordnung der Elemente bezüglich der verschiedenen Zahlenmengen geschieht nach folgenden Regeln:
Der gedankliche Umgang mit ternären Systemen in der digitalen Schaltungstechnik ist
nicht neu. Ein wesentlicher Punkt, sich damit auseinanderzusetzen, sind die Vorteile eines
höherwertigen als des binären Systems in der Digitaltechnik.
Ein Element des ternären Systems kann drei verschiedene Zustände annehmen. Zur
Bewältigung großer Datenmengen z. B. im Bereich von Speichermedien oder bei der
Nachrichtenübertragung verkleinert sich die notwendige Wortlänge zur Erreichung eines
geforderten Symbolumfanges doch beträchtlich:
Vergleicht man das ternäre mit dem binären System, verringert sich die notwendige Wortlänge um folgenden Faktor:
Vergleicht man das ternäre mit dem binären System, verringert sich die notwendige Wortlänge um folgenden Faktor:
k = n.(ln2)/(ln3) ≈ n.0,63093 Gl. 1
mit k = Exponent von 3
und n = Exponent von 2.
und n = Exponent von 2.
Bei einer Breite von 16 bit2 bei binären Zahlen benötigt man also "nur" 11 bit3, um den
gleichen Symbolumfang mit ternären Zahlen zu erzielen.
Beim Versuch, ein höherwertiges System technisch zu realisieren, haben allerdings die
damit verbundenen Nachteile dieser Systeme in Verbindung mit dem Entwicklungsweg
unserer heutigen Digitaltechnik auf der Grundlage des Binärsystems bislang den Umgang
mit einem ternären System auf den Status eines theoretischen Exempels beschränkt
(Grundlagen der digitalen Schaltungstechnik; Militärverlag der Deutschen Demokratischen Republik, 1982).
Bedingt durch das Grundprinzip, von der Basis eines Zahlensystems mit nur einer Polarität
auszugehen, ergeben sich schon bei den Grundschaltungen recht umfangreiche Gebilde,
die zudem dem fundamentalen Vorzug der Digitaltechnik nach einem immer eindeutig
diskreten Zustand nicht mehr gerecht werden, da die Zwischenzustände durch Teilung des
maximalen Grundzustandes dargestellt werden können.
Ich gehe von einem Zahlensystem aus, das aus einem negativen und einem positiven
Element und der Null besteht (Minus, Null, Plus). Ein wesentlicher Grund liegt darin, daß
ich den Vorzug der Digitaltechnik, nämlich unter allen Umständen die Darstellung eines
definierten diskreten Zustandes, nicht aufgeben möchte zugunsten einer pseudoanalogen
Lösung, wenn ich ausgehend von einem Fußpotential in (n-1) diskreten Schritten meine
Zustände darstellen möchte. Man denke z. B. an Datenübertragung mit den damit
verbundenen Spannungsabfällen auf einer Leitung oder ähnlichen Verlusten, die diese
Schwellen mehr und mehr verwischen. Sicherer bleibt die Trennung der Zustände, wenn
das Bezugspotential in der Mitte liegt und der zweite und dritte Zustand durch die Polarität
eindeutig identifizierbar bleibt. Des weiteren ist die Verwandtschaft eines Zahlensystems
mit positiven und negativen Elementen mit den bei uns gebräuchlichen mathematischen
Zahlenmengen, die auch aus positiven und negativen Elementen bestehen, leichter
ersichtlich. Mathematische Verknüpfungen sind mit weniger Aufwand realisierbar; die
Subtraktion zweier Binärzahlen führt über die Addition mit dem sogenannten
Zweierkomplement des Subtrahenden mit dem Minuenden.
Diesem Zahlensystem ordne ich eine Reihe von Verknüpfungen zu, wobei ich mich hierbei
an der Zahlenalgebra sowie an der in der Rechnertechnik verwendeten Boolschen Algebra
orientiere:
NICHT (Plus) = Minus
NICHT (Minus) = Plus
NICHT (Null) = Null.
NICHT (Minus) = Plus
NICHT (Null) = Null.
Die NICHT Operation entspricht der Multiplikation mit (-1) in der Zahlenalgebra. Das
Element "Null" wird hierbei nicht verändert.
Element "Null" wird hierbei nicht verändert.
Nicht At = (-1).Ad Gl. 2
At ε T
Ad ε Z
Ad ε Z
Der Zusammenhang ist leicht erkennbar, das Ergebnis der Verknüpfung entspricht den
Eingangszuständen, wenn alle Eingänge den gleichen Zustand aufzuweisen haben und
ungleich Null sind. Die Funktion läßt sich algebraisch folgendermaßen darstellen, wobei
ich auf einen mathematischen Beweis des Zusammenhanges verzichte:
Ait ε T
Aid ε Z
DIV: ganzzahlige Division ohne Rest.
Aid ε Z
DIV: ganzzahlige Division ohne Rest.
Betrachtet man die UND Verknüpfung jeweils bezüglich einer Polarität, so ist die Herkunft
aus der Boolschen Algebra erkennbar. Diese Funktion ist ohne weiteres auch anwendbar,
wenn man mit herkömmlichen binären Signalen arbeitet.
Der Ergebniszustand für den Fall, daß die beiden Eingänge jeweils gleich sind bzw. wenn
einer der beiden Eingänge "Null" ist, ergibt sich durch Anlehnung an die Boolsche
Algebra. Das Ergebnis für den Fall, daß beide Eingänge jeweils entgegengesetzte
Extremwerte annehmen, erhalten wir durch Anwendung der Zahlenalgebra:
(-1) + (+1) = 0.
Bei der Konstruktion einer Verknüpfung für drei Eingänge, die gleichwertig ODER
verknüpft werden sollen, komme ich auf folgenden Zusammenhang:
n ε N
Ait ε T
Aid ε Z
SGN ist Signumfunktion.
Ait ε T
Aid ε Z
SGN ist Signumfunktion.
Gemäß dieser Formel wird die Summe der Eingänge gewichtet und der Ausgang
entsprechend gesetzt. Dieser Zusammenhang gilt übrigens ebenso für die Boolsche ODER
Verknüpfung wie auch für das binäre ODER.
Die SCHALTER Funktion ist keine Funktion im mathematischen Sinn, sondern wird zur
Nulldetektion benötigt. Sie entsteht aus der Tatsache, daß die "Null" nicht mehr ein
gleichwertiger Zustand wie "Plus" oder "Minus" ist; der Zustand "Null" gilt als
Ruhezustand und führt in den Funktionen NICHT, UND und ODER nicht zu einem
anderen eindeutig identifizierbaren Zustand, während bei der SCHALTER Verknüpfung
ausschließlich die "Null" am Ausgang einen Zustand zuläßt, der über UND oder ODER
wieder eindeutig ausgewertet werden kann.
Bezüglich der Binärtechnologie stellt der SCHALTER einen Negierer dar, wenn man an
den Signaleingang "signal" ein "Plus" legt und den Zustand des Steuereinganges "gate"
über den Ausgang auswertet bei Gleichsetzung der Zustände "Plus" und "Eins".
Die technische Umsetzung der ternären Grundfunktionen geschieht in der Anwendung
modifizierter CMOS Technologie. Der wesentliche Unterschied zu den binären CMOS
Schaltungen liegt in der Nullverbindung, die sicherstellt, daß bei Sperrung der beiden
äußeren Kanäle der Nullpunkt eindeutig am Ausgang liegt.
Alle Transistoren werden nur im Schalterbetrieb verwendet, die Schwell- bzw.
Abschnürspannungen so gewählt, daß keine Überschneidungen und undefinierten Zustände
entstehen können.
Die Transistoren M1 und M2 sind als komplementäre MOS Transistoren vom
Anreicherungstyp mit Schwellspannungen von -1,4.Ub bzw. 1,4.Ub ausgelegt, die
Transistoren M3 und M4 sind Verarmungstypen mit Abschnürspannungen von 0,4.Ub
bzw. -0,4.Ub mit Vcc = Ub und Vee = -Ub. Legt man an den Eingang a eine Rampe, die
von -Ub bis +Ub reicht, so erhält man am Ausgang y das entsprechend den Zuständen
"Plus", "Null" und "Minus" zugehörige Signal. Wenn die Eingangsspannung im Bereich
von -Ub liegt, sind M2 und M4 gesperrt, M1 schaltet durch und legt +Ub auf den Ausgang.
Im Bereich von 0V läßt der Eingang die beiden Transistoren M1 und M2 gesperrt, die
Reihenschaltung aus M3 und M4 ist niederohmig und legt das Nullpotential auf den
Ausgang. Liegt die Eingangsspannung im Bereich von +Ub, sind M1 und M3 gesperrt, M4
ist niederohmig und legt -Ub auf den Ausgang. Die Schaltschwellen der Transistoren sind
so gewählt, daß der Übergang von einem Zustand zum anderen nahtlos geschieht.
Beim NICHTUND ist die Verwandtschaft mit dem binären NAND ersichtlich: die
Reihenschaltung der beiden Transistoren M1 und M2 bzw M3 und M4 lassen das
Verknüpfungsergebnis der Eingangssignale auf den Ausgangspunkt erst zu, wenn beide
Eingangssignale entweder den logischen Zustand "Minus" oder "Plus" aufweisen; die
Parallelschaltung der Transistoren M5 und M7 bzw. M6 und M8 hält den Ausgangspunkt
solange am definierten Massepunkt, bis beide Eingänge das gleiche Signal << "Null"
führen. Die Schaltschwellen werden hier entsprechend wie vorhin beim NICHT eingestellt.
Beim NICHTODER sind die beiden Transistoren M1 und M2 bzw M3 und M4, die die
jeweilige Betriebsspannung m Abhängigkeit von den Eingangsspannungen an den
Ausgangspunkt legen, parallel geschaltet, da bereits ein Eingangssignal den Ausgang
setzen soll. Daher werden die Transistoren M5, M6, M7 und M8 seriell geschaltet, um die
Leitung zum Nullpotential jederzeit hochohmig zu schalten, sobald ein Eingang ein Signal
<< "Null" führt. Die Schwell- und Abschnürspannungen der Transistoren ergeben sich wie
beim NICHT: M1 und M2 mit Ut = -1,4.Ub, M3 und M4 mit Ut = 1,4.Ub, M5 und M7
mit Up = -,4.Ub und M6 und M8 mit Up = 0,4.Ub. Um die von der Funktionstabelle
gestellte Anforderung für den Fall zu erfüllen, daß ein Eingang "Plus" und der andere
"Minus" ist, werden die beiden Eingänge mit zwei antiseriell geschalteten Zenerdioden mit
einer Kniespannung von jeweils 0,4.Ub verbunden. Die beiden Widerstände sollen die
Eingänge hochohmig halten und ein unkontrolliertes Durchbrechen der Zenerdioden
verhindern. Durch die spannungsbegrenzende Verbindung der beiden Eingänge wird
verhindert, daß gleichzeitig M1 und M4 bzw M2 und M3 durchgeschaltet sein können,
wenn an den beiden Eingängen jeweils einmal "Plus" und einmal "Minus" anliegt.
Soll ein Mehrfach NICHTODER mit mehr als zwei Eingängen realisiert werden, so
müssen alle Eingänge mit jeweils einer Zenerstrecke miteinander verbunden werden. Beim
Dreifach NICHTODER ergibt dies bereits sechs Zenerdioden, beim Vierfach
NICHTODER liegt man bei zwölf Zenerdioden. Außerdem wird an die Höhe der
Spannung an den einzelnen Eingängen die Anforderung gestellt, daß sie möglichst gleich
groß sind, da sonst eine Verzerrung der Funktionstabelle die Folge sein könnte.
Diese Tabelle erfüllt die Gleichung Gl. 4 für ODER Funktionen.
Die NICHTSCHALTER Funktion dient der Nulldetektion, d. h. nur wenn am Eingang
"gate" das Signal "Null" anliegt, wird das Signal am Eingang "signal" auf den Inverter M1-
M4 gelegt; der Eingang "signal" wird invertiert am Ausgang dargestellt. Zur
Realisierung wird das Signal "gate" an die Gates der Transistoren M5 bis M8 gelegt und
schaltet in Verbindung mit dem Signal "signal", das am Drain der Verarmungstransistoren
M6 und M8 und am Source der Anreicherungstransistoren M5 und M7 liegt, die Gates der
Transistoren M1 bis M4 entsprechend der Verknüpfungsvorschrift. Das Signal "signal"
liegt an den Transistoren M7 und M8 an den Drains, weil bei "signal = Minus" am
Transistor M8 bzw "signal = Plus" am Transistor M7 ein rückwärts fließender Drainstrom
das vollständige Sperren der Transistoren verhindern würde.
Die Schwell- und Abschnürspannungen der Invertertransistoren entsprechen denen des
NICHT. Die Transistoren im Bereich des "gate" Eingang sind nach folgender Tabelle
eingestellt:
Die beiden Widerstände R1 und R2 sind mit jeweils 50 MΩ belegt. Sie dienen dazu, die
Ladungen aus den Gates der Invertertransistoren wieder abfließen zu lassen, wenn die
jeweils vorgeschalteten Transistoren vom niederohmigen in den hochohmigen Zustand
wechseln; bei hochfrequenten Realisierungen werden diese Widerstände in ihren Werten
entsprechend herabgesetzt.
Claims (1)
- Der Patentanspruch bezieht sich auf die Realisierung ternärer Verknüpfungen durch den Einsatz von paarweise in Reihe geschalteten selbstleitenden MOS Transistoren mit entsprechend eingestellten Abschnürspannungen. Die dabei entstehenden Funktionstabellen dienen der Erfindung, sind aber nicht die Erfindung.
Bei entsprechender Dimensionierung und Zusammenstellung der Transistoren der Schaltungen sind höherwertige als ternäre Verknüpfungen möglich.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998132101 DE19832101C2 (de) | 1998-07-17 | 1998-07-17 | Realisierung Ternärer Grundschaltungen in CMOS Technologie |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998132101 DE19832101C2 (de) | 1998-07-17 | 1998-07-17 | Realisierung Ternärer Grundschaltungen in CMOS Technologie |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19832101A1 true DE19832101A1 (de) | 2000-01-27 |
DE19832101C2 DE19832101C2 (de) | 2000-08-17 |
Family
ID=7874355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998132101 Expired - Fee Related DE19832101C2 (de) | 1998-07-17 | 1998-07-17 | Realisierung Ternärer Grundschaltungen in CMOS Technologie |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19832101C2 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2520674B2 (de) * | 1974-05-09 | 1977-09-01 | Tokyo Shibaura Electric Co, Ltd, Kawasaki, Kanagawa (Japan) | Logischer schaltkreis |
US4107549A (en) * | 1977-05-10 | 1978-08-15 | Moufah Hussein T | Ternary logic circuits with CMOS integrated circuits |
US4518875A (en) * | 1982-06-04 | 1985-05-21 | Aytac Haluk M | Three-level MOS logic circuit |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61216521A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | Mis型3値論理回路 |
JP3330995B2 (ja) * | 1993-02-26 | 2002-10-07 | 株式会社フジクラ | 絶縁組成物及び電力ケーブル |
JPH06298828A (ja) * | 1993-04-14 | 1994-10-25 | Tonen Corp | プロピレンのブロック共重合体の製造方法 |
-
1998
- 1998-07-17 DE DE1998132101 patent/DE19832101C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2520674B2 (de) * | 1974-05-09 | 1977-09-01 | Tokyo Shibaura Electric Co, Ltd, Kawasaki, Kanagawa (Japan) | Logischer schaltkreis |
US4107549A (en) * | 1977-05-10 | 1978-08-15 | Moufah Hussein T | Ternary logic circuits with CMOS integrated circuits |
US4518875A (en) * | 1982-06-04 | 1985-05-21 | Aytac Haluk M | Three-level MOS logic circuit |
Non-Patent Citations (3)
Title |
---|
61-216521 A.,E- 481,Feb. 20,1987,Vol.11,No. 55 * |
62- 98828 A.,E- 546,Oct. 6,1987,Vol.11,No.306 * |
JP Patents Abstracts of Japan: 62- 48119 A.,E- 527,July 28,1987,Vol.11,No.231 * |
Also Published As
Publication number | Publication date |
---|---|
DE19832101C2 (de) | 2000-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2657948C3 (de) | Logikschaltung | |
DE69328409T2 (de) | Gesteuerte Verzögerungsschaltung | |
EP0226721B1 (de) | Schaltbare bipolare Stromquelle | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
EP0048820A2 (de) | Binäre MOS-Parallel-Komparatoren | |
DE3785398T2 (de) | Aktive lastschaltung. | |
DE2647262A1 (de) | Multiplizierschaltung | |
EP0048352B1 (de) | Binärer MOS-Switched-Carry-Paralleladdierer | |
EP0360888B1 (de) | CMOS-Pulsweitenmodulator | |
DE1279735C2 (de) | Stromverstaerkende Abtastschaltung fuer Gleichspannungen | |
DE19832101C2 (de) | Realisierung Ternärer Grundschaltungen in CMOS Technologie | |
DE2929148C2 (de) | Flankengetriggertes Flipflop | |
EP0985271B1 (de) | Eingangsschaltung für eine integrierte schaltung | |
DE2334744A1 (de) | Binaer-logikschaltung fuer digitale rechenoperationen | |
DE2210037C3 (de) | Speicher-Prozessor-Element | |
EP0246689B1 (de) | Schaltung zum Umsetzen von Drei-Zustands-Signalen in binäre Signale | |
DE1537455C3 (de) | Zur wahlweisen Durchfuhrung der NOR oder Äquivalenz Funktion umschalt bares Verknüpfungsglied | |
EP0822656B1 (de) | Schaltungsanordnung mit einem Operationsverstärker | |
DE1292186B (de) | Logische Schaltung mit Tunneldioden | |
DE69403559T2 (de) | Differentielle Laststufe mit stufenweise veränderlicher Impedanz, und getakteter Komparator mit einer solchen Laststufe | |
DE3840948C2 (de) | ||
DE2052519B2 (de) | Logische Schaltung | |
DE19743261C1 (de) | Logikgatter | |
EP0238677B1 (de) | Schaltungsanordnung zur Koinzidenzüberprüfung eines Datenworts mit einem Referenzdatenwort | |
DE2660842C2 (de) | Als Vergleicher ausgebildete logische Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |