DE19830477A1

DE19830477A1 - Halbleitervorrichtung und entsprechendes Herstellungsverfahren

Info

Publication number: DE19830477A1
Application number: DE19830477A
Authority: DE
Inventors: Phillip Warren Dahl; Jitendra Jayantilal Makwana; Zhixu Zhou
Original assignee: Motorola Inc
Current assignee: NXP USA Inc
Priority date: 1997-07-30
Filing date: 1998-07-08
Publication date: 1999-02-04
Also published as: US5925908A; JPH1154640A

Description

Die vorliegende Erfindung betrifft im allgemeinen Halbleiter vorrichtungen, und insbesondere nichtflüchtige Halbleitervor richtungen.

Elektrisch löschbare und programmierbare Nurlese-(EEPROM-) Speichervorrichtungen sind eine Form nichtflüchtiger Spei chervorrichtungen, welche unter Verwendung elektrischer Si gnale gelöscht und programmiert werden. Innerhalb einer EEPROM-Vorrichtung gibt es eine Vielzahl von Speicherzellen, von denen jede individuell programmiert und gelöscht werden kann. Im allgemeinen enthält eine EEPROM-Zelle einen Transi stor mit schwebendem Gate und einen Auswahltransistor. Die Auswahltransistoren in einer EEPROM-Vorrichtung werden ver wendet, um individuelle EEPROM-Zellen auszuwählen, welche zu löschen oder zu programmieren sind. Die Transistoren mit schwebendem Gate in der Vorrichtung sind die Transistoren, welche tatsächlich den digitalen Wert jeder einzelnen be stimmten Speicherzelle speichern.

Zum Programmieren und Löschen einer Zelle wird ein Phänomen, das als Fowler-Nordheim-Tunneln bekannt ist, üblicherweise verwendet zum Speichern von entweder einer positiven oder ei ner negativen Ladung auf einer Elektrode mit schwebendem Gate des Transistors mit schwebendem Gate. Beispielsweise wird die Programmierung bewerkstelligt durch Anlegen einer positiven Spannung an einen Drain-Anschluß und einen Gate-Anschluß des Auswahl-Gate-Transistors, während ein Steuer-Gate des Transi stors mit schwebendem Gate auf Masse gehalten wird. Daraus resultierend tunneln Elektronen von dem schwebendem Gate des Transistors mit schwebendem Gate durch ein Tunneldielektrikum zum Drain-Anschluß, was das schwebende Gate positiv geladen werden läßt.

Eine Beschränkung üblicher EEPROM-Vorrichtungen ist ihre Un fähigkeit, zuverlässig unter extremen Temperaturbedingungen zu arbeiten. Beispielsweise können bei Anwendungen, welche Automobilbedingungen oder industrielle Bedingungen involvie ren, EEPROM-Vorrichtungen Temperaturen oberhalb von 135°C oder so niedrig wie -40°C ausgesetzt werden. Unter diesen ex tremen Temperaturbedingungen sind sowohl das Datenhalten als auch die Schreib/Lösch-Zyklen (Dauerhaftigkeit) der EEPROM-Vorrichtung stark degradiert. Dies kommt teilweise von den Charakteristika der Materialien, welche verwendet werden, um die dielektrischen Strukturen innerhalb der EEPROM-Vorrich tung zu bilden.

Dementsprechend wäre es vorteilhaft, eine nichtflüchtige Speichervorrichtung bereitzustellen, welche unter erhöhten Temperaturen arbeiten kann und dabei die erwünschte Dauerhaf tigkeit und die erwünschten Datenhaltecharakteristika beibe halten kann.

Die Erfindung schafft eine Halbleitervorrichtung nach An spruch 1 bzw. 9 und eine integrierte Schaltung nach Anspruch 5. Bevorzugte Weiterbildungen sind Gegenstand der Unteran sprüche.

Im folgenden wird die vorliegende Erfindung anhand bevorzug ter Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert.

In den Figuren zeigen:

Fig. 1-2 vergrößerte Querschnittsansichten einer integrier ten Schaltung an verschiedenen Herstellungsstufen in Übereinstimmung mit der vorliegenden Erfindung.

Man wird verstehen, daß aus Gründen der Einfachheit und Klar heit der Darstellung die in den Figuren illustrierten Elemen te nicht notwendigerweise skaliert sind. Beispielsweise sind die Dimensionen mancher Elemente relativ zu anderen Elementen aus Klarheitsgründen übertrieben. Weiterhin werden, wo es als geeignet erscheint, Bezugszeichen in den Figuren wiederholt, um entsprechende oder analoge Elemente zu bezeichnen.

Fig. 1 ist eine vergrößerte Querschnittsansicht einer inte grierten Schaltung 10 in einer früher Herstellungsstufe in Übereinstimmung mit der vorliegenden Erfindung. Insbesondere illustriert Fig. 1 den Bereich der integrierten Schaltung 10, in dem eine nichtflüchtige Speichervorrichtung 12 und ein Feldeffekttransistor (FET) oder eine Halbleitervorrichtung 11 zu bilden sind. Es sollte verstanden werden, daß die Lehre der vorliegenden Erfindung Anwendung in einer Vielzahl von Strukturen haben kann und daß die integrierte Schaltung 10 ein Mikroprozessor, ein Mikrocontroller oder dergleichen sein kann.

Die nichtflüchtige Speichervorrichtung 12 könnte eine einer Vielzahl von Halbleitervorrichtung einschließlich einem elek trisch programmierbaren Nur-Lese-Speicher (EPROM), einem elektrisch löschbaren und programmierbaren Nur-Lese-Speicher (EEPROM), einem elektrisch programmierbaren Flash-Nur-Lese-Speicher (Flash-EPROM), einem elektrisch löschbaren und pro grammierbaren Flash-Nur-Lese-Speicher (Flash-EEPROM) oder ei ner anderen Art von Speichervorrichtung sein. Die nichtflüch tige Speichervorrichtung 12 ist auf einer Oberfläche 14 eines Halbleitersubstrats 20 gebildet und ist elektrisch isoliert von der Halbleitervorrichtung 11 durch eine Isolationsstruk tur 13, welche dazwischen gebildet ist. In dem in Fig. 1 il lustrierten Beispiel ist die Isolationsstruktur 13 eine Feld oxidationsstruktur, welche durch einen Prozeß der lokalisier ten Oxidation von Silizium (LOCOS) gebildet ist. Jedoch kann die Isolationsstruktur 13 eine Grabenstruktur sein und die Verwendung von Wannenbereichen (nicht gezeigt) beinhalten, um die erwünschte elektrische Isolation zwischen der nichtflüch tigen Speichervorrichtung 12 und der Halbleitervorrichtung 11 zu schaffen.

Ein Prozeß der Bildung der integrierten Schaltung 10 in Über einstimmung mit der vorliegenden Erfindung beginnt mit der Bildung einer dielektrischen Schicht 15 über der Oberfläche 14 des Halbleitersubstrats 20. Die dielektrische Schicht 15 wirkt als eine dielektrische Tunnelschicht während der Pro grammierung und dem Löschen der nicht flüchtigen Speichervor richtungen 12. Deshalb sollte die dielektrische Schicht 15 dünn genug sein, um zu ermöglichen, daß Elektronen dadurch während der Programmierbedingungen treten, und dabei dick ge nug, um zu verhindern, daß die gespeicherte Ladung aus der nichtflüchtigen Speichervorrichtung 12 ausleckt. Vorzugsweise wird ein thermischer Oxidationsprozeß verwendet, um eine Schicht aus Siliziumdioxid zur Bildung der dielektrischen Schicht 15 zu schaffen. Es wurde entdeckt, daß die Toleranz der nicht flüchtigen Speichervorrichtung 12 gegenüber hohen Betriebstemperaturen verbessert werden kann durch Bildung ei ner Schicht aus Oxynitrid zur Bildung der dielektrischen Schicht 15.

Beispielsweise wird die Oberfläche 14 des Halbleitersubstrats gegenüber einer sauerstoffreichen Umgebung bei etwa 600°C bis 900°C während etwa 30 Minuten bis 3 Stunden freigelegt. Wäh rend der Bildung der dielektrischen Schicht 15 wird ein Stickstoffquellgas, wie z. B. Stickstoffoxid (N₂O), Ammoniak (NH₃) oder Stickoxid (NO) in die Umgebung in geeignetem An teil eingeführt, so daß die dielektrische Schicht 15 eine Stickstoffzusammensetzung im Bereich von etwa 3 Prozent bis 10 Prozent hinsichtlich des Gewichts aufweist. Die Dicke der dielektrischen Schicht 15 kann variiert werden, um die mini male Betriebsspannung der nichtflüchtigen Speichervorrichtung 12 einzustellen, und vorzugsweise liegt die Dicke der dielek trischen Schicht 15 im Bereich von etwa 35 Ångström (Å) bis 300 Å. Man sollte verstehen, daß die dielektrische Schicht 15 eine Sequenz von Schichten aus Siliziumdioxid und Oxynitrid aufweisen kann und daß die dielektrische Schicht 15 eine rei ne Schicht aus Siliziumdioxid sein kann, falls erwünscht.

Nach der Bildung der dielektrischen Schicht 15 wird eine Struktur mit einem schwebenden Gate bzw. Floating-Gate-Struktur 16 gebildet, um eine Ladungsspeicherstruktur für die nichtflüchtige Speichervorrichtung 12 zu bilden. Die Struktur mit dem schwebenden Gate 16 wird aus einer Schicht aus lei tendem Material (nicht gezeigt), wie z. B. Polysilicium oder Silizium, gebildet, welche unter Verwendung eines Nieder druck-Dampfabscheidungs-(LPCVD-)Prozesses abgeschieden wird. Die Schicht aus leitendem Material wird dann, wie in Fig. 1 gezeigt, unter Verwendung eines üblichen photolithographi schen Maskierungs- und Ätzprozesses strukturiert. Beispiels weise wird ein reaktiver Ionenätzprozeß (RIE) verwendet, um die freigelegten Bereiche der leitenden Schicht zu entfernen und die Struktur mit schwebendem Gate 16 zu bilden, so daß sie Seitenwände 17 aufweist. Vorzugsweise hat die Struktur 16 mit schwebendem Gate eine Dicke im Bereich von etwa 1500 Å bis 3500 Å.

Eine Ionenimplantationsmaske 18, wie z. B. eine Schicht aus Photolack, wird über der dielektrischen Schicht 15 gebildet und strukturiert, um die Bereiche der nichtflüchtigen Spei chervorrichtung 12 freizulegen, wo die stromführenden Elek troden 21 zu bilden sind. Die stromführenden Elektroden 21 werden im Halbleitersubstrat gebildet und dienen als die Source- und Drain-Bereiche der nichtflüchtigen Speichervor richtung 12. Ein Ionenimplantationsprozeß (in Fig. 1 mit Pfeilen 19 bezeichnet) wird dann verwendet, um die stromfüh renden Elektroden 21 zu bilden. Beispielsweise wird ein n-Typ-Dotierstoff, wie z. B. Arsen oder Phosphor, vertikal in die Struktur mit schwebendem Gate 16 und die freigelegten Be reiche der dielektrischen Schicht 15 bei einer Energie im Be reich von etwa 30 keV bis 120 keV und einer Dosis vom Bereich von etwa 1×10¹⁴ Atome/Zentimeter² (cm²) bis 5×10¹⁵ Ato me/cm² implantiert. Vorzugsweise wird der Dotierstoff senk recht zur Oberfläche 14 des Halbleitersubstrats 20 implan tiert, aber ein Implantationswinkel im Bereich von etwa 0° bis 7° kann ebenfalls erwünscht sein. Es kann ebenfalls er wünscht sein, ein Vorimplantations-Streuoxid (nicht gezeigt) entlang der freigelegten oberen Oberfläche der Struktur 16 mit schwebendem Gate zu bilden. Nach dem Ionenimplantations prozeß wird die Ionenimplantationsmaske 18 unter Verwendung üblicher Techniken, welche im Stand der Technik bekannt sind, entfernt.

Jetzt mit Bezug auf Fig. 2 fährt der Prozeß der Bildung der nichtflüchtigen Speichervorrichtung 12 fort mit der Bildung des dielektrischen Materials über der Struktur 16 mit schwe bendem Gate, so daß die Struktur 16 mit schwebendem Gate elektrisch isoliert werden kann von und kapazitiv angekoppelt werden kann an eine Struktur 34 mit einem Steuer-Gate, welche darauf gebildet wird. Bei dem nachstehend angeführten Bei spiel werden zwei Schichten aus Material über der gesamten Oberfläche 14 des Halbleitersubstrats 20 gebildet und dann durch einen Ätzprozeß strukturiert. Eine dritte Schicht aus dielektrischem Material wird dann über den restlichen Berei chen der ersten zwei dielektrischen Schichten sowie über dem Bereich, wo die Halbleitervorrichtung 11 gebildet wird, ge bildet. Darauf wird die dritte dielektrische Schicht verwen det, um einen Teil von sowohl der nichtflüchtigen Speicher vorrichtung 12 als auch der Halbleitervorrichtung 11 zu bil den.

Vorzugsweise beginnt die Bildung des dielektrischen Materials mit der Bildung einer Schicht aus Siliziumdioxid, hier im weiteren als Siliziumdioxidschicht 30 bezeichnet, welche thermisch auf der Struktur 16 mit schwebendem Gate und der dielektrischen Schicht 15 durch Freilegen des Halbleiter substrats 20 gegenüber einer sauerstoffreichen Umgebung bei einer erhöhten Temperatur aufgewachsen wird. Beispielsweise wird das Halbleitersubstrat 20 in eine LPCVD-Kammer bei einer Temperatur von etwa 600°C bis 900°C 10 Minuten bis 2 Stunden lang gesetzt. Es ist ebenfalls möglich, die Siliziumdioxid schicht 30 unter Verwendung eines Prozesses zu bilden, wel cher die Zerlegung von Tetraethylorthosilicat (TEOS) in einem LPCVD-Prozeß involviert. Vorzugsweise ist die Siliziumdioxid schicht 30 etwa 50 Å bis 250 Å dick.

Eine Siliziumnitridschicht 31 wird dann über der Siliziumdi oxidschicht 30 unter Verwendung eines üblichen LPCVD-Prozesses gebildet. Die Siliziumnitridschicht 31 kann eine Dicke im Bereich von etwa 75 Å bis 250 Å aufweisen, und, falls erwünscht, kann die Siliziumnitridschicht 31 derart ge bildet werden, daß ein Bereich über die Seitenwände 17 der Struktur 16 mit schwebendem Gate läuft, um die Struktur 16 mit schwebendem Gate vor der folgenden Verarbeitung zu schüt zen. Eine photolithographische Maske (nicht gezeigt) und ein Ätzprozeß werden verwendet, um die Siliziumdioxidschicht 30 und die Siliziumnitridschicht 31 zu strukturieren, wie in Fig. 2 gezeigt. Der Ätzprozeß entfernt ebenfalls die dielek trische Schicht 15 von dem Bereich des Halbleitersubstrats 20, wo die Halbleitervorrichtung 11 zu bilden ist.

Ein thermischer Oxidationsprozeß wird dann verwendet, um eine Gate-Dielektrikumsschicht 32 auf der freigelegten Oberfläche des Halbleitersubstrats 20 zu bilden. Wie in Fig. 2 gezeigt, wird ein Bereich der Gate-Dielektrikumsschicht 32 über der Isolationsstruktur 13 gebildet. Jedoch ist im Stand der Tech nik gut verstanden, daß es keine nennenswerte Dicke der Gate-Dielektrikumsschicht 32 zu geben braucht, wo es bereits eine signifikante Menge an Siliziumdioxid gibt, wie z. B. über der Isolationsstruktur 13. Vorzugsweise hat die Gate-Dielektri kumsschicht 32 eine Dicke von etwa 30 Å bis 250 Å.

Als nächstes wird eine Siliziumdioxidschicht 33 über der Gate-Dielektrikumsschicht 32 und der Siliziumnitridschicht 31 gebildet, um einen Bereich des dielektrischen Materials für sowohl die nichtflüchtige Speicherzelle 12 als auch die Halb leitervorrichtung 11 zu schaffen. Die Siliziumdioxidschicht 33 wird unter Verwendung eines LPCVD-Prozesses einschließlich der Zerlegung von TEOS gebildet. Beispielsweise wird das Halbleitersubstrat 20 in eine LPCVD-Reaktionskammer bei einer Temperatur im Bereich von 750°C bis 1100°C etwa 30 Minuten bis 2 Stunden lang gesetzt, während TEOS in die LPCVD-Reaktions kammer eingeführt wird. Vorzugsweise hat die Sili ziumdioxidschicht 33 eine Dicke von zumindest 40 Å, und noch mehr bevorzugt liegt sie im Bereich von etwa 75 Å bis 220 Å.

Ein Unterscheidungsmerkmal der vorliegenden Erfindung gegen über Strukturen nach dem Stand der Technik besteht darin, daß übliche Prozesse Siliziumdioxidschichten auf Siliziumnitrid schichten unter Verwendung eines thermischen Oxidationspro zesses bilden. Jedoch ist die thermische Oxidation von Sili ziumnitridfilmen im allgemeinen beschränkt auf die Bildung von Siliziumdioxidfilmen, welche weniger als 30 Å dick sind. Im Gegensatz dazu sieht die vorliegende Erfindung die Bildung einer Siliziumdioxidschicht 33 vor, welche eine Dicke von 15 Å, 60 Å oder sogar noch eine größere Dicke aufweisen kann.

Ein weiteres Unterscheidungsmerkmal der vorliegenden Erfin dung ist die Qualität der gebildeten Siliziumdioxidschicht. Üblicherweise bilden thermische Oxidationsprozesse eine Sili ziumdioxidschicht, welche die Oberfläche der darunterliegen den Siliziumnitridschicht imitiert. Somit werden die Defekte in der Siliziumnitridschicht repliziert, und Stapelfehler in der Siliziumdioxidschicht werden geschaffen. Diese Stapelfeh ler tragen bei zum Leckstrom durch die dielektrische Schicht, welcher die Datenhaltefähigkeit der Vorrichtung reduziert. Im Gegensatz dazu bildet die vorliegende Erfindung die obere Si liziumdioxidschicht unter Verwendung eines LPCVD-Abschei dungsprozesses, welcher weniger Stapelfehler und somit eine verbesserte Datenhaltefähigkeit aufweist.

Deshalb schafft die vorliegende Erfindung eine nichtflüchtige Speichervorrichtung, welche eine dickere und hochqualitative re obere Siliziumdioxidschicht aufweist. Dies wiederum ver bessert die Datenhaltefähigkeit und die Dauerhaftigkeit der nichtflüchtigen Speichervorrichtung 12 bei erhöhten Betrieb stemperaturen. Es sollte bemerkt werden, daß die Siliziumdi oxidschicht 33 über den Seitenwänden 17 der Struktur 16 mit schwebendem Gate gebildet werden kann, was die nichtflüchtige Speichervorrichtung 12 vor der folgenden Verarbeitung schützt.

Nach der Bildung der Siliziumdioxidschicht 33 werden eine Steuer-Gate-Struktur 34 und eine Gate-Struktur 36 als Teil der nichtflüchtigen Speichervorrichtung 12 bzw. Halbleiter vorrichtung 11 gebildet. Bei der bevorzugten Ausführungsform werden die Steuer-Gate-Struktur 34 und die Gate-Struktur 36 aus einer einzelnen Schicht aus Polysilicium oder amorphem Silizium (nicht gezeigt) gebildet, welche unter Verwendung üblicher Techniken abgeschieden wird und, wie in Fig. 2 ge zeigt, unter Verwendung eines RIE-Prozesses strukturiert wird. Ein weiterer Vorteil der vorliegenden Erfindung liegt darin, daß die Siliziumdioxidschicht 33 und die Material schicht, welche zur Schaffung der Steuer-Gate-Struktur 34 verwendet wird, und die Gate-Struktur 36 verwendet werden, um einen Bereich der nichtflüchtigen Speichervorrichtung 12 und der Halbleitervorrichtung 11 zu bilden. Diese Integration re duziert die Gesamtanzahl von Prozeßschritten, welche zur Bil dung der integrierten Schaltung 10 erforderlich sind. Dies wiederum reduziert die Komplexität und Kosten, welche mit der Herstellung der integrierten Schaltung 10 verbunden sind.

Zusätzlichermaßen verbessern die Verwendung einer Oxynitrid schicht zum Bilden der Tunnelschicht und die Bildung eines Siliziumdioxidfilms unter Verwendung eines TEOS-Abschei dungsprozesses die Betriebstüchtigkeit der nichtflüchtigen Speichervorrichtung 12 bei erhöhten Temperaturen. Eine in Übereinstimmung mit der vorliegenden Erfindung gebildete Halbleitervorrichtung hat nicht nur verbesserte Schreib/ Lösch-Zyklen und eine verbesserte Datenhaltefähigkeit, son dern kann ebenfalls in einer kürzeren Zeitspanne als einige bisher bekannte Strukturen programmiert werden.

Claims

1. Halbleitervorrichtung (10) mit:
einem Substrat (20);
einer ersten dielektrischen Schicht (15), welche über dem Substrat liegt;
einer Struktur (16) mit schwebendem Gate, welche über der ersten dielektrischen Schicht liegt und Seitenwände (17) aufweist;
einer zweiten dielektrischen Schicht (31) mit Silizium nitrid, welche über der Struktur (16) mit schwebendem Gate liegt;
einer dritten dielektrischen Schicht (33) mit Silizium dioxid, welche über der zweiten dielektrischen Schicht (31) liegt, wobei die dritte dielektrische Schicht (33) eine Dicke von zumindest 40 Ångström aufweist; und
einer Steuergate-Struktur (34), welche über der dritten dielektrischen Schicht (33) liegt.

2. Halbleitervorrichtung (10) nach Anspruch 1, gekennzeich net durch eine vierte dielektrische Schicht (30) mit Si liziumdioxid zwischen der Struktur (16) mit schwebendem Gate und der zweiten dielektrischen Schicht (31).

3. Halbleitervorrichtung (10) nach Anspruch 1, dadurch ge kennzeichnet, daß ein Bereich der dritten dielektrischen Schicht (33) über den Seitenwänden (17) der Struktur (16) mit schwebendem Gate liegt.

4. Halbleitervorrichtung (10) nach Anspruch 1, dadurch ge kennzeichnet, daß die dritte dielektrische Schicht (33) eine Dicke im Bereich von etwa 75 Ångström bis 225 Ångström aufweist.

5. Integrierte Schaltung (10) mit einer ersten Halbleiter vorrichtung (12) und einer zweiten Halbleitervorrichtung (11),
wobei die erste Halbleitervorrichtung (12) aufweist:
eine erste dielektrische Schicht (15);
eine Struktur (16) mit schwebendem Gate, welche über der ersten dielektrischen Schicht (15) liegt;
eine zweite dielektrische Schicht (33), die über der Struktur (16) mit schwebendem Gate liegt; und
eine Steuergate-Struktur (34), welche über der zweiten dielektrischen Schicht (33) liegt; und
wobei die zweite Halbleitervorrichtung (11) aufweist:
eine erste Gate-Dielektrikumsschicht (32); und
eine zweite Gate-Dielektrikumsschicht (33), welche über der ersten Gate-Dielektrikumsschicht (32) liegt, wobei die zweite Gate-Dielektrikumsschicht (33) aus dem gleichen Material wie die zweite die lektrische Schicht (33) der ersten Halbleitervor richtung (12) hergestellt ist.

6. Integrierte Schaltung (10) nach Anspruch 5, dadurch ge kennzeichnet, daß die erste Halbleitervorrichtung (12) weiterhin eine dritte dielektrische Schicht (31) zwi schen der zweiten dielektrischen Schicht (33) und der Struktur (16) mit schwebendem Gate aufweist, wobei die dritte dielektrische Schicht (31) Siliziumnitrid auf weist.

7. Integrierte Schaltung (10) nach Anspruch 6, dadurch ge kennzeichnet, daß die erste Halbleitervorrichtung (12) weiterhin eine vierte dielektrische Schicht (13) zwi schen der dritten dielektrischen Schicht (31) und der Struktur (16) mit schwebendem Gate aufweist, wobei die vierte dielektrische Schicht (30) Siliziumdioxid auf weist.

8. Integrierte Schaltung (10) nach Anspruch 5, dadurch ge kennzeichnet, daß die zweite dielektrische Schicht (33) der ersten Halbleitervorrichtung (12) eine Dicke von mindestens etwa 40 Ångström aufweist.

9. Halbleitervorrichtung (10) mit:
einer ersten dielektrischen Schicht (15);
einer Struktur (16) mit schwebendem Gate, welche über der ersten dielektrischen Schicht (15) liegt;
einer zweiten dielektrischen Schicht (30) mit Silizium dioxid, welche über der Struktur (16) mit schwebendem Gate liegt;
einer dritten dielektrischen Schicht (31) mit Silizium nitrid, die über der zweiten dielektrischen Schicht (36) liegt; und
einer vierten dielektrischen Schicht (33) mit Silizium dioxid, die über der dritten dielektrischen Schicht (31) liegt, wobei die vierte dielektrische Schicht (33) aus einem Tetraethylorthosilikat involvierenden Abschei dungsprozeß hergestellt ist.

10. Halbleitervorrichtung (10) nach Anspruch 9, wobei die vierte dielektrische Schicht (33) eine Dicke im Bereich von etwa 75 Ångström bis 225 Ångström aufweist.