DE19818777A1 - Kontaktanordnung von Nadelkarten - Google Patents

Description

Die vorliegende Erfindung betrifft eine Kontaktanordnung für Nadelkarten, bei der auf der Nadelkarte Leiter geführt sind, die sich von Nadeln der Nadelkarte zu einer Verbindungsein­ heit erstrecken, die mit von einem Testgerät kommenden Kabeln verbindbar ist.

Nadelkarten werden bekanntlich verwendet, um Logik- oder Speicherchips bereits dann kontaktieren und testen zu können, wenn diese sich noch auf Waferebene befinden. Das heißt, mit den Nadelkarten werden die einzelnen Logik- bzw. Speicher­ chips vor ihrem Zerlegen im Wafer kontaktiert und getestet.

Eine derartige Waferkarte verfügt über etwa 100 Nadeln, die beim Testen in Berührung mit Pads der Logik- bzw. Speicher­ chips gebracht werden, um diese Pads mit einem Testgerät zu verbinden. Die Verbindung zwischen den Nadeln und dem Testge­ rät erfolgt dabei über einen beispielsweise 128-poligen Con­ nector bzw. "Stecker", in den die Nadelkarte mit ihrem hinte­ ren, den Nadeln abgewandten Ende eingeführt wird. Dieser Con­ nector ist seinerseits auf eine Oberseite einer kleinen Lei­ terplatte gelötet, auf deren andere Oberseite Steckerleisten aufgelötet sind, in die von dem Testgerät kommende Kabel ein­ gesteckt sind.

Das heißt, bei dieser üblichen Kontaktanordnung erfolgt die Verbindung zwischen den Pads und dem Testgerät über die Na­ deln, Leiter auf der Nadelkarte, den Connector, die Leiter­ platte und die Steckerleisten.

Es hat sich nun gezeigt, daß eine derartige Kontaktanordnung infolge des relativ langen Signalweges über insbesondere den Connector und die Leiterplatte nicht immer zuverlässig arbei­ tet und außerdem ein Wechsel von Nadelkarten, der dann not­ wendig ist, wenn mit demselben Testgerät verschiedene Typen von Logik- bzw. Speicherchips zu prüfen sind, relativ aufwen­ dig ist.

Es ist daher Aufgabe der vorliegenden Erfindung, eine Kon­ taktanordnung für Nadelkarten zu schaffen, die sich durch ei­ nen kurzen Signalweg auszeichnet und überdies einfach an ver­ schiedene zu prüfende Logik- bzw. Speicherchips anpaßbar ist.

Diese Aufgabe wird bei einer Kontaktanordnung der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Verbin­ dungseinheit aus wenigstens einer Steckerleiste besteht, die direkt auf der Nadelkarte angebracht ist. Dabei kann diese Steckerleiste auf die Leiter aufgelötet sein. In zweckmäßiger Weise werden beispielsweise zwei Steckerleisten parallel zu­ einander vorgesehen, obwohl auch mehr als zwei Steckerleisten zweckmäßig sein können.

Die Erfindung geht also einen vom bisherigen Stand der Tech­ nik abweichenden Weg: anstelle Verbesserungen in der Zuord­ nung von Nadeln, Leitern auf der Nadelkarte, Connector und Leiterplatte anzustreben, wird erfindungsgemäß die Stecker­ leiste von der Leiterplatte direkt auf die Nadelkarte verla­ gert. Dadurch wird erreicht, daß der Signalweg zwischen den Nadeln und dem Testgerät wesentlich kürzer und damit auch si­ cherer ist, zumal weder ein Connector noch eine Leiterplatte benötigt wird. Der Wegfall dieser Bauteile bedeutet überdies einen erheblichen Kostenvorteil, der noch dadurch hervorgeho­ ben wird, daß komplizierte und zeitaufwendige Arbeiten zum Zusammenbauen bzw. -löten von Connectoren und Leiterplatten entfallen.

Durch diesen einfacheren Aufbau wird überdies erreicht, daß ein Umbau der Nadelkarte für andere zu testende Logik- bzw. Speicherchips ebenfalls einfacher wird.

Insgesamt werden so durch die erfindungsgemäße Kontaktanord­ nung für Nadelkarten eine bessere Signalführung, eine größere Meßsicherheit und ein geringerer Materialverschleiß erreicht.

Nachfolgend wird die Erfindung anhand der Zeichnung näher er­ läutert, in deren einziger Figur eine Draufsicht auf eine er­ findungsgemäße Nadelkarte gezeigt ist.

Die dargestellte Nadelkarte umfaßt Nadeln 1, die sich im we­ sentlichen senkrecht zur Zeichenebene erstrecken und Pads ei­ nes in der Zeichnung nicht dargestellten Logik- bzw. Spei­ cherchips eines Wafers kontaktieren. Von diesen Nadeln sind in mehreren Ebenen, beispielsweise drei Ebenen, Leiter 2 weg­ geführt, um mit einem (ebenfalls nicht gezeigten) Testgerät verbunden zu werden. Dies geschieht beim Stand der Technik dadurch, daß die von den Nadeln 1 abgewandten Enden 3 der Leiter 2 beim Stand der Technik in einen vielpoligen Connec­ tor eingeschoben werden, der auf eine Seite einer kleinen Leiterplatte aufgelötet ist, die auf ihrer anderen Seite mit Steckerleisten verbunden ist, in die vom Testgerät kommende Kabel einsteckbar sind. Connector und Leiterplatte sind, da sie zum Stand der Technik zählen, in der Figur nicht gezeigt.

Die Nadeln 1 sind um einen Massering 4 angeordnet, dessen In­ nenraum einen Ausschnitt 5 bildet, der für Beobachtungszwecke dient.

Außerdem weist die Nadelkarte noch Referenzmarken 6 auf, die zur Justage beispielsweise bei der Leiterplatten-Fertigung herangezogen werden können.

Im Unterschied zum Stand der Technik, bei dem die Verbindung der Nadelkarte über die Enden 3, den Connector, die Leiter­ platte und die Steckerfeiste erfolgt, ist erfindungsgemäß vorgesehen, daß wenigstens eine Steckerleiste 7 bzw. 8 be­ reits auf die Nadelkarte aufgelötet ist, so daß hier direkt das Testgerät durch Einstecken von Kabeln angeschlossen wer­ den kann. Die Steckerleisten 7, 8 sind dabei so gestaltet, daß diese im wesentlichen parallel zueinander liegen und je­ weils verschiedene Ebenen der Leiterbahnen kontaktieren. So sind beispielsweise in der Figur die gezeigten Leiterbahnen der ersten Ebene durch die Steckerleiste 8 kontaktiert. Die Anzahl der Steckerleisten ist also vorzugsweise an die Anzahl der verschiedenen Ebenen der Leiterbahnen angepaßt, braucht dies aber nicht zu sein.

Die Enden 3 der Nadelkarte der Figur könnten gegebenenfalls auch weggelassen werden, da nunmehr die elektrische Verbin­ dung durch Stecker zwischen den Steckerleisten 7, 8 und dem Testgerät erfolgt. Werden die Enden 3 dennoch belassen, so ist die erfindungsgemäße Nadelkarte mit bestehenden Anlagen kompatibel und kann ohne weiteres in diesen zusätzlich einge­ setzt werden.

Die erfindungsgemäße Kontaktanordnung für Nadelkarten zeich­ net sich durch einen kurzen und damit auch sicheren Signalweg aus und ist ohne weiteres an verschiedene zu testende Logik- bzw. Speicherchips anpaßbar, da an ihr hierfür nur wenig Än­ derungen vorgenommen zu werden brauchen. Auch ist die erfin­ dungsgemäße Kontaktanordnung wenig aufwendig, da sie weder einen Connector noch eine Leiterplatte wie die bestehenden Kontaktanordnungen benötigt. Insgesamt wird damit eine hohe Meßsicherheit erzielt, wobei gleichzeitig der Materialver­ schleiß minimiert werden kann.

Claims (5)

1. Kontaktanordnung für Nadelkarten, bei der auf der Nadel­ karte Leiter (2) geführt sind, die sich von Nadeln (1) der Nadelkarte zu einer Verbindungseinheit (7, 8) er­ strecken, die mit von einem Testgerät kommenden Kabeln verbindbar sind, dadurch gekennzeichnet, daß die Verbindungseinheit aus wenigstens einer Stecker­ leiste (7, 8) besteht, die direkt auf der Nadelkarte an­ gebracht ist.

2. Kontaktanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die wenigstens eine Steckerleiste (7, 8) auf die Na­ delkarte aufgelötet ist.

3. Kontaktanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwei Steckerleisten (7, 8) parallel zueinander vorge­ sehen sind.

4. Kontaktanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zu den Nadeln (1) führenden Leiter (2) in ver­ schiedenen Ebenen geführt sind.

5. Kontaktanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Anzahl der Steckerleisten (7, 8) der Anzahl der Ebenen entspricht.