DE19808516A1 - Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips - Google Patents

Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips

Info

Publication number
DE19808516A1
DE19808516A1 DE1998108516 DE19808516A DE19808516A1 DE 19808516 A1 DE19808516 A1 DE 19808516A1 DE 1998108516 DE1998108516 DE 1998108516 DE 19808516 A DE19808516 A DE 19808516A DE 19808516 A1 DE19808516 A1 DE 19808516A1
Authority
DE
Germany
Prior art keywords
printed circuit
chips
substrate
underfill material
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE1998108516
Other languages
English (en)
Inventor
Michael Laentzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Litton Precision Products International GmbH
Original Assignee
Litton Precision Products International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Litton Precision Products International GmbH filed Critical Litton Precision Products International GmbH
Priority to DE1998108516 priority Critical patent/DE19808516A1/de
Priority to PCT/EP1999/001239 priority patent/WO1999044230A1/de
Priority to EP99915538A priority patent/EP1060508A1/de
Publication of DE19808516A1 publication Critical patent/DE19808516A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/303Contactless testing of integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Erfassen von Unregelmäßig­ keiten wie Lufteinschlüssen, ungleichmäßigem Füllgrad und dergleichen in Un­ terfüllmaterialien (Underfill-Materials), die beim oder nach dem Auflöten von Chips auf ein Substrat zur mechanischen Unterstützung und Abstützung von Lötbumps zwischen den Flip-Chip und das Substrat eingebracht werden. Die Er­ findung betrifft weiterhin spezielle für das Verfahren geeignete Unterfüllmateria­ lien sowie mit elektronischen Mikrochips bestückte Leiterplatten, bei denen sol­ che mechanisch stabilisierenden Unterfüllmaterialien verwendet werden.
Unterfüllmaterialien werden eingesetzt, um ICs, die durch das sogenannte Flip- Chip-Verfahren auf Substraten festgelötet werden, mechanisch zu unterstützen beziehungsweise abzustützen. Durch meist relativ hohe Unterschiede der Aus­ dehnungskoeffizienten zwischen dem Siliziummaterial der Chips und den zur Verdrahtung verwendeten Substraten beziehungsweise Leiterplatten werden die dabei auftretenden Kräfte nicht mehr von den Lötstellen ausreichend übertragen und der Einsatz sogenannter Unterfüll-Materialien ist erforderlich. Dabei han­ delt es sich in den meisten Fällen um härtbare Epoxydharzmassen, die mit Füll­ stoffen wie Siliziumdioxid, Berylliumoxid und/oder anderen Füllmaterialien ver­ setzt sind, die gute Wärmeleitung gewährleisten, andererseits aber eine hohe elektrische Isolation ermöglichen. Die auch als Unterfüllkleber bezeichneten Ma­ terialien werden nach dem Auflöten der Chips auf die Substrate beziehungsweise Leiterplatten durch seitliches Anbringen und dann aufgrund der wirkenden Ka­ pillarkräfte unterfüllt. Dabei kommt es prozeßbedingt öfters zum Eintrag von Luftblasen beziehungsweise ein vollständiges Umfließen und Einschließen der Lötbumps ist nicht gewährleistet. In anderen Worten: der Füllgrad ist unbefrie­ digend. Dadurch kann es zu mechanischen Zuverlässigkeitsproblemen kommen, da an den nicht oder nur ungenügend unterfüllten Stellen eine Krafteinleitung beispielsweise bei Temperaturänderungen erfolgen kann.
Zur zerstörungsfreien Prüfung ist es bekannt, mittels Ultraschallmikroskopie Lufteinschlüsse durch Reflektion der Schallwellen an den Grenzflächen zu er­ kennen. Dieses bekannte Prüfverfahren hat seine Grenzen durch die mögliche Auflösung beziehungsweise es reagiert auch auf alle anderen Grenzflächen, wel­ che die von einer Schallquelle abgegebene Schallwelle reflektieren. Außerdem ist dieses bekannte Verfahren in der Regel nicht als Inline-Verfahren, also während des Herstellungsprozesses geeignet; es erfordert überdies einen besonderen Zeit­ aufwand.
Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zum Er­ fassen von Unregelmäßigkeiten wie Lufteinschlüssen und ungleichmäßigen Füll­ graden in Unterfüllmaterialien besser und möglichst während des Herstellungs­ prozesses von mit ICs zu bestückenden Substraten beziehungsweise Leiterplat­ ten zu schaffen.
Die Erfindung ist bei einem Verfahren der eingangs genannten Art erfindungsge­ mäß dadurch gekennzeichnet, daß Unterfüllmaterialien verwendet werden, in die zur Verbesserung der Markierung der Unregelmäßigkeiten bei der Qualitätskon­ trolle mittels Röntgeninspektion mindestens ein Hilfsstoff eingearbeitet ist, der Röntgenstrahlen absorbiert.
Für dieses Verfahren geeignete Unterfüllmaterialien zur mechanischen Unter­ stützung von auf einem Substrat aufzulötenden Chips sind gekennzeichnet durch mindestens einen Hilfsstoffanteil oder ein -anteilsgemisch mit erhöhtem Absorbtionsvermögen für Röntgenstrahlen.
Die aufgezeigten Probleme beim Stand der Technik werden also mit der Erfin­ dung dadurch beseitigt, daß Hilfsstoffe verwendet oder mitverwendet werden, die Röntgenstrahlen absorbieren können, so daß die Qualität des Unterfüllens, also insbesondere der Füllgrad durch die in der Herstellung von Elektronikprodukten übliche Methode der mit Mikroröntgenanalyse gleichzeitig mit anderen Inspekti­ onszielen oder überhaupt erfaßbar und meßbar machen.
Bei Versuchen ergab sich, daß durch die Einarbeitung von geeigneten Hilfsstof­ fen oder Füllstoffanteilen wie Bariumsulfat und anderer bekannter Stoffe eine Markierung für Röntgenstrahlen und damit eine Erfassung der erwähnten Unre­ gelmäßigkeiten möglich ist. Bei Verwendung derartiger Unterfüllmaterialien ist also eine Inline- aber auch eine nachträgliche Qualitätskontrolle durch Röntgen­ inspektion möglich.
Als Füllstoffe kommen - außer dem erwähnten Bariumsulfat - anorganische be­ ziehungsweise organische Jodverbindungen in Frage sowie Verbindungen aus Elementen hoher Ordnungszahl, die sich prinzipiell dazu eignen, Röntgenstrah­ len in ausreichendem Maße zu absorbieren.

Claims (5)

1. Verfahren zum Erfassen von Unregelmäßigkeiten wie Lufteinschlüssen, ungleichmäßigem Füllgrad und dergleichen in Unterfüllmaterialien, die beim oder nach dem Auflöten von Chips auf ein Substrat zur mechanischen Unter­ stützung und Abstützung von Lötbumps zwischen den Chip und das Substrat eingebracht werden, dadurch gekennzeichnet, daß Unterfüllmaterialien ver­ wendet werden, in die zur Verbesserung der Markierung und damit zur Erfas­ sung der Unregelmäßigkeiten bei der Qualitätskontrolle mittels Röntgeninspek­ tion mindestens ein Hilfsstoff eingearbeitet ist, der Röntgenstrahlen absorbiert.
2. Unterfüllmaterial zur mechanischen Unterstützung von auf ein Substrat aufzulötenden Chips, gekennzeichnet durch mindestens einen Hilfsstoffanteil oder ein -anteilsgemisch mit erhöhtem Absorbtionsvermögen für Röntgenstrah­ len.
3. Unterfüllmaterial nach Anspruch 2, dadurch gekennzeichnet, daß der Hilfsstoffanteil oder das -anteilsgemisch Bariumsulfat und/oder eine Jodverbin­ dung enthält.
4. Unterfüllmaterial nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der Füllstoffanteil oder das -anteilsgemisch Verbindung aus Elementen hoher Ordnungszahl enthält.
5. Mit elektronischen, durch Unterfüllmaterialien mechanisch stabilisierten Chips bestücktes Substrat, dadurch gekennzeichnet, daß in das Unterfüllma­ terial ein Röntgenstrahlen verstärkt absorbierender Hilfs- oder Füllstoff eingela­ gert ist.
DE1998108516 1998-02-27 1998-02-27 Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips Withdrawn DE19808516A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1998108516 DE19808516A1 (de) 1998-02-27 1998-02-27 Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips
PCT/EP1999/001239 WO1999044230A1 (de) 1998-02-27 1999-02-26 Unterfüllmaterial für flip-chip-bestückte leiterplatten, damit ausgerüstete leiterplatte sowie verfahren zur füllgradüberprüfung von damit unterfüllten chips
EP99915538A EP1060508A1 (de) 1998-02-27 1999-02-26 Unterfüllmaterial für flip-chip-bestückte leiterplatten, damit ausgerüstete leiterplatte sowie verfahren zur füllgradüberprüfung von damit unterfüllten chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998108516 DE19808516A1 (de) 1998-02-27 1998-02-27 Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips

Publications (1)

Publication Number Publication Date
DE19808516A1 true DE19808516A1 (de) 1999-09-09

Family

ID=7859232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998108516 Withdrawn DE19808516A1 (de) 1998-02-27 1998-02-27 Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips

Country Status (3)

Country Link
EP (1) EP1060508A1 (de)
DE (1) DE19808516A1 (de)
WO (1) WO1999044230A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889122A (en) * 1974-04-26 1975-06-10 Nasa Method of determining bond quality of power transistors attached to substrates
JP2533475B2 (ja) * 1985-04-19 1996-09-11 株式会社日立製作所 半導体装置の製造方法
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
JPH10318949A (ja) * 1997-05-21 1998-12-04 Ricoh Co Ltd 検査装置および半導体検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5203076A (en) * 1991-12-23 1993-04-20 Motorola, Inc. Vacuum infiltration of underfill material for flip-chip devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FRANK U.E., EUPAC '96, 2nd. European Conference on Electronic Packaging Technology and 8th International Conference on Interconnection Technology in Electronics, Düsseldorf, Germany: Deutscher Verlag für Schweisstechnik, 1996, p. 162 of 176 pp. *

Also Published As

Publication number Publication date
WO1999044230A1 (de) 1999-09-02
EP1060508A1 (de) 2000-12-20

Similar Documents

Publication Publication Date Title
DE102005046280B4 (de) Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE19839760A1 (de) Verfahren zur Verbindung von elektronischen Bauelementen mit einem Trägersubstrat sowie Verfahren zur Überprüfung einer derartigen Verbindung
O'Malley et al. The importance of material selection for flip chip on board assemblies
DE10236689A1 (de) Halbleitervorrichtung
Giesler et al. Flip chip on board connection technology: Process characterization and reliability
US5651493A (en) Method of performing solder joint analysis of semi-conductor components
WO2012103868A2 (de) Verfahren und vorrichtung zur elektrischen kontaktierung von anschlussflächen zweier substrate
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE19801247B4 (de) Verfahren und Vorrichtung zum präzisen Ausrichten von Halbleiter-Chips auf einem Substrat
DE19808516A1 (de) Unterfüllmaterial für Flip-Chip-bestückte Leiterplatten, damit ausgerüstete Leiterplatte sowie Verfahren zur Füllgradüberprüfung von damit unterfüllten Chips
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE102004005586B3 (de) Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben
DE112019007581T5 (de) Plattenanordnung mit CVDD-(Chemical Vapor Deposition Diamond)-Fenstern für den Wärmetransport
DE112010002901T5 (de) Verbindungsanordnungen und Verfahren zum Herstellen und Verwenden derselben
DE10233641A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE60223211T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10043193A1 (de) Prüfgerät für Halbleitersubstrate
DE10036976A1 (de) Verfahren zum Verbinden und Verbindungsaufbau eines thermoplastischen Harzmaterials
Shi et al. Systematic studies of second level interconnection reliability of edge and corner bonded lead-free array-based packages under mechanical and thermal loading
Wang et al. Novel single pass reflow encapsulant for flip chip application
DE19822470A1 (de) Formteil und Verfahren zur Befestigung elektronischer Bauelemente auf Trägern
DE10258798A1 (de) Verfahren und Vorrichtung zum partiellen Aufbringen von Klebstoff auf elektronische Bauelemente, Bestückvorrichtung zum Bestücken von Bauelementen
Chen et al. Three-dimensional X-Ray laminography as a tool for detection and characterization of package on package (PoP) defects
Plachý et al. Board Level Underfill–the Influence of Flux

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal