DE19757609A1

DE19757609A1 - Soi-mosfet

Info

Publication number: DE19757609A1
Application number: DE1997157609
Authority: DE
Inventors: Jenoe Dr Tihanyi
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1997-12-23
Filing date: 1997-12-23
Publication date: 1999-07-01
Also published as: WO1999034448A1

Description

Die vorliegende Erfindung betrifft einen SOI-MOSFET ("Silicon-on-Insulator"-MOS-Feldeffekttransistor) mit einer auf einem Halbleiterkörper vorgesehenen Isolatorschicht und in bzw. auf der Isolatorschicht eingebetteten Siliziuminseln. Außerdem bezieht sich die vorliegende Erfindung auf ein Ver fahren zum Herstellen eines solchen SOI-MOSFETs.

Sehr kleine MOSFETs, deren Abmessungen unterhalb der Größen ordnung von 1 µm liegen, sogenannte Submikron-MOSFETs, die in SOI-Technologie ausgeführt sind, haben den Vorteil, daß die Isolationsabstände zwischen den einzelnen MOSFETs sehr klein gemacht werden können, daß weiterhin die zwischen einzelnen MOSFETs auftretenden parasitären Kapazitäten sehr gering sind, und daß als Folge hiervon die Freiheit bei der Gestal tung der integrierten Schaltung, die sogenannte Designfrei heit, hoch ist.

Für einen zuverlässigen Betrieb und eine gute Funktion einer MOSFET-Schaltung ist oft Voraussetzung, daß die jeweiligen Kanalzonen der einzelnen MOSFETs in der sogenannten "body"-Re gion, also der Teil der einzelnen Silizium-Inseln in der Isolatorschicht, der die Kanalzonen bildet, auf festem Poten tial liegen. Dieses feste Potential der Kanalzonen der ein zelnen MOSFETs ist Grundvoraussetzung für einen zuverlässigen Betrieb einer MOSFET-Schaltung in SOI-Technologie.

Es hat sich nun aber gezeigt, daß bei Submikron-MOSFETs in SOI-Technologie dieses feste Potential der einzelnen Kanalzo nen bzw. der "body"-Region nur schwierig zu realisieren ist und in der Praxis ein in gewissem Ausmaß potentialfreier bzw. "floating body" in Kauf genommen werden muß.

Soll ein solcher "floating body" zuverlässig vermieden wer den, so ist es bisher erforderlich, die Abmessungen der Sub mikron-MOSFETs soweit zu erhöhen, bis ein festes Potential für die "body"-Region gewährleistet werden kann. Dies geht aber auf Kosten der angestrebten hohen Packungsdichte und ge ringen Kapazität und damit auch der Designfreiheit. Ohne Kom promisse hinsichtlich größeren Abmessungen konnte bisher das Problem des "floating body" bei Submikron-MOSFETs in SOI-Tech nologie nicht gelöst werden, was äußerst unbefriedigend ist.

Es ist daher Aufgabe der vorliegenden Erfindung, einen SOI-MOSFET zu schaffen, der auch im Submikron-Bereich seiner Ab messungen die Einstellung eines festen Potentials in seiner "body"-Region erlaubt; außerdem soll ein Verfahren zum Her stellen eines solchen SOI-MOSFETs angegeben werden.

Diese Aufgabe wird bei einem SOI-MOSFET der eingangs genann ten Art erfindungsgemäß gelöst durch eine Grabenzone, die die jeweilige Silizium-Insel mit einer unterhalb der Grabenzone gelegenen hochdotierten Zone im Halbleiterkörper oder in der Isolatorschicht verbindet.

Die Grabenzone und die hochdotierte Schicht haben dabei den gleichen Leitfähigkeitstyp, also beispielsweise den p-Leit fähigkeitstyp, wenn in der Silizium-Insel ein n-Kanal-MOSFET vorgesehen ist.

In einer Weiterbildung der Erfindung kann durch die Grabenzo ne zwischen deren Seitenwänden noch eine weitere hochdotierte Schicht vorgesehen sein, aus der wie aus der hochdotierten Schicht im Halbleiterkörper Dotierstoff ausdiffundiert und so ein genaues Dotieren von kleinen Volumina und damit ein exak tes Einstellen der Dotierungskonzentration in der "body"-Re gion der Silizium-Insel erlaubt.

Die hochdotierte Schicht im Halbleiterkörper und die im Gra ben geführte weitere hochdotierte Schicht werden zweckmäßi gerweise beide durch Ionenimplantation hergestellt. Damit kann die Ausgangsdotierung der hochdotierten Schichten genau eingestellt werden, was nach einer Ausdiffusion, beispiels weise gemäß der sogenannten "Rapid Thermal Annealing"-Methode (rasche thermische Ausheil- bzw. Glühmethode) geschehen kann.

Damit ist es möglich, über die Grabenzone in der Isolator schicht die "body"-Region und damit die Kanalzone genau zu dotieren, was eine freie Einstellbarkeit beispielsweise der Einsatzspannung des SOI-MOSFETs durch geeignete Wahl der ent sprechenden Diffusionsparameter erlaubt.

Wesentlich an der vorliegenden Erfindung ist also, daß die "body"-Region des Submikron-MOSFETs in SOI-Technologie über eine Grabenzone im Isolator mit einer hochdotierten Zone ver bunden ist. Diese hochdotierte Zone, die gewöhnlich im Halb leitersubstrat des SOI-MOSFETs liegt, kann in einer Weiter bildung der Erfindung aber auch in der Isolatorschicht unter gebracht sein.

Bei einer integrierten Schaltung mit mehreren SOI-MOSFETs brauchen die hochdotierten Zonen im Halbleiterkörper oder in der Isolatorschicht, die für die genaue Einstellung der Do tierungskonzentration in der "body"-Region der einzelnen Si lizium-Inseln sorgen, nicht auf dem gleichen Potential zu liegen. So können diese hochdotierten Zonen durch pn-Übergän ge voneinander isoliert werden und abhängig von dem speziel len Bedarf der jeweiligen integrierten Schaltung unterschied liche Potentiale voneinander haben. Selbstverständlich ist es aber auch möglich, in vorteilhafter Weise ganzen Gruppen von verschiedenen SOI-MOSFETs jeweils eine hochdotierte Zone zu zuordnen, wenn diese SOI-MOSFETs ähnliche Dotierungskonzen trationen in ihrer jeweiligen "body"-Region haben sollen.

Als Dotierstoff für die hochdotierten Zonen kann beispiels weise Bor verwendet werden, wenn ein n-Kanal-SOI-MOSFET ge schaffen werden soll. Selbstverständlich ist aber auch eine Dotierung mit umgekehrten Leitfähigkeitstypen möglich. So kann die hochdotierte Zone beispielsweise mit Phosphor do tiert werden, wenn ein p-Kanal-SOI-MOSFET hergestellt werden soll.

Die Einstellung der Lage der Grabenzone in bezug auf die Si lizium-Insel ist nach Bedarf vorzunehmen. Es genügt, wenn die Grabenzone die "body"-Region der Silizium-Insel erreicht, um dort für eine genaue Einstellung der Dotierungskonzentration sorgen zu können. Die Öffnung der Grabenzone zur Silizium-In sel muß also nicht symmetrisch zu dieser gestaltet werden.

Ein weiterer Vorteil des erfindungsgemäßen SOI-MOSFETs liegt darin, daß über die Grabenzone für eine gute Wärmeabführung in den Halbleiterkörper gesorgt ist.

Ein Verfahren zum Herstellen des erfindungsgemäßen SOI-MOSFETs zeichnet sich dadurch aus, daß nach der Erzeugung ei ner Isolatorschicht und deren Strukturierung eine Grabenät zung in der Isolatorschicht vorgenommen wird und daß sodann nach Abscheiden einer Siliziumschicht und deren Planarisie rung im Halbleiterkörper und/oder in der Isolatorschicht durch Ionenimplantation hochdotierte Schichten erzeugt wer den, aus denen Dotierstoff in die Kanalzone der Silizi um-Inseln ausdiffundiert.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 eine Schnittdarstellung eines erfindungsgemä ßen SOI-MOSFETs nach einem ersten Ausfüh rungsbeispiel der vorliegenden Erfindung,

Fig. 2 eine Draufsicht auf den SOI-MOSFET von Fig. 1,

Fig. 3 und 4 Schnittdarstellungen zur Erläuterung eines Verfahrens zur Herstellung des erfindungsge mäßen SOI-MOSFETs, und

Fig. 5 eine Schnittdarstellung durch ein zweites Ausführungsbeispiel des erfindungsgemäßen SOI-MOSFETs.

In Fig. 1 ist auf einem Halbleiterkörper 1 aus beispielsweise einem Siliziumsubstrat eine Isolatorschicht 2 aus beispiels weise Siliziumdioxid vorgesehen, in welcher sich eine Silizi um-Insel 3 befindet, die eine beispielsweise n-leitende Drainzone 4 und eine n-leitende Sourcezone 5 eines n-Ka nal-SOI-MOSFETs aufweist. Die Drainzone 4 kann vom LDD-Typ (LDD = lightly doped drain bzw. schwach dotierte Drain) sein. Zwi schen der Drainzone 4 und der Sourcezone 5 befindet sich eine ursprünglich n-dotierte "body"-Region 6. Die Drainzone 4 ist mit einer Drainelektrode 7 kontaktiert, während die Sourcezo ne 5 mit einer Sourceelektrode 8 versehen ist. Die Elektroden 7, 8 können beispielsweise aus Aluminium bestehen. Oberhalb der "body"-Region 6 ist eine Isolatorschicht 9 aus beispiels weise Siliziumdioxid vorgesehen, in die eine Gateelektrode 10 aus beispielsweise polykristallinem Silizium eingebettet ist.

Die Schichtdicke der Zonen 4, 5, 6, also die Schichtdicke der Silizium-Insel 3 kann beispielsweise 1/100 bis 1 µm betragen. Die Ausdehnung von dem in der Zeichnung der Fig. 1 linken Rand der Drainzone 4 bis zu dem rechten Rand der Sourcezone 5 kann etwa 1/10 µm bis 100 µm aufweisen.

Erfindungsgemäß ist unterhalb der "body"-Region 6 durch die Isolatorschicht 2 eine aus einkristallinem Silizium bestehen de Grabenzone 11 vorgesehen. Diese Grabenzone 11 ist wie eine Kanalzone 12 in der Mitte der "body"-Region 6 beispielsweise mit Bor p-dotiert.

Zur Einstellung der Dotierungskonzentration in der Kanalzone 12 wird in den Halbleiterkörper 1 eine Ionenimplantations schicht 13 eingebracht, indem beispielsweise Bor-Ionen dort implantiert werden. Gegebenenfalls kann noch eine weitere Ionenimplantationsschicht 14 aus ebenfalls Bor-Ionen in der Isolatorschicht 2 und durch die Grabenzone 11 hindurch vorge sehen werden. Durch Ausdiffusion von Borionen aus den Implan tationsschichten 13 bzw. 14 durch bzw. aus der Grabenzone 11 in die Kanalzone 12 kann dort genau die gewünschte Dotie rungskonzentration eingestellt werden, um so die Kanalzone 12 auf einem festen Potential zu halten (vgl. hierzu die Pfeile 19 in Fig. 1, die in den übrigen Figuren weggelassen sind).

Die Kontaktierung der hochdotierten Zone im Halbleiterkörper 1, also letztlich die Kontaktierung der Ionenimplantations schicht 13 bzw. der durch Ausdiffusion aus dieser Zone gebil deten hochdotierten Zone im Bereich der Grabenzone 11 unter halb der Kanalzone 12 kann in beliebiger Weise erfolgen, also beispielsweise von der Unterseite des Halbleiterkörpers 1 aus.

Fig. 2 zeigt in einer Draufsicht die wesentlichen Teile des SOI-MOSFETs von Fig. 1, wobei beispielsweise die Isolator schicht 2, die Elektroden 7 und 8 und die Isolatorschicht 9 weggelassen sind. Ein Rand 15 gibt hier die Grenze der p⁺-Zone an, die durch Ausdiffusion aus der Ionenimplantations schicht 13 im Halbleiterkörper 1 entstanden ist.

Die Fig. 3 und 4 zeigen einzelne Schritte zur Herstellung des erfindungsgemäßen SOI-MOSFETs:

Zunächst wird auf dem Halbleiterkörper 1 aus einem Silizium substrat, das beispielsweise p-leitend ist, die Isolator schicht 2 aus Siliziumdioxid aufgebracht und durch Ätzung strukturiert, so daß ein Graben 16 entsteht. Auf der so er haltenen Struktur wird eine Siliziumschicht 17 abgeschieden und anschließend, wie in Figur gezeigt ist, planarisiert. Es schließen sich sodann zwei Ionenimplantationsschritte mit beispielsweise Bor an, um die Ionenimplantationsschichten 13 und 14 zu erzeugen, aus denen sodann gegebenenfalls eine Aus diffusion vorgenommen wird, um die Siliziumschicht 17 im Be reich des Grabens 16, also die Grabenzone 11 und den darüber liegenden Bereich der Silizium-Insel 3, d. h. die Kanalzone 12, in gewünschter Weise zu dotieren.

Anschließend folgen dann in üblicher Weise die Dotierung der Siliziumschicht 17, das Auftragen einer polykristallinen Si liziumschicht zur Bildung der Gateelektrode 10, die Metalli sierung zur Erzeugung der Elektroden 7, 8 usw.

Fig. 5 zeigt ein zweites Ausführungsbeispiel der Erfindung, bei dem eine hochdotierte Zone 18 mit der Ionenimplantations schicht 13 nicht im Halbleiterkörper 1, sondern vielmehr in der Isolatorschicht 2 untergebracht ist. Im übrigen ist die ses Ausführungsbeispiel aber in gleicher Weise aufgebaut wie das Ausführungsbeispiel von Fig. 1, so daß hierzu nähere Er läuterungen entfallen können.

Bezugszeichenliste

1

Halbleiterkörper

2

Isolatorschicht

3

Silizium-Insel

4

Drainzone

5

Sourcezone

6

body-Region

7

Drainelektrode

8

Sourceelektrode

9

Isolatorschicht

10

Gateelektrode

11

Grabenzone

12

Kanalzone

13

Implantationsschicht

14

Implantationsschicht

15

Rand

16

Graben

17

Siliziumschicht

18

Hochdotierte Zone

19

Pfeile (Diffusion)

Claims

1. SOI-MOSFET mit einer auf einem Halbleiterkörper (1) vor gesehenen Isolatorschicht (2) und in bzw. auf der Isola torschicht (2) eingebetteten Silizium-Inseln (3), gekenn zeichnet durch eine Grabenzone (11), die die jeweilige Silizium-Insel (3) mit einer unterhalb der Grabenzone (11) gelegenen hochdotierten Zone (13; 14; 18) im Halb leiterkörper (1) und/oder in der Isolatorschicht (2) ver bindet.

2. SOI-MOSFET nach Anspruch 1, dadurch gekennzeichnet, daß die Grabenzone (11) und die hochdotierte Zone (13; 14; 18) den gleichen Leitfähigkeitstyp haben.

3. SOI-MOSFET nach Anspruch 1 oder 2, gekennzeichnet durch eine durch die Grabenzone (11) zwischen deren Seitenwän den verlaufende weitere hochdotierte Zone (14).

4. SOI-MOSFET nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die hochdotierte Zone (13; 18) und/oder die weitere hochdotierte Zone (14) durch Ionenimplantati on hergestellt sind.

5. SOI-MOSFET nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß die hochdotierte Zone (18) vollkommen in die Isolatorschicht (2) eingebettet ist.

6. SOI-MOSFET nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß die hochdotierte Zone mit Bor dotiert ist.

7. Verfahren zum Herstellen des SOI-MOSFETs nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine auf einen Halbleiterkörper (1) aufgetragene Isolatorschicht (2) zur Bildung eines Grabens (16) strukturiert wird, daß nach Auftragen einer Halbleiterschicht (17) auf die so erhaltene Struktur wenigstens eine hochdotierte Schicht (13, 14) durch Ionenimplantation im Halbleiterkörper (1) und/oder in der Isolatorschicht (2) und in der im Graben (16) gelegenen Siliziumschicht (17) gebildet wird, und daß aus dieser hochdotierten Schicht Dotierstoff in den Bereich der späteren Kanalzone (12) eingebracht wird.