JPH09162395A - 絶縁ゲート型トランジスタ - Google Patents

Abstract

(57)【要約】 【課題】 単結晶半導体層内にソース領域とオフセット
領域とドレイン領域とがソース領域及びオフセット領域
間にチャンネル領域を形成するように形成され、単結晶
半導体層の第１の主面上にゲート電極がゲート絶縁膜を
介してチャンネル領域に対向して形成されている絶縁ゲ
ート型トランジスタにおいて、オン抵抗を小さくして高
速動作が得られ、また寄生バイポーラトランジスタがオ
ンになるおそれのないようにする。 【解決手段】 単結晶半導体層の第２の主面上にチャン
ネル領域からドレイン領域に到る領域を覆っている絶縁
層が形成され、チャンネル領域の絶縁層に覆われていな
い一部領域に、その一部領域から絶縁層上にチャンネル
領域からドレイン領域に到る領域と対向して延長してい
るバックゲート電極がオーミックに連結している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果型及びバ
イポーラ型の絶縁ゲート型トランジスタに関する。

【０００２】

【従来の技術】従来、図１０及び図１１を伴って次に述
べる電界効果型の絶縁ゲート型トランジスタが提案され
ている。

【０００３】すなわち、例えばシリコンでなり且つ第１
の導電型としての例えばｐ型を与える不純物を比較的高
い濃度で導入している、ｐ型を有する単結晶半導体基板
本体２上に、例えばＳｉＯ₂ でなる絶縁層３を介して、
例えばシリコンでなり且つｐ型を与える不純物を比較的
低い濃度で導入している、ｐ型を有する単結晶半導体層
４が形成されている半導体基板１を用い、そして、その
半導体基板１の単結晶半導体層４内に、単結晶半導体基
板本体２側とは反対側から、第１の導電型とは逆の第
２の導電型としてのｎ型を与える不純物を比較的高い濃
度で導入している、ｎ型を有するソース領域５と、ｎ
型を与える不純物を比較的低い濃度で導入している、ｎ
型を有するオフセット領域６と、ソース領域５には連
接していないがオフセット領域６には連接し、且つｎ型
を与える不純物を比較的高い濃度で導入している、ｎ型
を有するドレイン領域７とが、ともに絶縁層３に達する
深さに、且つソース領域５及びオフセット領域６には連
接しているがドレイン領域７には連接していないチャン
ネル領域８を形成するように、形成されている。

【０００４】また、半導体基板１の単結晶半導体層４内
に、図１１を参照してとくに明らかなように、単結晶半
導体基板本体２側とは反対側から、ｐ型を与える不純物
を比較的高い濃度で導入している、ｐ型を有するバック
ゲート電圧付与用領域９が、ソース領域５と並置連接し
且つ一方の端が、ソース領域５とともにオフセット領域
８のソース領域５側と端と対向するように、絶縁層３に
達する深さに形成されている。

【０００５】さらに、半導体基板１上に、単結晶半導体
層４上において、例えば多結晶シリコンでなるゲート電
極１０が、ゲート絶縁膜１１を介して、チャンネル領域
８に対向するように形成されている。

【０００６】また、半導体基板１上に、ソース領域５及
びバックゲート電圧付与用領域９上において、それらに
オーミックに連結しているソース電極兼バックゲート電
極１２が形成されているとともに、ドレイン領域７上に
おいて、それにオーミックに連結しているドレイン電極
１３が形成されている。なお、図１０及び図１１におい
て、１４は、半導体基板１上に形成されている層間絶縁
層である。

【０００７】以上が、従来提案されている電界効果型の
絶縁ゲート型トランジスタの構成である。

【０００８】このような構成を有する従来の電界効果型
の絶縁ゲート型トランジスタによれば、ソース電極兼バ
ックゲート電極１２及びドレイン電極１３間、従って、
ソース領域５及びドレイン領域７間に、負荷（図示せ
ず）を、正極側をドレイン電極１３側とする電源（図示
せず）を介して接続し、また、ソース電極兼バックゲー
ト電極１２及びゲート電極１０間、従って、ソース領域
５及びドレイン領域７間に制御電圧源（図示せず）を接
続すれば、制御電圧源からの制御電圧の値に応じて、チ
ャンネル領域８のゲート絶縁膜１１側にソース領域５及
びオフセット領域６間に延長するｎチャンネルが形成さ
れるのを制御することができ、従って、ソース電極兼バ
ックゲート電極１２、従ってソース領域５と、ドレイン
電極１３、従ってドレイン領域７との間をオン状態にす
るのを制御することができ、よって、制御電圧源からの
制御電圧の値に応じて、負荷に電流を供給するのを制御
することができる、という電界効果型の絶縁ゲート型ト
ランジスタとしての機能が得られる。

【０００９】また、図１０及び図１１に示す従来の電界
効果型の絶縁ゲート型トランジスタの場合、チャンネル
領域８及びドレイン領域７間に比較的低いｎ型不純物濃
度を有するオフセット領域６が配されている構成を有す
るので、ソース電極兼バックゲート電極１２及びドレイ
ン電極１３間、従ってソース領域５及びドレイン領域７
間の耐圧が、オフセット領域６及びドレイン領域７がド
レイン領域７と同様のドレイン領域に置換されていると
した場合に比し、高く、よって、ソース電極兼バックゲ
ート電極１２及びドレイン電極１３間に負荷を通じて接
続される電源の電圧の制限を、オフセット領域６及びド
レイン領域７がドレイン領域７と同様のドレイン領域に
置換されているとした場合に比し、緩和し得る。

【００１０】さらに、図１０及び図１１に示す従来の電
界効果型の絶縁ゲート型トランジスタの場合、チャンネ
ル領域８に連接してるバックゲート電圧付与用領域９を
有するので、チャンネル領域８にソース領域５と同電位
になるバックゲート電圧をソース電極兼バックゲート電
極１２を介して付与させることができ、よって、上述し
た電界効果型の絶縁ゲート型トランジスタとしての機能
を安定に得ることができる。

【００１１】また、従来、図１２及び図１３を伴って次
に述べるバイポーラ型の絶縁ゲート型トランジスタが提
案されている。なお、図１２及び図１３において、図１
０及び図１１との対応部分には同一符号を付して示す。

【００１２】すなわち、図１０及び図１１に示す従来の
電界効果型の絶縁ゲート型トランジスタの場合と同様
の、例えばシリコンでなり且つ第１の導電型としての例
えばｐ型を与える不純物を比較的高い濃度で導入してい
る、ｐ型を有する単結晶半導体基板本体２上に、例えば
ＳｉＯ₂ でなる絶縁層３を介して、ｐ型を与える不純物
を比較的低い濃度で導入している、ｐ型を有する単結晶
半導体層４が形成されている半導体基板１を用い、そし
て、その半導体基板１の単結晶半導体層４内に、単結晶
半導体基板本体２側とは反対側から、ｐ型を与える不
純物を比較的高い濃度で導入している、ｐ型を有するバ
ックゲート電圧付与用領域９と、バックゲート電圧付
与用領域９に連接し且つ第１の導電型とは逆の第２の導
電型としてのｎ型を与える不純物を比較的高い濃度で導
入している、ｎ型を有するソース領域（エミッタ領域と
も称される）５と、ｎ型を与える不純物を比較的低い
濃度で導入している、ｎ型を有するオフセット領域６
と、ソース領域５には連接していないがオフセット領
域６には連接し且つｐ型を与える不純物を比較的高い濃
度で導入している、ｐ型を有するドレイン領域（コレク
タ領域とも称される）２７とが、オフセット領域６及び
バックゲート電圧付与用領域９については絶縁層３に達
する深さに、ソース領域５及びドレイン領域２７につい
ては絶縁層３に達しない深さに、且つバックゲート電圧
付与用領域９、ソース領域５及びオフセット領域６には
連接しているがドレイン領域７には連接していないチャ
ンネル領域８（ベース領域とも称される）を形成するよ
うに、形成されている。

【００１３】また、半導体基板１上に、単結晶半導体層
４上において、ゲート電極１０が、図１０及び図１１に
示す従来の絶縁ゲート型トランジスタの場合と同様に、
ゲート絶縁膜１１を介して、チャンネル領域８に対向す
るように形成されている。

【００１４】また、半導体基板１上に、ソース領域５及
びバックゲート電圧付与用領域９上において、それらに
オーミックに連結しているソース電極兼バックゲート電
極１２が形成されているとともに、ドレイン領域７上に
おいて、それにオーミックに連結しているドレイン電極
１３が形成されている。なお、図１２及び図１３におい
て、１４は、半導体基板１１上に形成されている層間絶
縁層である。

【００１５】以上が従来提案されているバイポーラ型の
絶縁ゲート型トランジスタの構成である。

【００１６】このような構成を有する従来の絶縁ゲート
型トランジスタによれば、図１０及び図１１に示す従来
の絶縁ゲート型トランジスタの場合と同様に、ソース電
極兼バックゲート電極１２及びドレイン電極１３、従っ
てソース領域５及びドレイン領域２７間に、負荷（図示
せず）を、正極側をドレイン電極１３側とする電源（図
示せず）を介して接続し、また、ソース電極兼バックゲ
ート電極１２及びゲート電極１０間、従ってソース領域
５及びゲート電極１０間に制御電圧源（図示せず）を接
続すれば、制御電圧源からの制御電圧の値に応じて、チ
ャンネル領域８のゲート絶縁膜１１側にソース領域５及
びオフセット領域６間に延長するｎチャンネルが形成さ
れるのを制御することができ、従って、ソース電極兼バ
ックゲート電極１２、従ってソース領域５と、ドレイン
電極１３、従ってドレイン領域２７との間をオン状態に
するのを制御することができ、また、この場合、ドレイ
ン領域２７が、図１０及び図１１に示す従来の電界効果
型の絶縁ゲート型トランジスタの場合のドレイン領域７
とは異なり、ｐ型を有するので、ドレイン領域２７から
オフセット領域６を通じてチャンネル領域８側にホール
を注入させることができ、よって、制御電圧源からの制
御電圧の値に応じて、負荷に電流を供給するのを、電流
の供給時の電流を図１０及び図１１に示す従来の電界効
果型の絶縁ゲート型トランジスタの場合に比し大きな値
にすることができる態様で、制御することができる、と
いうバイポーラ型の絶縁ゲート型トランジスタとしての
機能が得られる。

【００１７】また、図１２及び図１３に示す従来のバイ
ポーラ型の絶縁ゲート型トランジスタの場合、図１０及
び図１１に示す従来の電界効果型の絶縁ゲート型トラン
ジスタの場合に準じて、チャンネル領域８及びドレイン
領域２７間に比較的低いｎ型不純物濃度を有するオフセ
ット領域６が配されている構成を有するので、ソース電
極兼バックゲート電極１２及びドレイン電極１３間、従
ってソース領域５及びドレイン領域２７間の耐圧が、オ
フセット領域６及びドレイン領域２７がドレイン領域２
７と同様のドレイン領域に置換されているとした場合に
比し高く、よって、ソース電極兼バックゲート電極１２
及びドレイン電極１３間、従ってソース領域５及びドレ
イン領域２７間に負荷を通じて接続される電源の電圧の
制限を、オフセット領域６及びドレイン領域２７がドレ
イン領域２７と同様のドレイン領域に置換されていると
した場合に比し、緩和し得る。

【００１８】さらに、図１２及び図１３に示す従来のバ
イポーラ型の絶縁ゲート型トランジスタの場合も、図１
０及び図１１に示す従来の電界効果型の絶縁ゲート型ト
ランジスタの場合と同様に、チャンネル領域８に連接し
ているバックゲート電圧付与用領域９を有するので、チ
ャンネル領域８にソース領域５と同電位になるバックゲ
ート電圧をソース電極兼バックゲート電極１２を介して
付与させることができ、よって、上述したバイポーラ型
の絶縁ゲート型トランジスタとしての機能を安定に得る
ことができる。

【００１９】

【発明が解決しようとする課題】図１０及び図１１に示
す従来の電界効果型の絶縁ゲート型トランジスタの場
合、チャンネル領域８にバックゲート電圧を与えるため
のバックゲート電圧付与用領域９を有し、そして、その
バックゲート電圧付与用領域９のゲート電極１０側の端
が、オフセット領域６のゲート電極１０側の端と、ソー
ス領域５のゲート電極１０側の端と並置した関係で対向
して配されているため、実効ゲート幅が、ソース領域５
及びバックゲート電圧付与用領域９がソース領域５と同
様のソース領域に置換されているとした場合に比し、バ
ックゲート電圧付与用領域９のゲート電極１０側の端の
幅分狭い。このため、ソース領域５及びドレイン領域７
間で上述したようにオン状態を得たときの、そのオン時
の抵抗が、ソース領域５及びバックゲート電圧付与用領
域９がソース領域５と同様のソース領域に置換されてい
るとした場合に比し、高く、よって、上述した電界効果
型の絶縁ゲート型トランジスタとしての機能を高速に得
るのに一定の限度を有する、という欠点を有していた。

【００２０】また、図１０及び図１１に示す従来の電界
効果型の絶縁ゲート型トランジスタの場合、上述した電
界効果型の絶縁ゲート型トランジスタとしての実効ゲー
ト幅を、ソース領域５及びバックゲート電圧付与用領域
９がソース領域５と同様のソース領域に置換されている
とした場合と同じにするように、ソース領域５のゲート
電極１０側の端の幅を、ソース領域５及びバックゲート
電圧付与用領域９がソース領域５と同様のソース領域に
置換されているとした場合と同じにすれば、ソース領域
５のゲート電極１０側の端の幅とバックゲート電圧付与
用領域９のゲート電極１０側の端の幅との和が、この場
合の実効ゲート幅に比し、バックゲート電圧付与用領域
９のゲート電極１０側の端の幅分広くなるので、この
分、電界効果型の絶縁ゲート型トランジスタとしてのゲ
ート容量が大きくなり、よって、上述した電界効果型の
絶縁ゲート型トランジスタとしての機能を高速に得るの
に一定の限度を有する、という欠点を有していた。この
ことは、ソース領域５のゲート電極１０側の端の幅を、
ソース領域５及びバックゲート電圧付与用領域９がソー
ス領域５と同様のソース領域に置換されているとした場
合と同じにするようにするのに応じて、オフセット領域
６のゲート電極１０側の端の幅を、この場合のソース領
域５のゲート電極１０側の端の幅とバックゲート電圧付
与用領域９のゲート電極１０側の端の幅との和にするの
を可とすることから、そのようにすれば、なおさらであ
る。

【００２１】さらに、図１０及び図１１に示す従来の電
界効果型の絶縁ゲート型トランジスタの場合、上述した
欠点を回避するために、バックゲート電圧付与用領域９
の幅を狭くすることが考えられるが、そのようにする場
合、そのようなバックゲート電圧付与用領域９を単結晶
半導体層４内に形成するのに困難を伴う、という欠点を
有する。このことは、ゲート電極８５の微細化を計れ
ば、なおさらである。

【００２２】また、図１０及び図１１に示す従来の電界
効果型の絶縁ゲート型トランジスタの場合、ソース領域
５とチャンネル領域８とオフセット領域６とバックゲー
ト電圧付与用領域９とで、ソース領域５をエミッタ、チ
ャンネル領域８をベース、オフセット領域６をコレク
タ、バックゲート電圧付与用領域９を外部ベースとする
寄生バイポーラトランジスタが構成され、そして、その
寄生バイポーラトランジスタのベース抵抗が、外部ベー
スとしてのバックゲート電圧付与用領域９の抵抗を含ん
で決定され、また、ベースとしてのチャンネル領域８が
ｐ型を与える不純物を比較的低い濃度でしか導入してい
ず且つ薄い厚さを有する単結晶半導体層４の一部で構成
されていることから、比較的高く、このため、寄生バイ
ポーラトランジスタがオン状態になるおそれを有し、そ
して、そのように寄生バイポーラトランジスタがオン状
態になれば、上述した電界効果型の絶縁ゲート型トラン
ジスタとしての機能が得られなくなる、という欠点を有
していた。

【００２３】また、図１２及び図１３に示す従来のバイ
ポーラ型の絶縁ゲート型トランジスタの場合、図１０及
び図１１に示す従来の電界効果型の絶縁ゲート型トラン
ジスタの場合と同様に、ソース領域５とチャンネル領域
８とオフセット領域６とで、ソース領域５をエミッタ、
チャンネル領域８をベース、オフセット領域６をコレク
タとする寄生バイポーラトランジスタが構成され、そし
て、その寄生バイポーラトランジスタのベース抵抗が、
ベースとしてのチャンネル領域８がｐ型を与える不純物
を比較的低い濃度でしか導入していず且つ薄い厚さを有
する単結晶半導体層４の一部で構成されていることか
ら、比較的高い外、上述したバイポーラ型の絶縁ゲート
型トランジスタとしての機能が得られるとき、上述した
ようにドレイン領域２７から、コレクタとしてのオフセ
ット領域６を通じて、ベースとしてのチャンネル領域８
側にホールが注入されるため、寄生バイポーラトランジ
スタがオン状態になるおそれを、図１０及び図１１に示
す従来の絶縁ゲート型トランジスタの場合に比し高く有
し、そして、そのように寄生バイポーラトランジスタが
オン状態になれば、上述したバイポーラ型の絶縁ゲート
型トランジスタとしての機能が得られなくなる、という
欠点を有していた。

【００２４】よって、本発明は、上述した欠点のない、
新規な電界効果型及びバイポーラ型の絶縁ゲート型トラ
ンジスタを提案せんとするものである。

【００２５】

【課題を解決するための手段】本発明による電界効果型
の絶縁ゲート型トランジスタは、図９及び図１０で前述
した従来の絶縁ゲート型トランジスタの場合と同様に、
（ｉ）第１の導電型を与える不純物を比較的低い濃度で
導入している、第１の導電型を有する単結晶半導体層を
有し、そして、（ｉｉ）その単結晶半導体層内に、第
１の導電型とは逆の第２の導電型を与える不純物を比較
的高い濃度で導入している、第２の導電型を有するソー
ス領域と、第２の導電型を与える不純物を比較的低い
濃度で導入している、第２の導電型を有するオフセット
領域と、上記ソース領域には連接していないが上記オ
フセット領域には連接し、且つ第２の導電型を与える不
純物を比較的高い濃度で導入している、第２の導電型を
有するドレイン領域とが、上記ソース領域及び上記オフ
セット領域には連接しているが上記ドレイン領域には連
接していないチャンネル領域を形成するように且つ少な
くとも上記ソース領域、上記チャンネル領域及び上記オ
フセット領域が上記単結晶半導体層の相対向する第１及
び第２の主面に臨むように、形成され、また（ｉｉｉ）
上記単結晶半導体層の第１の主面上に、ゲート電極が、
ゲート絶縁膜を介して、上記チャンネル領域に対向する
ように形成されている、という構成を有する。

【００２６】また、本発明によるバイポーラ型の絶縁ゲ
ート型トランジスタは、図１２及び図１３で前述した従
来の絶縁ゲート型トランジスタの場合と同様に、（ｉ）
第１の導電型を与える不純物を比較的低い濃度で導入し
ている、第１の導電型を有する単結晶半導体層を有し、
そして、（ｉｉ）その上記単結晶半導体層内に、第１
の導電型とは逆の第２の導電型を与える不純物を比較的
高い濃度で導入している、第２の導電型を有するソース
領域と、第２の導電型を与える不純物を比較的低い濃
度で導入している、第２の導電型を有するオフセット領
域と、上記ソース領域には連接していないが上記オフ
セット領域には連接し、且つ第１の導電型を与える不純
物を比較的高い濃度で導入している、第１の導電型を有
するドレイン領域とが、上記ソース領域及び上記オフセ
ット領域には連接しているが上記ドレイン領域には連接
していないチャンネル領域を形成するように且つ少なく
とも上記ソース領域、上記チャンネル領域及び上記オフ
セット領域が上記単結晶半導体層の相対向する第１及び
第２の主面に臨むように形成され、また、（ｉｉｉ）上
記単結晶半導体層の第１の主面上に、ゲート電極が、ゲ
ート絶縁膜を介して、上記チャンネル領域に対向するよ
うに形成されている、という構成を有する。

【００２７】しかしながら、本発明による電界効果型及
びバイポーラ型の絶縁ゲート型トランジスタは、このよ
うな構成を有するバイポーラ型の絶縁ゲート型トランジ
スタにおいて、（ｉｖ）上記単結晶半導体層の第２の主
面上に、少なくとも上記チャンネル領域から上記オフセ
ット領域を通って上記ドレイン領域に到る領域を覆って
延長している絶縁層が、上記チャンネル領域の一部領域
を覆うことなしに形成され、そして、（ｖ）上記チャン
ネル領域の上記絶縁層に覆われていない一部領域に、そ
の一部領域から上記絶縁層上に上記チャンネル領域から
上記オフセット領域を通って上記ドレイン領域に到る領
域と対向して延長しているバックゲート電極がオーミッ
クに連結している。

【００２８】この場合、（ｖｉ）上記絶縁層が、上記単
結晶半導体層の第２の主面上に、上記チャンネル領域か
ら上記ソース領域に到る領域をも覆って延長し、上記バ
ックゲート電極が、上記チャンネル領域の一部領域から
上記絶縁層上に上記ソース領域とも対向して延長してい
る構成とし得、また、（ｖｉｉ）上記絶縁層が、上記単
結晶半導体層の第２の主面上に、上記チャンネル領域の
一部領域から上記ソース領域に到る領域をも覆うことな
しに形成され、上記バックゲート電極が、上記チャンネ
ル領域の一部領域から上記ソース領域に到る領域にオー
ミックに連結して延長している構成とし得る。

【００２９】

【発明の実施の形態１】次に、図１及び図２を伴って本
発明による電界効果型の絶縁ゲート型トランジスタの第
１の実施の形態例を述べよう。

【００３０】図１及び図２において、図１０及び図１１
との対応部分には同一符号を付して詳細説明を省略す
る。

【００３１】図１及び図２に示す本発明による電界効果
型の絶縁ゲート型トランジスタは、次の事項を除いて、
図１０及び図１１で前述した従来の電界効果型の絶縁ゲ
ート型トランジスタと同様の構成を有する。

【００３２】すなわち、半導体基板１の単結晶半導体
基板本体２が省略され、これに応じて、絶縁層１４
が、ゲート電極１０、ゲート絶縁膜１１、次に述べるソ
ース電極１６及びドレイン電極１３を覆って延長し且つ
半導体層４側とは反対側において平らな面を形成し、そ
して、その絶縁層１４の平らな面上に、シリコン半導
体基板、石英基板、パイレックス基板などの支持基板１
５が接着され、また、ソース領域５及びバックゲート
電圧付与用領域９がソース領域５と同じソース領域（こ
れをソース領域５とする）に置換され、また、これに応
じて、ソース電極兼バックゲート電極１２が、この場
合のソース領域５にオーミックに連結しているソース電
極１６に置換され、さらに、絶縁層３が、単結晶半導
体層４のゲート電極１０側とは反対側の主面上に、チャ
ンネル領域８の一部領域を覆うことなしに延長し、そし
て、チャンネル領域８の絶縁層３によって覆われてい
ない一部領域に、その一部領域から、絶縁層３上に、チ
ャンネル領域８からオフセット領域６を通ってドレイン
領域７に到る領域及びチャンネル領域からソース領域５
に到る領域と対向して延長しているバックゲート電極１
７がオーミックに連結している。この場合、単結晶半導
体層４、従ってチャンネル領域８は、図１０及び図１１
で前述した従来の電界効果型の絶縁ゲート型トランジス
タの場合に比し高いｐ型の不純物濃度を有するものとし
得る。

【００３３】以上が、本発明による電界効果型の絶縁ゲ
ート型トランジスタの第１の実施の形態例である。

【００３４】このような構成を有する本発明による電界
効果型の絶縁ゲート型トランジスタの実施の形態例によ
れば、上述した事項を除いて、図１０及び図１１で前述
した従来の電界効果型の絶縁ゲート型トランジスタと同
様の構成を有するので、詳細説明は省略するが、図１０
及び図１１に示す従来の電界効果型の絶縁ゲート型トラ
ンジスタの場合に準じて、ソース電極１６及びドレイン
電極１３間、従って、ソース領域５及びドレイン領域７
間に、負荷を（図示せず）、電源（図示せず）を介して
接続し、また、ソース電極１６及びゲート電極１０間、
従って、ソース領域５及びゲート電極１０間に制御電圧
源（図示せず）を接続すれば、制御電圧源からの制御電
圧の値に応じて、チャンネル領域８のゲート絶縁膜１１
側にソース領域５及びオフセット領域６間に延長するｎ
チャンネルが形成されるのを制御することができ、従っ
て、ソース領域５とドレイン領域７との間をオン状態に
するのを制御することができ、よって、制御電圧源から
の制御電圧の値に応じて、負荷に電流を供給するのを制
御することができる、という電界効果型の絶縁ゲート型
トランジスタとしての機能が得られる。

【００３５】また、図１０及び図１１で前述した従来の
電界効果型の絶縁ゲート型トランジスタの場合と同様
に、チャンネル領域８及びドレイン領域７間に比較的低
いｎ型を与える不純物の濃度を有するオフセット領域６
が配されている構成を有するので、ソース領域５及びド
レイン領域７間の耐圧が、オフセット領域６及びドレイ
ン領域７がドレイン領域７と同様のドレイン領域に置換
されているとした場合に比し、高く、よって、ソース領
域５及びドレイン領域７間に負荷を通じて接続される電
源の電圧の制限を、オフセット領域６及びドレイン領域
７がドレイン領域と同様のドレイン領域に置換されてい
るとした場合に比し、緩和し得る。

【００３６】さらに、絶縁層３が、単結晶半導体層４の
ゲート電極１０側とは反対側の主面上において、チャン
ネル領域８の一部領域を覆うことなしに、チャンネル領
域８からオフセット領域６を通ってドレイン領域７に到
る領域及びチャンネル領域８からソース領域５に到る領
域を覆って延長し、そして、その絶縁層４によって覆わ
れていないチャンネル領域８の一部領域に、バックゲー
ト電極１７がオーミックに連結しているので、そのバッ
クゲート電極１７を介して、チャンネル領域にバックゲ
ート電圧を付与させることができ、よって、上述した電
界効果型の絶縁ゲート型トランジスタとしての機能を安
定に得ることができる。

【００３７】また、このため、図１０及び図１１で前述
した従来の電界効果型の絶縁ゲート型トランジスタの場
合のような、ゲート電極側の端がオフセット領域のゲー
ト電極側の端と対向して配されているバックゲート電圧
付与用領域を省略することができるので、図１０及び図
１１に示す従来の電界効果型の絶縁ゲート型トランジス
タの場合で述べた実効ゲート幅及びゲート容量に関する
欠点を有さず、よって、上述した電界効果型の絶縁ゲー
ト型トランジスタとしての機能を、図１０及び図１１で
前述した従来の電界効果型の絶縁ゲート型トランジスタ
の場合に比し高速に得ることができる。

【００３８】さらに、ソース領域５とチャンネル領域８
とオフセット領域６とで、ソース領域５をエミッタ、チ
ャンネル領域８をベース、オフセット領域６をコレクタ
とする寄生バイポーラトランジスタが構成されている
が、図１０及び図１１で前述した従来の電界効果型の絶
縁ゲート型トランジスタの場合のバックゲート電圧付与
用領域９を有さず、ベースとしてのチャンネル領域８が
直接的にバックゲート電極１７に連結されているので、
寄生バイポーラトランジスタのベース抵抗が、ベースと
してのチャンネル領域８が導電型を与える不純物を比較
的低い濃度でしか導入していない単結晶半導体層の一部
で構成されているとしても、図１０及び図１１で前述し
た従来の電界効果型の絶縁ゲート型トランジスタの場合
に比し低く、このため、寄生バイポーラトランジスタが
オン状態になるおそれ、従って、上述した電界効果型の
絶縁ゲート型トランジスタとしての機能が得られなくな
るおそれを、有効に回避することができる。

【００３９】また、バックゲート電極１７が、チャンネ
ル領域８の絶縁層３によって覆われていない一部領域か
ら、絶縁層３上に、チャンネル領域８からオフセット領
域６を通ってドレイン領域７に到る領域と対向して延長
しているので、ドレイン領域７からバックゲート電極１
７の遊端に到る電界集中がほとんど生じないので、耐圧
の低下を来すおそれを有しない。

【００４０】

【発明の実施の形態２】次に、図３を伴って本発明によ
る電界効果型の絶縁ゲート型トランジスタの第２の実施
の形態例を述べよう。

【００４１】図３において、図１及び図２との対応部分
には同一符号を付して詳細説明を省略する。

【００４２】図３に示す本発明による電界効果型の絶縁
ゲート型トランジスタは、単結晶半導体層４において、
ドレイン領域７が円形平面パターンを有し、そして、オ
フセット領域６、チャンネル領域８及びソース領域５
が、ともに平面円環状パターンを有して順次ドレイン領
域７を取り囲み、これに応じて、ドレイン電極１３が平
面円形パターンを有し、またゲート電極１０、ソース電
極１６及びバックゲート電極１７のチャンネル領域８に
連結している領域がともに平面円環状パターンを有する
ことを除いて、図１及び図２に示す本発明による電界効
果型の絶縁ゲート型トランジスタと同様の構成を有す
る。

【００４３】以上が、本発明による電界効果型の絶縁ゲ
ート型トランジスタの第２の実施の形態例の構成であ
る。

【００４４】このような構成を有する本発明による電界
効果型の絶縁ゲート型トランジスタの第２の実施の形態
例によれば、それが上述した事項を除いて図１及び図２
に示す本発明による電界効果型の絶縁ゲート型トランジ
スタの場合と同様の構成を有するので、詳細説明は省略
するが、図１及び図２に示す本発明による電界効果型の
絶縁ゲート型トランジスタの場合と同様の作用・効果が
得られることは明らかである。

【００４５】

【発明の実施の形態３】次に、図４を伴って本発明によ
る電界効果型の絶縁ゲート型トランジスタの第３の実施
の形態例を述べよう。

【００４６】図４において、図１及び図２との対応部分
には同一符号を付して詳細説明を省略する。

【００４７】図４に示す本発明による電界効果型の絶縁
ゲート型トランジスタは、図１及び図２に示す本発明に
よる電界効果型の絶縁ゲート型トランジスタにおいて、
単結晶半導体層４のゲート電極１０側の主面上におけ
るソース電極１６が省略され、これに応じて、単結晶
半導体層４のゲート電極１０側とは反対側の主面上にお
ける絶縁層３が、チャンネル領域８からソース領域５に
到る領域をも覆っているのに代え、その領域をも覆うこ
となしに形成され、そして、その領域にも、バックゲ
ート電極１７が、ソース電極兼バックゲート電極１２と
してオーミックに連結して延長し、また、絶縁層３
が、ドレイン領域７をオフセット領域６側とは反対側の
領域において覆うことなしに形成され、そして、ドレ
イン電極１３が、ドレイン領域７に、絶縁層３のゲート
電極１０側の主面側において連結されているのに代え、
ドレイン領域７の絶縁層３によって覆われていない領域
に連結されていることを除いて、図１及び図２に示す本
発明による電界効果型の絶縁ゲート型トランジスタと同
様の構成を有する。

【００４８】以上が、本発明による電界効果型の絶縁ゲ
ート型トランジスタの第３の実施の形態例の構成であ
る。

【００４９】このような構成を有する本発明による電界
効果型の絶縁ゲート型トランジスタによれば、上述した
事項を除いて、図１及び図２に示す本発明による電界効
果型の絶縁ゲート型トランジスタと同様の構成を有する
ので、詳細説明は省略するが、図１及び図２に示す本発
明による電界効果型の絶縁ゲート型トランジスタと同様
の作用・効果が得られるとともに、電界効果型の絶縁ゲ
ート型トランジスタとしての機能を、チャンネル領域８
をソース領域５と同電位にした状態で安定に得ることが
できる。

【００５０】

【発明の実施の形態４】次に、図５を伴って本発明によ
る電界効果型の絶縁ゲート型トランジスタの第４の実施
の形態例を述べよう。

【００５１】図５において、図４との対応部分には同一
符号を付し、詳細説明を省略する。

【００５２】図５に示す本発明による電界効果型の絶縁
ゲート型トランジスタは、図４に示す本発明による電界
効果型の絶縁ゲート型トランジスタにおいて、単結晶
半導体層４が素子分離用絶縁層１８によって取り囲ま
れ、また、層間絶縁層１３が単結晶半導体層４上に直
接的に形成されているのに代え、他の比較的薄い層間絶
縁層１９を介して形成され、さらに、ドレイン電極１
３が、ドレイン領域７に、単結晶半導体層４のゲート電
極１０側とは反対側の主面側においてオーミックに連結
されているのに代え、単結晶半導体層４のゲート電極１
０側の主面側において、層間絶縁層１９に予め形成され
た窓２０を通じてオーミックに連結し、そして、その
ドレイン電極１３が、素子分離用絶縁層１８に予め形成
された窓２２を通じて、引き出し用電極２１によって絶
縁層３の遊端まで延長していることを除いて、図４に示
す本発明による電界効果型の絶縁ゲート型トランジスタ
の場合と同様の構成を有する。

【００５３】以上が、本発明による電界効果型の絶縁ゲ
ート型トランジスタの第４の実施の形態例であるが、次
に、その製法の例を、図６及び図７を伴って述べよう。

【００５４】図６及び図７において、図５との対応部分
には同一符号を付して示す。

【００５５】図６及び図７に示す、図５に示す本発明に
よる電界効果型の絶縁ゲート型トランジスタの製法の例
は、次に述べる順次の工程を有する。

【００５６】すなわち、ｐ型を与える不純物を比較的低
い濃度でしか導入していないシリコンでなる単結晶半導
体基板本体３１上にｐ型の単結晶半導体層３２をエピタ
キシャル成長法によって形成している半導体基板３０を
予め用意し、そして、その半導体基板３０の一方の主面
側に素子形成領域３４を画成するように、素子分離用絶
縁層１８を選択酸化法によって形成し、次に、素子形成
領域３４内に単結晶半導体層４になるｐ型の半導体領域
３３を形成し、次に、その半導体領域３３上に、ゲート
絶縁膜用層及び例えば多結晶シリコンでなるゲート電極
用層をそれらの順に積層して形成し、次で、その積層体
の加工によって、ゲート絶縁膜用層及びゲート電極用層
から、ゲート絶縁膜１１及びゲート電極１０を形成する
（図６Ａ）。

【００５７】次に、半導体領域３３内に、ｎ⁺ 型を有す
るソース領域用領域５′及びｎ型を有するオフセット領
域用領域６′をイオン注入、拡散などによって形成し、
次に、オフセット領域用領域６′内に、ｎ⁺ 型を有する
ドレイン領域用領域７′をイオン注入、拡散などによっ
て形成し、次に、層間絶縁層１９を堆積形成し、次に、
その層間絶縁層１９にドレイン領域用領域７′を外部に
臨ませる窓２０を形成し、次に、ドレイン電極１３を堆
積加工によって形成する（図６Ｂ）。

【００５８】次に、層間絶縁層１４を、堆積加工によっ
て形成し、次に、層間絶縁層１４の平らな表面上に、支
持基板１５を接着する（図６Ｃ）。

【００５９】次に、単結晶半導体基板３０から、それに
対する研削、研磨、選択エッチング処理を、素子分離用
絶縁層１８に達するまで、それを選択エッチング処理時
のストッパとして利用して行うことによって、単結晶半
導体層４を形成する（図７Ｄ）。

【００６０】次に、単結晶半導体層４のゲート電極１０
側とは反対側の主面上に、絶縁層３を堆積加工によって
形成し、次に、素子分離用絶縁層１８及び層間絶縁層１
９にそれらを通じた窓２２を穿設し、次に、ソース電極
兼バックゲート電極１２、及び引出用電極２１を、堆積
加工によって形成し、図５に示す本発明による電界効果
型の絶縁ゲート型トランジスタを得る（図７Ｅ）。

【００６１】以上で、本発明による電界効果型の絶縁ゲ
ート型トランジスタの第４の実施の形態例が、その製法
例とともに明らかになった。

【００６２】図５に示す上述した構成を有する本発明に
よる電界効果型の絶縁ゲート型トランジスタによれば、
上述した事項を除いて、図４に示す本発明による電界効
果型の絶縁ゲート型トランジスタと同様の構成を有する
ので、詳細説明は省略するが、図４に示す本発明による
電界効果型の絶縁ゲート型トランジスタと同様の作用・
効果が得られる。

【００６３】

【発明の実施の形態５】次に、図８を伴って本発明によ
るバイポーラ型の絶縁ゲート型トランジスタの第１の実
施の形態例を述べよう。

【００６４】図８において、図１２及び図１３との対応
部分には同一符号を付して詳細説明を省略する。

【００６５】図８に示す本発明によるバイポーラ型の絶
縁ゲート型トランジスタは、次の事項を除いて、図１２
及び図１３で上述した従来のバイポーラ型の絶縁ゲート
型トランジスタと同様の構成を有する。

【００６６】すなわち、図１及び図２に示す本発明によ
る電界効果型の絶縁ゲート型トランジスタについて述べ
たと同様に、半導体基板１の単結晶半導体基板本体２
が省略され、これに応じて、絶縁層１４が、ゲート電
極１０、ゲート絶縁膜１１、次に述べるソース電極１６
及びドレイン電極１３を覆って延長し且つ半導体層４側
とは反対側において平らな面を形成し、そして、その
絶縁層１４の平らな面上に、シリコン半導体基板、石英
基板、パイレックス基板などの支持基板１５が接着さ
れ、また、ソース領域５及びバックゲート電圧付与用
領域９がソース領域５と同じソース領域（これをソース
領域５とする）に置換され、また、これに応じて、ソ
ース電極兼バックゲート電極１２が、この場合のソース
領域５にオーミックに連結しているソース電極１６に置
換され、さらに、絶縁層３が、単結晶半導体層４のゲ
ート電極１０側とは反対側の主面上に、チャンネル領域
８の一部領域を覆うことなしに延長し、そして、チャ
ンネル領域８の絶縁層３によって覆われていない一部領
域に、その一部領域から、絶縁層３上に、チャンネル領
域８からオフセット領域６を通ってドレイン領域７に到
る領域及びチャンネル領域からソース領域５に到る領域
と対向して延長しているバックゲート電極１７がオーミ
ックに連結している。この場合、単結晶半導体層４、従
ってチャンネル領域８は、図１２及び図１３で前述した
従来の電界効果型の絶縁ゲート型トランジスタの場合に
比し高いｐ型の不純物濃度を有するものとし得る。

【００６７】以上が、本発明によるバイポーラ型の絶縁
ゲート型トランジスタの第１の実施の形態例である。

【００６８】このような構成を有する本発明によるバイ
ポーラ型の絶縁ゲート型トランジスタによれば、上述し
た事項を除いて、図１２及び図１３に示す従来のバイポ
ーラ型の絶縁ゲート型トランジスタの場合と同様の構成
を有するので、詳細説明は省略するが、図１及び図２に
示す本発明による電界効果型の絶縁ゲート型トランジス
タの場合に準じて、ソース電極１６及びドレイン電極１
３、したがってソース領域５及びドレイン領域２７間
に、負荷（図示せず）を、電源（図示せず）を介して接
続し、また、ソース電極１６及びゲート電極１０間、従
ってソース領域５及びゲート電極１０間に制御電圧源
（図示せず）を接続すれば、制御電圧源からの制御電圧
の値に応じて、チャンネル領域８のゲート絶縁膜１１側
にソース領域５及びオフセット領域６間に延長するｎチ
ャンネルが形成されるのを制御することができ、従っ
て、ソース電極１６、従ってソース領域５と、ドレイン
電極１３、従ってドレイン領域２７との間をオン状態に
するのを制御することができ、また、この場合、ドレイ
ン領域２７が、図１及び図２に示す本発明による電界効
果型の絶縁ゲート型トランジスタの場合のドレイン領域
７とは異なり、ｐ型を有するので、ドレイン領域２７か
らオフセット領域６を通じてチャンネル領域８側にホー
ルを注入させることができ、よって、制御電圧源からの
制御電圧の値に応じて、負荷に電流を供給するのを、電
流の供給時の電流を、図１及び図２に示す本発明による
電界効果型の絶縁ゲート型トランジスタの場合に比し大
きな値にすることができる態様で、制御することができ
る、というバイポーラ型の絶縁ゲート型トランジスタと
しての機能が得られる。

【００６９】また、図８に示す本発明によるバイポーラ
型の絶縁ゲート型トランジスタの場合、図１及び図２に
示す本発明による電界効果型の絶縁ゲート型トランジス
タの場合に準じて、チャンネル領域８及びドレイン領域
２７間に比較的低いｎ型不純物濃度を有するオフセット
領域６が配されている構成を有するので、ソース電極１
６及びドレイン電極１３間、従ってソース領域５及びド
レイン領域２７間の耐圧が、オフセット領域６及びドレ
イン領域２７がドレイン領域２７と同様のドレイン領域
に置換されているとした場合に比し高く、よって、ソー
ス電極１６及びドレイン電極１３間、従ってソース領域
５及びドレイン領域２７間に負荷を通じて接続される電
源の電圧の制限を、オフセット領域６及びドレイン領域
２７がドレイン領域２７と同様のドレイン領域に置換さ
れているとした場合に比し、緩和し得る。

【００７０】さらに、図８に示す本発明によるバイポー
ラ型の絶縁ゲート型トランジスタの場合も、図１及び図
２に示す本発明による電界効果型の絶縁ゲート型トラン
ジスタの場合と同様に、絶縁層３が、単結晶半導体層４
のゲート電極１０側とは反対側の主面上において、チャ
ンネル領域８の一部領域を覆うことなしに、チャンネル
領域８からオフセット領域６を通ってドレイン領域７に
到る領域及びチャンネル領域８からソース領域５に到る
領域を覆って延長し、そして、その絶縁層４によって覆
われていないチャンネル領域８の一部領域に、バックゲ
ート電極１７がオーミックに連結しているので、そのバ
ックゲート電極１７を介して、チャンネル領域にバック
ゲート電圧を付与させることができ、よって、上述した
バイポーラ型の絶縁ゲート型トランジスタとしての機能
を安定に得ることができる。

【００７１】さらに、ソース領域５とチャンネル領域８
とオフセット領域６とで、ソース領域５をエミッタ、チ
ャンネル領域８をベース、オフセット領域６をコレクタ
とする寄生バイポーラトランジスタが構成されている
が、図１２及び図１３で前述した従来のバイポーラ型の
絶縁ゲート型トランジスタの場合のバックゲート電圧付
与用領域９を有さず、ベースとしてのチャンネル領域８
が直接的にバックゲート電極１７に連結されているの
で、寄生バイポーラトランジスタのベース抵抗が、ベー
スとしてのチャンネル領域８が導電型を与える不純物を
比較的低い濃度でしか導入していない単結晶半導体層の
一部で構成されているとしても、図１２及び図１３で前
述した従来のバイポーラ型の絶縁ゲート型トランジスタ
の場合に比し低く、このため、寄生バイポーラトランジ
スタがオン状態になるおそれ、従って、上述したバイポ
ーラ型の絶縁ゲート型トランジスタとしての機能が得ら
れなくなるおそれを、有効に回避することができる。

【００７２】

【発明の実施の形態６】次に、図９を伴って本発明によ
るバイポーラ型の絶縁ゲート型トランジスタの第２の実
施の形態例を述べよう。

【００７３】図９において、図８との対応部分には同一
符号を付して詳細説明を省略する。

【００７４】図９に示す本発明によるバイポーラ型の絶
縁ゲート型トランジスタは、図８に示す本発明によるバ
イポーラ型の絶縁ゲート型トランジスタにおいて、単
結晶半導体層４のゲート電極１０側の主面上におけるソ
ース電極１６が省略され、これに応じて、単結晶半導
体層４のゲート電極１０側とは反対側の主面上における
絶縁層３が、チャンネル領域８からソース領域５に到る
領域をも覆っているのに代え、その領域をも覆うことな
しに形成され、そして、その領域にも、バックゲート
電極１７が、ソース電極兼バックゲート電極１２として
オーミックに連結して延長していることを除いて、図８
に示す本発明によるバイポーラ型の絶縁ゲート型トラン
ジスタと同様の構成を有する。

【００７５】以上が、本発明によるバイポーラ型の絶縁
ゲート型トランジスタの第２の実施の形態例の構成であ
る。

【００７６】このような構成を有する本発明によるバイ
ポーラ型の絶縁ゲート型トランジスタによれば、上述し
た事項を除いて、図８に示す本発明によるバイポーラ型
の絶縁ゲート型トランジスタと同様の構成を有するの
で、詳細説明は省略するが、図８に示す本発明によるバ
イポーラ型の絶縁ゲート型トランジスタと同様の作用・
効果が得られることは明らかであろう。

【００７７】

【発明の効果】本発明による電界効果型及びバイポーラ
型の絶縁ゲート型トランジスタによれば、従来の電界効
果型及びバイポーラ型の絶縁ゲート型トランジスタの場
合と同様に、ソース領域及びドレイン領域間に負荷を電
源を介して接続し、また、ソース領域及びゲート電極間
に制御電圧源を接続すれば、制御電圧源からの制御電圧
の値に応じて、チャンネル領域のゲート絶縁膜側にソー
ス領域及びオフセット領域間に延長するチャンネルが形
成されるのを制御することができるので、電界効果型及
びバイポーラ型の絶縁ゲート型トランジスタとしての機
能がそれぞれ得られる。

【００７８】また、本発明による電界効果型及びバイポ
ーラ型の絶縁ゲート型トランジスタの場合、従来の電界
効果型及びバイポーラ型の絶縁ゲート型トランジスタの
場合と同様に、チャンネル領域及びドレイン領域間に比
較的低い第２の導電型を与える不純物の濃度を有するオ
フセット領域が配されている構成を有するので、ソース
領域及びドレイン領域間の耐圧が、オフセット領域及び
ドレイン領域がドレイン領域と同様のドレイン領域に置
換されているとした場合に比し、高く、よって、ソース
領域及びドレイン領域間に負荷を通じて接続される電源
の電圧の制限を、オフセット領域及びドレイン領域がド
レイン領域と同様のドレイン領域に置換されているとし
た場合に比し、緩和し得る。

【００７９】さらに、絶縁層が、単結晶半導体層のゲー
ト電極側とは反対側の主面上において、チャンネル領域
の一部領域を覆うことなしに、チャンネル領域からオフ
セット領域を通ってドレイン領域に到る領域を覆って延
長し、そして、その絶縁層によって覆われていないチャ
ンネル領域の一部領域に、バックゲート電極がオーミッ
クに連結しているので、そのバックゲート電極を介し
て、チャンネル領域にバックゲート電圧を付与させるこ
とができ、よって、上述した電界効果型及びバイポーラ
型の絶縁ゲート型トランジスタとしての機能を安定に得
ることができる。

【００８０】また、ソース領域とチャンネル領域とオフ
セット領域とで、ソース領域をエミッタ、チャンネル領
域をベース、オフセット領域をコレクタとする寄生バイ
ポーラトランジスタが構成されているが、従来の電界効
果型及びバイポーラ型の絶縁ゲート型トランジスタの場
合のバックゲート電圧付与用領域を有さず、ベースとし
てのチャンネル領域が直接的にバックゲート電極に連結
されているので、寄生バイポーラトランジスタのベース
抵抗が、ベースとしてのチャンネル領域が導電型を与え
る不純物を比較的低い濃度でしか導入していない単結晶
半導体層の一部で構成されているとしても、従来の電界
効果型及びバイポーラ型の絶縁ゲート型トランジスタの
場合に比し低く、このため、寄生バイポーラトランジス
タがオン状態になるおそれ、従って、上述した電界効果
型及びバイポーラ型の絶縁ゲート型トランジスタとして
の機能が得られなくなるおそれを、有効に回避すること
ができる。

【００８１】なお、上述においては、本発明による電界
効果型の絶縁ゲート型トランジスタ、及びバイポーラ型
の絶縁ゲート型トランジスタのそれぞれについて、わず
かな実施の形態例を述べたに過ぎず、上述した本発明に
よる電界効果型の絶縁ゲート型トランジスタ、及びバイ
ポーラ型の絶縁ゲート型トランジスタにおいて、ｐ型を
ｎ型、ｎ型をｐ型と読み替えた構成とすることもでき、
その他、本発明の精神を脱することなしに種々の変型、
変更をなし得るであろう。

【図面の簡単な説明】

【図１】本発明による電界効果型の絶縁ゲート型トラン
ジスタの第１の実施の形態例を示す略線的断面図であ
る。

【図２】図１に示す本発明による電界効果型の絶縁ゲー
ト型トランジスタの第１の実施の形態例を示す略線的平
面図である。

【図３】本発明による電界効果型の絶縁ゲート型トラン
ジスタの第２の実施の形態例を示す略線的平面図であ
る。

【図４】図３に示す本発明による電界効果型の絶縁ゲー
ト型トランジスタの第３の実施の形態例を示す略線的断
面図である。

【図５】本発明による電界効果型の絶縁ゲート型トラン
ジスタの第４の実施の形態例を示す略線的断面図であ
る。

【図６】図５に示す本発明による電界効果型の絶縁ゲー
ト型トランジスタの第４の実施の形態例の製法の一例を
示す順次の工程における略線的断面図である。

【図７】図５に示す本発明による電界効果型の絶縁ゲー
ト型トランジスタの第４の実施の形態例の製法の一例を
示す、図６の順次の工程に続く順次の工程における略線
的断面図である。

【図８】本発明によるバイポーラ型の絶縁ゲート型トラ
ンジスタの第１の実施の形態例を示す略線的断面図であ
る。

【図９】図７に示す本発明によるバイポーラ型の絶縁ゲ
ート型トランジスタの第２の実施の形態例を示す略線的
断面図である。

【図１０】従来の電界効果型の絶縁ゲート型トランジス
タを示す略線的断面図である。

【図１１】図１０に示す従来の電界効果型の絶縁ゲート
型トランジスタを示す略線的平面図である。

【図１２】従来のバイポーラ型の絶縁ゲート型トランジ
スタを示す略線的断面図である。

【図１３】図１２に示す従来のバイポーラ型の絶縁ゲー
ト型トランジスタを示す略線的平面図である。

【符号の説明】

１ 半導体基板 ２ 単結晶半導体基板本体 ３ 絶縁層 ４ 単結晶半導体層 ５ ソース領域 ５′ ソース領域用領域 ６ オフセット領域 ６′ オフセット領域用領域 ７ ドレイン領域 ７′ ドレイン領域用領域 ８ チャンネル領域 ９ バックゲート電圧付与用領域 １０ ゲート電極 １１ ゲート絶縁層 １２ ソース電極兼バックゲート電極 １３ ドレイン電極 １４ 層間絶縁層 １５ 支持基板 １６ ソース電極 １７ バックゲート電極 １８ 素子分離用絶縁層 １９ 層間絶縁層 ２０、２２ 窓 ２１ 引出用電極 ２７ ドレイン領域 ３０ 単結晶半導体基板 ３１ 単結晶半導体基板本体 ３２ 単結晶半導体層 ３３ 半導体領域 ３４ 素子形成領域

フロントページの続き (72)発明者 谷内 利明 東京都新宿区西新宿３丁目19番２号 日本 電信電話株式会社内 (72)発明者 堀江 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 有本 由弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の導電型を与える不純物を比較的低
   い濃度で導入している、第１の導電型を有する単結晶半
   導体層を有し、 上記単結晶半導体層内に、第１の導電型とは逆の第２
   の導電型を与える不純物を比較的高い濃度で導入してい
   る、第２の導電型を有するソース領域と、第２の導電
   型を与える不純物を比較的低い濃度で導入している、第
   ２の導電型を有するオフセット領域と、上記ソース領
   域には連接していないが上記オフセット領域には連接
   し、且つ第２の導電型を与える不純物を比較的高い濃度
   で導入している、第２の導電型を有するドレイン領域と
   が、上記ソース領域及び上記オフセット領域には連接し
   ているが上記ドレイン領域には連接していないチャンネ
   ル領域を形成するように且つ少なくとも上記ソース領
   域、上記チャンネル領域及び上記オフセット領域が上記
   単結晶半導体層の相対向する第１及び第２の主面に臨む
   ように、形成され、 上記単結晶半導体層の第１の主面上に、ゲート電極が、
   ゲート絶縁膜を介して、上記チャンネル領域に対向する
   ように形成されている電界効果型の絶縁ゲート型トラン
   ジスタにおいて、 上記単結晶半導体層の第２の主面上に、少なくとも上記
   チャンネル領域から上記オフセット領域を通って上記ド
   レイン領域に到る領域を覆って延長している絶縁層が、
   上記チャンネル領域の一部領域を覆うことなしに形成さ
   れ、 上記チャンネル領域の上記絶縁層に覆われていない一部
   領域に、その一部領域から上記絶縁層上に上記チャンネ
   ル領域から上記オフセット領域を通って上記ドレイン領
   域に到る領域と対向して延長しているバックゲート電極
   がオーミックに連結していることを特徴とする絶縁ゲー
   ト型トランジスタ。
2. 【請求項２】 第１の導電型を与える不純物を比較的低
   い濃度で導入している、第１の導電型を有する単結晶半
   導体層を有し、 上記単結晶半導体層内に、第１の導電型とは逆の第２
   の導電型を与える不純物を比較的高い濃度で導入してい
   る、第２の導電型を有するソース領域と、第２の導電
   型を与える不純物を比較的低い濃度で導入している、第
   ２の導電型を有するオフセット領域と、上記ソース領
   域には連接していないが上記オフセット領域には連接
   し、且つ第１の導電型を与える不純物を比較的高い濃度
   で導入している、第１の導電型を有するドレイン領域と
   が、上記ソース領域及び上記オフセット領域には連接し
   ているが上記ドレイン領域には連接していないチャンネ
   ル領域を形成するように且つ少なくとも上記ソース領
   域、上記チャンネル領域及び上記オフセット領域が上記
   単結晶半導体層の相対向する第１及び第２の主面に臨む
   ように形成され、 上記単結晶半導体層の第１の主面上に、ゲート電極が、
   ゲート絶縁膜を介して、上記チャンネル領域に対向する
   ように形成されているバイポーラ型の絶縁ゲート型トラ
   ンジスタにおいて、 上記単結晶半導体層の第２の主面上に、少なくとも上記
   チャンネル領域から上記オフセット領域を通って上記ド
   レイン領域に到る領域を覆って延長している絶縁層が、
   上記チャンネル領域の一部領域を覆うことなしに形成さ
   れ、 上記チャンネル領域の上記絶縁層に覆われていない一部
   領域に、その一部領域から上記絶縁層上に上記チャンネ
   ル領域から上記オフセット領域を通って上記ドレイン領
   域に到る領域と対向して延長しているバックゲート電極
   がオーミックに連結していることを特徴とする絶縁ゲー
   ト型トランジスタ。
3. 【請求項３】請求項１または請求項２記載の絶縁ゲート
   型トランジスタにおいて、 上記絶縁層が、上記単結晶半導体層の第２の主面上に、
   上記チャンネル領域から上記ソース領域に到る領域をも
   覆って延長し、 上記バックゲート電極が、上記チャンネル領域の一部領
   域から上記絶縁層上に上記ソース領域とも対向して延長
   していることを特徴とする絶縁ゲート型トランジスタ。
4. 【請求項４】請求項１または請求項２記載の絶縁ゲート
   型トランジスタにおいて、 上記絶縁層が、上記単結晶半導体層の第２の主面上に、
   上記チャンネル領域の一部領域から上記ソース領域に到
   る領域をも覆うことなしに形成され、 上記バックゲート電極が、上記チャンネル領域の一部領
   域から上記ソース領域に到る領域にオーミックに連結し
   て延長していることを特徴とする絶縁ゲート型トランジ
   スタ。