DE19755398A1 - Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises - Google Patents

Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises

Info

Publication number
DE19755398A1
DE19755398A1 DE19755398A DE19755398A DE19755398A1 DE 19755398 A1 DE19755398 A1 DE 19755398A1 DE 19755398 A DE19755398 A DE 19755398A DE 19755398 A DE19755398 A DE 19755398A DE 19755398 A1 DE19755398 A1 DE 19755398A1
Authority
DE
Germany
Prior art keywords
layer
substrate
electrically conductive
circuit
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19755398A
Other languages
English (en)
Inventor
Michael George Todd
Peter Joseph Sinkunas
Andrew Zachary Glovatsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Visteon Global Technologies Inc
Original Assignee
Ford Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ford Motor Co filed Critical Ford Motor Co
Publication of DE19755398A1 publication Critical patent/DE19755398A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0284Details of three-dimensional rigid printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09118Moulded substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises. Die Erfindung bezieht sich aber auf mehr­ schichtige elektronische Schaltkreise, die ein dreidimensionales Substrat und in mehreren Schichten auf dem Substrat und/oder Zwischenschichten dielektri­ schen Materials hergestellte leitfähige Leiterbahnen aufweisen.
Elektronische Schaltkreise werden üblicherweise durch Abscheiden elektrisch leitfähiger Leiterbahnen auf isolierenden Kunststoff Substraten hergestellt. Verfahren zur Herstellung von Schaltkreisen auf dreidimensionalen (unebenen) Substraten mit weiteren eingeformten Struktur-Merkmalen wurden ebenfalls entwickelt. Das Verfahren zum Herstellen der Schaltkreise auf dreidimensio­ nalen Oberflächen war bisher beschränkt auf Ein- oder Zwei-Schichten Schaltkreis-Design (d. h. auf einer oder beide Oberflächen des Substrats).
Ein Ziel der Erfindung ist es, einen mehrschichtigen dreidimensionalen Schalt­ kreis mit einem dreidimensionalen Substrat und mehreren miteinander verbun­ dene Schichten elektrisch leitfähiger Leiterbahnen, wobei mindestens eine der elektrisch leitfähigen Leiterbahnen im wesentlichen elektrisch isoliert von ande­ ren elektrisch leitfähigen Leiterbahnen durch eine dünne Schicht dielektrischen Materials ist, zu schaffen.
Es ist ein weiteres Ziel der Erfindung, ein Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises durch Einsatz eines ein­ zelnen dreidimensionalen Substrats, auf dem mehrere miteinander verbundene Schaltkreis-Leiterbahnen aufgebracht, bestimmt und mit dünnen dielektrischen Überzügen dazwischen verbunden sind, zu schaffen.
Es ist ein weiteres Ziel der Erfindung, ein Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises zu schaffen, indem minimal Material eingesetzt wird, um die vielen dielektrischen und elektrisch leitfähigen Schichten herzustellen, die den Schaltkreis aufweisen.
Es ist ein weiteres Ziel der Erfindung, ein Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises zu schaffen, in dem Öffnun­ gen (ebenfalls hier bezeichnet als Wege) effizient während des Schaltkreis- Herstellungs-Verfahrens hergestellt werden können, um für Verbindungen zwi­ schen elektrisch leitfähigen Leiterbahnen, die nicht auf der obersten Oberflä­ che des Schaltkreises liefern und zusätzlichen elektronische Bauteile, die später auf der obersten Oberfläche des Schaltkreises befestigt werden, zu sor­ gen.
Zum Erreichen dieses und anderer Ziele umfaßt das Verfahren der Erfindung die Merkmale des Patentanspruchs 1. Dabei wird: Ausbilden eines dreidimen­ sionalen Substrats mit einer isolierenden Oberfläche, Aufbringen eines elektri­ schen Leiters auf eine oder mehr Oberflächen des Substrats, Bestimmen einer Schaltkreisleiterbahn auf dem elektrisch leitfähigen Material, dann Abscheiden einer relativ dünnen dielektrischen (elektrisch nicht leitfähigen) Schicht über den elektrisch leitfähigen Leiterbahnen durchgeführt. Wege werden in den dielektrischen Schichten hergestellt, um Verbindungspunkte zwischen später abgeschiedenen elektrisch leitfähigen Schichten oder mit anderen elek­ tronischen Bauteilen, die später auf oder in der Nähe des Schaltkreises an­ gebracht werden, herzustellen. Eine zusätzliche elektrisch leitfähige Schicht wird abgeschieden, auf der dielektrischen Schicht bestimmt und das elektrisch leitfähige Material in den Wegen abgeschieden, wodurch Ausbilden elektri­ scher Kontakte zwischen der ersten elektrisch leitfähigen Schicht sowie einer später aufgebrachten elektrisch leitfähige Schicht erfolgt. Das Verfahren des Aufbringen dielektrischer Schichten, Bestimmen von Wegen, Aufbringen elek­ trisch leitfähiger Schichten und Bestimmen von Schaltkreis-Leiterbahnen dar­ auf wird so oft wiederholt, wie notwendig, um die erforderliche Anzahl elek­ trisch leitfähiger Schichten für die spezifische elektronische Schaltkreis- Anwendung zu schaffen.
Bei einer Ausführungsform dieses Verfahrens wird das elektrisch leitfähige Material durch stromloses Plattieren abgeschieden. Die Schaltkreis-Leiterbahn wird auf der elektrisch leitfähigen Schicht durch Einsatz bekannter Schaltkreis- Maskierungs-Verfahren und chemischer Ätz-Techniken bestimmt. Die Wege werden in der dielektrischen Schicht durch Laser-Abtragung hergestellt.
Das dreidimensionale Substrat kann unter Verwendung typischer Herstellungs- Verfahren, eingeschlossen Spritzgießen, Druckguß, Reaktions-Spritzgießen, thermisches Formen oder Stanzen, hergestellt werden. Das für das Substrat eingesetzte Material kann Polymere, Metalle, oder Komposite umfassen. Das Substrat kann selbst aus einem dielektrischen Material bestehen. Alternativ kann ein elektrisch relativ leitfähiges Material für das Substrat eingesetzt wer­ den und nach dem Formen kann das Substrat mit einer dünnen Schicht dielek­ trischen Materials überzogen werden, um die erwünschte isolierende Oberflä­ che vor dem Bestimmen der ersten elektrisch leitfähigen Leiterbahn auf dem Substrat herzustellen.
Die dielektrische Schicht kann aus Polymeren, Keramik oder anderem geeigne­ ten dialektischem Material, das schnell und leicht als relativ dünne Schicht auf das Substrat aufgebracht werden kann, bestehen.
Selbstverständlich können vielfältige andere Verfahren für das Abscheiden der elektrisch leitfähigen Schicht auf dem Substrat und/oder Oberfläche dielektri­ scher Schichten, eingeschlossen elektrolytisches Plattieren, Abscheiden aus der Dampfphase, Sputtern, Folienlamination, Verteilen von elektrisch leitfähi­ gen Polymeren oder Farben und thermisches Sprayen eingesetzt werden. In ähnlicher Weise können andere bekannte Verfahren zum Bestimmen der Schaltkreis-Leiterbahn auf der elektrisch leitfähigen Schicht eingesetzt werden, eingeschlossen Laser-Abtragung oder mechanische Bearbeitungsverfahren. Zusätzlich können Wege in den dielektrischen Schichten durch andere bekann­ kannte Verfahren geben Laserabtragung, wie chemisches Ätzen oder Photo- Techniken, hergestellt werden.
Elektrisch leitfähige Leiterbahnen können auf einer oder mehreren Oberflächen des dreidimensionalen Substrats vor dem Überziehen eines oder mehrerer Ab­ schnitte der Schaltkreis Leiterbahnen auf dem Substrat mit den erwünschten zusätzlichen dielektrischen Schichten und zusätzlichen Schaltkreis Leiterbah­ nen bestimmt sein.
Der dreidimensionale mehrschichtige Schaltkreis der Erfindung umfaßt also ein dreidimensionales Substrat, auf das mehrere Schichten miteinander verbunde­ ner elektrisch leitfähiger Leiterbahnen, mit einander überlappender Schichten dielektrischen Materials, die zur Herstellung eines komplexen, dreidimensiona­ len elektronischen Schaltkreises aufgebracht wurden.
Das dreidimensionale Substrat kann integrierte Struktur-Merkmale, wie Kon­ nektoren, Sockel, etc. umfassen; dadurch wird ein preiswertes, dreidimensiona­ les Teil mit bekannten mehrschichtigen elektronischen Schaltkreisen geschaf­ fen.
Die Ziele, Merkmale, und Vorteile der Erfindung ergeben sich genauer aus der nachfolgenden detaillierten Beschreibung einer bevorzugten Ausführungsform der Erfindung unter Bezugnahme auf die begleitende Zeichnung. Dabei zeigt:
Fig. 1 eine perspektivische Ansicht eines Querschnitts durch eine Ausfüh­ rungsform der Erfindung;
Fig. 2 eine vergrößerte Seitenansicht eines Teils des Querschnitts durch die Ausführungsform der Fig. 1;
Fig. 3 ein Flußdiagramm eines Verfahrens zum Herstellen eines dreidimensio­ nalen Schaltkreises gemäß der Erfindung; und
Fig. 4 eine vergrößerte Seitenansicht eines Teils eines Querschnitts durch eine weitere Ausführungsform der Erfindung.
In Fig. 1 und 2 ist ein Schaltkreis nach der Erfindung, allgemein bezeichnet als 10, der ein dreidimensionales (unebenen) Substrat 12, auf dem mehrere elek­ trisch leitfähige Schichten 14, 16 und 18 aufgebracht sind, von denen jede eine gewünschte Schaltkreis-Leiterbahn bestimmt und, falls erwünscht, miteinander verbunden sind, dargestellt. Die vielen Schichten Schaltkreis-Leiterbahnen 14, 16 und 18 werden durch isolierenden Schichten 20, 22 und 24 dielektrischen Materials getrennt. Öffnungen (oder Wege) 26, 28 und 30 werden in der dielek­ trischen Schichten (wie Wege 26 und 28 in Schicht 20, und Weg 30 in Schicht 22) ausgebildet, um die gegenseitige Verbindung der elektrisch leitfähigen Schaltkreis-Leiterbahnen zu ermöglichen, wie bei 32, 34 und 36. Wege 38 können auch in einer isolierenden Schicht 24 definiert werden, um Verbindung eines erwünschten elektronischen Bauteils 40 mit einer oder mehreren der Schaltkreis-Leiterbahn(en) zu ermöglichen.
Nach Fig. 3 umfaßt das Verfahren der Erfindung das Ausbilden eines dreidi­ mensionalen Substrats mit einer isolierenden Oberfläche, Abscheiden einer Schicht elektrisch leitfähigen Materials auf mindestens einer Oberfläche des Substrats, Bestimmen einer Schaltkreis Leiterbahn auf der elektrisch leitfähi­ gen Schicht, dann Anordnen einer relativ dünnen Schicht dielektrischen (elektrisch nicht leitfähigen) Materials auf der elektrisch leitfähigen Leiterbahn. Wege werden in der dielektrischen Schicht hergestellt, um Orte zur Verbindung der Schaltkreis-Leiterbahn unter der Schicht mit der später aufgebrachten Schaltkreis-Leiterbahn zu schaffen. Die Verfahrensschritte, die gemeinsam mit 52 bezeichnet werden, können wiederholt werden, um die erforderliche Anzahl Schaltkreis-Schichten für den spezifischen erwünschten elektronischen Schalt­ kreis herzustellen.
Das dreidimensionale Substrat kann aus jeglichem Material hergestellt werden, das in die erwünschte dreidimensionale Konfiguration geformt werden-kann und das die notwendigen physikalischen Charakteristika, die für das spezifi­ sche Teil benötigt werden, hat. Die Dimensionen des Substrats ändern sich mit der Anwendung und der Umgebung, in der fertige Schaltkreis eingesetzt wer­ den soll. Bspw. kann die Dicke des Substrats von 0.20 inches bis 2.0 inches variieren, wobei das typische Schaltkreis-Substrat 20, das in Automobilen an­ gewendet wird, eine Dicke von etwa 0.050 bis 0. 250 inches hat. Das Substrat 12 kann ein dielektrisches Material, wie Polymer, Keramik oder anderes geeig­ netes Komposit sein. Alternativ kann das Substrat aus einem elektrisch leitfä­ higen Material mit den erwünschten Struktur-Eigenschaften hergestellt sein. Die Oberfläche des elektrisch leitfähigen Substrats wird danach mit einer die­ lektrischen Schicht überzogen, wie Substrat 62 der Fig. 4.
Die elektrisch leitfähige Schicht kann abgeschieden werden durch jegliches bekanntes Verfahren, eingeschlossen stromloses oder elektrolytisches Plattie­ ren, Abscheiden aus der Dampfphase, Sputtern, Folienlamination und thermi­ sches Sprayen abgeschieden werden. Das elektrisch leitfähige Material ist be­ vorzugt Kupfer, aber andere Materialien, die dafür bekannt sind, die sich für Anwendungen in gedruckten Schaltungen eignen, eingeschlossen Nickel, kön­ nen ebenfalls verwendet werden. Die elektrisch leitfähige Leiterbahn muß nur eine ausreichende Dicke haben, um einen zuverlässigen elektrisch leitfähigen Weg für den Schaltkreis zu bilden. Die Dicke der Leiterbahn Schicht bewegt sich typischerweise zwischen etwa 0.0005 inches bis zu 0.006 inches.
Die Schaltkreis Leiterbahn kann auf der elektrisch leitfähigen Schicht durch Einsatz irgendeiner Anzahl bekannter Verfahren, eingeschlossen Maskieren und chemisches Ätzen, Laser-Abtragung oder mechanische Bearbeitungsver­ fahren bestimmt werden.
Die dielektrische Schicht kann aus jeder Anzahl bekannter Polymere, Keramik, oder anderen dielektrischer Materialien, die geeignet sind, die Schaltkreis Lei­ terbahnen zu isolieren, bestehen. Diese Schichten können durch Einsatz ir­ gendeiner einer Anzahl bekannter Techniken wie bspw. Spray-Überziehen, Elektroplattieren, elektrophoretisches, Polymer- oder Tauch-Überziehen her­ gestellt werden. Die dielektrische Schicht ist typischerweise wesentlich dünner und benötigt wesentlich weniger Material als das Substrat. Bspw. schafft eine dielektrische Schicht von etwa 0.0005 bis 0.003 inches typischerweise eine adäquat isolierende Schicht zwischen zwei Schaltkreis-Leiterbahnen.
Das Substrat kann in seine dreidimensionale Konfiguration durch eine Anzahl typischer Verfahren, wie Spritzguß, Druckguß, Reaktions-Spritzgießen, thermi­ sches Formen, oder Stanzen geformt werden.
Die Wege können unter Verwendung bekannter Laserabtragungsverfahren, chemischem Ätzen oder anderer Materialentfernungs-Techniken hergestellt werden.
In einer speziellen Ausführungsform wird das dreidimensionale Substrat aus 55% Glasfaser verstärktem Polyethylenterephthalat (PET) spritzgegossen. Das Substrat wird dann in einer konventionellen elektrolosen Kupferplattieranlage weiterverarbeitet, die einen dünnen Überzug (nämlich eine dünne Schicht in der Größenordnung von einigen micro-inches) Kupfer über der gesamten Substratoberfläche hergestellt. Das kupferüberzogene Substrat wird sodann mit einer photoempfindlichen Polymermaske - bevorzugt unter Einsatz von elektrischem Abscheiden, überzogen, sodann mit bekannten Techniken belich­ tet, um die Schaltkreismuster zu bestimmen. Als nächstes wird das Teil elektro­ lytisch mit Kupfer plattiert, um etwa 0,001 inches Kupfer abzuscheiden. Danach wird die Polymermaske vom Teil entfernt und der dünne durch elektroloses Kupferplattieren aufgebrachte Kupferüberzug durch chemisches Ätzen entfernt. Das dreidimensionale Substrat dieser Ausführungsform besitzt nun auf jeder Oberfläche eine einzige leitfähige Kupferleiterbahn. Das Teil wird sodann mit einem Epoxi-Acrylatcopolymeren durch Tauchen überzogen, um eine etwa 0,001 inch dicke dielektrische Schicht zu bilden. Danach wird der Poly­ merüberzug mit bekannten Techniken gehärtet. Danach wird Laserabtragung eingesetzt, um mehrere etwa 0,005 inch Durchmesser Öffnungen im dielektri­ schen Überzug an den Punkten der erwünschten Zwischenschicht- Verbindungen herzustellen. Das elektrolose/elektrolytische Plattierverfahren wird auf der Polymerschicht wie auch auf nachfolgend aufgebrachten Polymer­ schichten wiederholt, um den endgültigen mehrschichtigen dreidimensionalen Schaltkreis herzustellen.
Wie vorbeschrieben, können leitfähige Leiterbahnen auf einer oder mehrerer der Oberflächen des Substrats vor dem Überzug der Leiterbahnen auf dem Substrat, falls notwendig, bestimmt werden, mit den erwünschten zusätzlichen dielektrischen Schichten zur Aufbringung zusätzlicher Leiterbahnen. Das Substrat kann auch integrale strukturelle Merkmale, wie Konnektoren, Sockel usw. aufweisen, wobei diese Merkmale Installationsorte für elektronische Bau­ teile bilden können, die auf dem Schaltkreis angebracht werden können, oder um Installation oder Anschluß des vollständigen Schaltkreises an seinem er­ wünschten Einsatzort zu ermöglichen. Beispielsweise kann eine Vertiefung 42 in einer Kante des Substrat so vorgesehen sein, daß der fertige Schaltkreis 10 in einen Leiterplattenschlitz oder Konnektor für die physikalische Installation des Schaltkreises eingebracht werden kann, oder um ausgewählte Schichten des Schaltkreises (durch die Wege 44, die derartige gegenseitige Verbin­ dungsorte schaffen) mit anderen Platten- oder elektrischen Bauteilen zu ver­ binden. Ein anderes Beispiel eingeformter Merkmale ist der Lokalisations-Stift 46, gezeigt in Fig. 1. Andere Beispiele dreidimensionaler Struktur- Merkmale und ihrer potentieller Anwendungen sind in des Anmelders anhängiger US-An­ meldung Serial No. U.S. 08/642,722, auf die vollinhaltlich bezug genommen wird, enthalten.
Die US-Anmeldung Serial No. 08/642,722 wird in ähnlicher weise als insoweit aufgenommen, als sie ein Verfahren und Vorrichtung zum Verbinden von Schaltkreis Leiterbahnen auf gegenüberliegenden Oberflächen eines dreidi­ mensionalen Substrats umfaßt, wie es auch im Schaltkreis der Erfindung vor­ gesehen sein kann.
Selbstverständlich können elektronische Mehr-Schicht-Schaltkreise der Erfin­ dung auch für eine spezielle Anwendung physikalisch und/oder elektronisch miteinander verbunden werden. Wiederum wird hier auf die US-Anmeldung Serial No. 08/642,722 bezug genommen, die ein Verfahren und Vorrichtung zur physikalischen Verbindung von mehrschichtigen dreidimensionalen Substraten umfaßt.
Demzufolge können solche Substrate jeweils hergestellt werden, indem mehr­ schichtige Schaltkreise gemäß der Erfindung hergestellt und dann physikalisch und/oder elektrisch miteinander wie erwünscht verbunden werden.
In Fig. 4 ist eine alternative Ausführungsform 60 des mehrschichtigen Schalt­ kreises der Erfindung dargestellt, eingeschlossen ein Substrat 62, das ein formbares elektrisch leitfähiges Material 64 umfaßt (wie ein elektrisch leitfähi­ ges Epoxiharz oder Farbe) das in eine erwünschte dreidimensionale Form gebracht ist, und auf dem dann eine dünne (ca. 0,001 inches) Schicht dielektrischen Materials 66 aufgebracht wird, um das Substrat zu bilden. Die aufeinanderfolgenden Schichten leitfähiger Leiterbahnen und dielektrischer Schichten können dann, wie beschrieben (und bei 52 in Fig. 3 gezeigt) aufge­ bracht werden, um einen mehrschichtigen dreidimensionalen elektronischen Schaltkreis zu erhalten.
Obwohl die Erfindung anhand bevorzugter Ausführungsformen beschrieben wurde, ist dem Fachmann offensichtlich, daß sie keineswegs auf diese be­ schränkt ist, sondern sich der Schutzumfang aus dem beigefügten Ansprüchen unter Bezugnahme auf die Beschreibung ergibt und viele weitere Abwandlun­ gen innerhalb des Schutzbereichs möglich sind.
Bezugszeichenliste
10
Schaltkreis
12
dreidimensionales Substrat
14
elektrisch leitfähige Schicht
16
elektrisch leitfähige Schicht
18
elektrisch leitfähige Schicht
20
isolierende Schicht
22
isolierende Schicht
24
isolierende Schicht dielektrischen Materials
26
Öffnung (oder Wege) in der isolierenden Schicht
28
Öffnung (Wege) in
20
30
Öffnung (Wege) in
22
32
Verbindung der elektrisch leitfähigen Schaltkreise
34
Verbindung der elektrisch leitfähigen Schaltkreise
36
Verbindung der elektrisch leitfähigen Schaltkreise
38
Weg in der isolierenden Schicht
24
40
elektronische Komponente
40
44
Weg
46
Lokalisations-Stift
62
Substrat
64
formbares elektrisch leitfähiges Material

Claims (10)

1. Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schalt­ kreises mit den Schritten:
  • - Vorlegen eines dreidimensionalen Substrats;
  • - Aufbringen einer Schicht elektrisch leitfähigen Materials in einem ausgewähl­ ten Muster auf mindestens eine Oberfläche des Substrats; und,
  • - Herstellen mindestens einer zusätzlichen Schaltkreis-Schicht durch,
  • - Aufbringen einer Schicht dielektrischen Materials auf der elektrisch leitfähigen Leiterbahn auf dem Substrat,
  • - Bestimmen von Wegen an vorausgewählten Orten der dielektrischen Schicht zur Verbindung der elektrisch leitfähigen Leiterbahn auf dem Substrat mit an­ deren elektrisch leitfähigen Leiterbahnen; und
  • - Aufbringen einer Schicht elektrisch leitfähigen Materials in einem ausgewähl­ ten Muster auf der dielektrischen Schicht, eingeschlossen Aufbringen elek­ trisch leitfähigen Materials in den Wegen, um die elektrisch leitfähige Leiter­ bahn unter der dielektrischen Schicht mit der elektrisch leitfähigen Leiterbahn auf der dielektrischen Schicht zu verbinden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein dielektrisches Material als dreidimensionales Substrat vorgesehen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine dünne Schicht dielektrisches Material auf der Oberfläche des dreidimensionalen Substrats vor dem Aufbringen der ersten Schicht elektrisch leitfähigen Materi­ als aufgebracht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Vorlegen eines dreidimensionalen Substrats auch das Bestimmen von integralen Struktur-Merkmalen im Substrat umfaßt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß integrale Struktur- Merkmale im Substrat zur Aufnahme der Installation des fertigen Schaltkreises an seinem vorherbestimmten Ort, vorgesehen sind.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das Substrat mit einem integralen Struktur-Merkmal versehen ist, das einen Installationsort für eine elektronische Komponente, die auf dem Schaltkreis befestigt werden soll, bietet.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß das dreidimen­ sionale Substrat durch Spritzguß hergestellt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht elektrisch leitfähigen Materials auf das Substrat durch:
  • - Anbringen eines dünnen Kupferüberzugs auf der gesamten Oberfläche des Teils durch elektroloses Plattieren,
  • - Überziehen des Teils mit einer photoempfindlichen Polymer Maske,
  • - Bestimmen eines Bildes auf der photoempfindlichem Polymer Maske,
  • - Elektrolytisches Plattieren von zusätzlichem Kupfer über der Polymer Maske,
  • - Entfernen der Polymer Maske vom Teil, und
  • - Entfernen des elektrolos aufgebrachten dünnen Kupferüberzugs durch che­ misches Ätzen aufgebracht wird.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht elek­ trisch leitfähigen Materials etwa 0.001 inches dick ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht di­ elektrischen Materials auf dem mindestens einen zusätzlichen Schaltkreis etwa 0.002 inches dick ist.
DE19755398A 1997-02-28 1997-12-12 Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises Ceased DE19755398A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/808,403 US6100178A (en) 1997-02-28 1997-02-28 Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same

Publications (1)

Publication Number Publication Date
DE19755398A1 true DE19755398A1 (de) 1998-09-10

Family

ID=25198662

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19755398A Ceased DE19755398A1 (de) 1997-02-28 1997-12-12 Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises

Country Status (3)

Country Link
US (1) US6100178A (de)
BR (1) BR9800724A (de)
DE (1) DE19755398A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008003372A1 (de) 2008-01-08 2009-07-16 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines mehrlagigen zwei- oder dreidimensionalen Schaltungsträgern
US7838978B2 (en) 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1209959A3 (de) * 2000-11-27 2004-03-10 Matsushita Electric Works, Ltd. Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
EP1364562B1 (de) * 2001-01-18 2007-09-05 Meridian Automotive Systems, Inc. Vakuumabgelagerte schaltkreise auf einem thermoplastischen material und fahrzeuglampengehäuse damit
BR0208410A (pt) * 2001-03-27 2004-03-30 Meridian Automotive Sys Inc Conjunto de lanterna, e, método para difundir luz a partir de uma fonte de luz
US6833526B2 (en) * 2001-03-28 2004-12-21 Visteon Global Technologies, Inc. Flex to flex soldering by diode laser
US6841736B2 (en) * 2002-09-26 2005-01-11 Motorola, Inc. Current-carrying electronic component and method of manufacturing same
CN100476981C (zh) * 2003-03-17 2009-04-08 新科实业有限公司 制造硬盘驱动器悬架挠性梁的系统与方法
WO2005055680A1 (en) * 2003-12-05 2005-06-16 The Commonwealth Of Australia Method of manufacturing an electrical component
AU2004310724B2 (en) * 2003-12-05 2010-07-29 The Commonwealth Of Australia Method of manufacturing an electrical component
US8033014B2 (en) * 2008-07-07 2011-10-11 Unimicron Technology Corp. Method of making a molded interconnect device
TWI394506B (zh) * 2008-10-13 2013-04-21 Unimicron Technology Corp 多層立體線路的結構及其製作方法
GB201108016D0 (en) * 2011-05-13 2011-06-29 Sarantel Ltd An antenna and a method of manufacture thereof
US20160037651A1 (en) * 2013-04-12 2016-02-04 Seiren Co., Ltd. Process for producing three-dimensional conductive pattern structure, and material for three-dimensional molding for use therein
US10099429B2 (en) 2014-10-23 2018-10-16 Facebook, Inc. Methods for generating 3D printed substrates for electronics assembled in a modular fashion
WO2016065260A1 (en) 2014-10-23 2016-04-28 Nascent Objects, Inc. Fabrication of intra-structure conductive traces and interconnects for three-dimensional manufactured structures
US20170348903A1 (en) * 2015-02-10 2017-12-07 Optomec, Inc. Fabrication of Three-Dimensional Materials Gradient Structures by In-Flight Curing of Aerosols
US10331839B2 (en) * 2017-08-18 2019-06-25 Honeywell Federal Manufacturing & Technologies, Llc System and method for obfuscation of electronic circuits

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3116078A1 (de) * 1981-04-22 1983-01-20 IVO Irion & Vosseler, Zählerfabrik GmbH & Co, 7730 Villingen-Schwenningen "praegefolie"
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US4729809A (en) * 1985-03-14 1988-03-08 Amp Incorporated Anisotropically conductive adhesive composition
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
JPS63249393A (ja) * 1987-04-03 1988-10-17 シャープ株式会社 電子部品の接続方法
JPH01206575A (ja) * 1988-02-15 1989-08-18 Shin Etsu Polymer Co Ltd 接着性熱融着形コネクタ
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
US5004672A (en) * 1989-07-10 1991-04-02 Shipley Company Inc. Electrophoretic method for applying photoresist to three dimensional circuit board substrate
US5006182A (en) * 1989-11-17 1991-04-09 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
US4985116A (en) * 1990-02-23 1991-01-15 Mint-Pac Technologies, Inc. Three dimensional plating or etching process and masks therefor
JP2747096B2 (ja) * 1990-07-24 1998-05-06 北川工業株式会社 3次元回路基板の製造方法
JP2913891B2 (ja) * 1990-12-04 1999-06-28 三菱電機株式会社 多層配線基板
US5225966A (en) * 1991-07-24 1993-07-06 At&T Bell Laboratories Conductive adhesive film techniques
US5128831A (en) * 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5277734A (en) * 1991-11-07 1994-01-11 Fred Bayer Holdings Inc. Electrically conductive circuit sheet and method and apparatus for making same
JPH0677648A (ja) * 1992-08-20 1994-03-18 Polyplastics Co 立体的多層導電回路を有する複合成形品及びその製造方法
US5264061A (en) * 1992-10-22 1993-11-23 Motorola, Inc. Method of forming a three-dimensional printed circuit assembly
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5837609A (en) * 1997-01-16 1998-11-17 Ford Motor Company Fully additive method of applying a circuit pattern to a three-dimensional, nonconductive part

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059083B2 (en) 2007-09-14 2015-06-16 Infineon Technologies Ag Semiconductor device
US7838978B2 (en) 2007-09-19 2010-11-23 Infineon Technologies Ag Semiconductor device
DE102008003372A1 (de) 2008-01-08 2009-07-16 Otto-Von-Guericke-Universität Magdeburg Verfahren zur Herstellung eines mehrlagigen zwei- oder dreidimensionalen Schaltungsträgern

Also Published As

Publication number Publication date
US6100178A (en) 2000-08-08
BR9800724A (pt) 1999-06-29

Similar Documents

Publication Publication Date Title
DE19755398A1 (de) Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises
DE69104750T2 (de) Verfahren zur Herstellung von Mehrschichtplatinen.
DE69215192T2 (de) Leiterplatte mit abgeschirmten bereichen sowie herstellungsverfahren einer solchen leiterplatte
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
EP1383360B1 (de) Spritzgegossener Leiterträger und Verfahren zu seiner Herstellung
DE9107710U1 (de) Dreidimensionales Schaltungssubstrat
DE102007009583A1 (de) Verbundformteil
DE05745977T1 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
DE1815202A1 (de) Verfahren zur Herstellung mehrschichtiger Schaltungskarten
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE102016208184B4 (de) Verfahren zum Erzeugen eines Teils mit mehreren dekorativen Oberflächen
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE3411973A1 (de) Plattenmaterial zur herstellung flexibler gedruckter schaltungstraeger, verfahren zur herstellung flexibler gedruckter schaltungstraeger und nach diesem verfahren hergestellter flexibler gedruckter schaltungstraeger
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4432966A1 (de) Verfahren zum Herstellen eines Bauteils aus thermoplastischem Kunststoff mit wenigstens einem integrierten, elektrisch leitenden Abschnitt sowie nach diesem Verfahren hergestelltes Bauteil
GB2322735A (en) Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
DE10108168C1 (de) Verfahren zur Herstellung einer Multiwire-Leiterplatte
DE3546611C2 (de)
EP1987707B1 (de) Verfahren zur herstellung einer schicht auf einem formkörper
DE2920091A1 (de) Kunststoff-formteil
DE102008003372B4 (de) Verfahren zur Herstellung eines mehrlagigen zwei- oder dreidimensionalen Schaltungsträgers
EP0278485B1 (de) Verfahren zur Herstellung eines Digitalisiertabletts
DE1937508A1 (de) Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstofftraegers
DE102019006445B4 (de) Verfahren zur Herstellung eines Bauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection
8127 New person/name/address of the applicant

Owner name: VISTEON GLOBAL TECHNOLOGIES, INC., DEARBORN, MICH.