DE19750992A1 - Halbleiterbauelement - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem feldgesteuerten Halbleiterbauelement nach der Gattung des Hauptanspruchs. Es ist schon ein solches Halbleiterbauelement aus der DE 39 42 640 C2 bekannt, bei dem an den Ecken inselförmiger p-Wannen erhöhte Löcherstromdichten auftreten können, die die Latch-up-Festigkeit des Bauelements begrenzen.

Vorteile der Erfindung

Das erfindungsgemäße Halbleiterbauelement mit den kennzeichnenden Merkmalen der unabhängigen Ansprüche hat demgegenüber den Vorteil, auch bei hohen Betriebstemperaturen hohe Stromdichten schalten zu können ohne zu latchen bzw. benachbart integrierte Schaltungsanordnungen (beispielsweise Logikschaltungen) zu beeinflussen. Dies ist insbesondere beim Schalten eines Stroms für Zündanwendungen durch ein als MOS-Bauelement ausgestaltetes Halbleiterbauelement von Vorteil, bei denen induktive Lasten zu treiben sind. Das erfindungsgemäße Bauelement weist ferner eine hohe Durchbruchspannung von einigen 100 V im statischen ausgeschalteten Zustand auf sowie ein gutes Durchlaßverhalten, d. h. nur wenige Volt Spannungsabfall im statischen eingeschalteten Zustand und einer Stromdichte in der Größenordnung von ca. 100 A/cm² Bauelementfläche. Das Bauelement ist ferner in hohem Maße impulsfest, d. h. es verkraftet das gleichzeitige Auftreten hoher Spannung und hoher Stromdichte.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Halbleiterbauelements möglich. Besonders vorteilhaft erweist sich eine Anordnung von Unterbrechungen des Kathodengebiets an dessen Ecken beziehungsweise eine spezielle Ausgestaltung von Kathodengebieten, die einem Anodengebiet unmittelbar benachbart sind.

Vorteilhaft ist ferner eine Aufteilung von Kanalbereichen in zwei Gruppen, die über getrennte Gates angesteuert werden. Dies ist insbesondere für eine interne Spannungsbegrenzung (Klammerung) von Vorteil.

Eine Isolation des Bauelements im Chip durch an seinem Rand angeordnete p-Wälle ermöglicht eine im Vergleich zur Isolation mit vergrabenen Oxidschichten kostengünstige Integration mehrerer leitfähigkeitsmodulierter Endstufen hoher Sperrfähigkeit (Halbleiterbauelemente der erfindungsgemäßen Art) beziehungsweise von Logikschaltungen auf dem gleichen Chip.

Zeichnung

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 ein erstes und ein zweites Ausführungsbeispiel,

Fig. 2 eine Ansicht des ersten Ausführungsbeispiels inklusive einer Gateelektrode,

Fig. 1a ein Detail der Fig. 1,

Fig. 3a-d, Fig. 3e-n sowie Fig. 3o-zd weitere Ausführungsbeispiele,

Fig. 4 ein Ausführungsbeispiel mit zwei getrennten Gateelektroden,

Fig. 5 Ausführungsbeispiele mit Klammer- und Steuerschaltung,

Fig. 6 eine Isolationsanordnung und

Fig. 7 eine weitere Isolationsanordnung,

Fig. 8 eine Draufsicht auf eine Isolationsanordnung.

Beschreibung der Ausführungsbeispiele

Fig. 1 zeigt ein Halbleiterbauelement auf einer schwach p-dotierten Schicht 1, auf dessen Rückseite eine stark p-dotierte Schicht 2 angeordnet ist. Auf der Vorderseite des Bauelements ist ein schwach dotiertes n-Gebiet 3 angeordnet, in das ein stark p-dotiertes Anodengebiet 4 eingebettet ist, das wiederum zur Abgrenzung von der n-dotierten Schicht 3 und der schwach p-dotierten Schicht 1 von einer Bufferzone 5 umgeben ist, die n-dotiert ist. Eine im n-Gebiet 3 optional eingebrachte p-Rinne 7 grenzt einen Driftbereich 6 des n-Gebiets 3 von einem Bereich ab, in dem p-Wannen 9, 10 angeordnet sind. Details der p-Wannen 9, 10 sind entlang des Querschnitts 8 der Fig. 1a dargestellt: In die p-Wanne 9 ist parallelverlaufend zum Rand der p-Wanne ein ringförmiges stark n-dotiertes Kathodengebiet 12 eingebracht, das einen stark p-dotierten Bereich 11 umschließt, der sich im Zentrum der p-Wanne 9 befindet. Die zwischen dem Kathodengebiet 12 und dem Rand der p-Wannen 9 befindlichen Bereiche der p-Wanne 9 werden im folgenden als Kanalbereiche bezeichnet. Auf die Darstellung der infolge der Ausdiffusion bei der Herstellung der p-Wannen entstehenden Verrundung der Ecken der Kanalbereiche wird aus Gründen der Übersichtlichkeit verzichtet. Die vom Anodengebiet 4 und der p-Rinne 7 abgewandten p-Wannen 9 sind wahlweise über einen in den n-Bereich 3 eingebrachten p-dotierten Steg 13 miteinander verbunden, wenn eine Anordnung von Gateelektroden aufgebracht wird, wie sie in Fig. 4 dargestellt ist. Bei einer Anordnung einer Gateelektrode nach Fig. 2 unterbleibt eine Verbindung der p-Wannen 9 über einen derartigen p-Steg 13. Die perspektivische Ansicht nach Fig. 1 ist links und rechts jeweils spiegelbildlich fortsetzbar, so daß eine Parallelschaltung mehrerer Anodengebiete realisierbar ist, wobei jedem Anodengebiet mehr als ein Kanalbereich zugeordnet ist. Dieses als Lateral-Vertikal-Insulated-Gate- Bipolar-Transistor (LVIGBT) ausgebildete Halbleiterbauelement ist auf dessen Rückseite, die stark p-dotiert ist (Bereich 2), metallisiert und befindet sich auf einem Bezugspotential (Masse), ebenso wie die Kathodengebiete 12 und die stark p-dotierten Gebiete 11, die über eine über diesen Gebieten aufgebrachte Metallisierung ebenfalls mit dem Bezugspotential verbunden sind. Die genannten Metallisierungen sind in der Fig. 1 nicht dargestellt. Auch die Metallisierung des stark p-dotierten Anodengebietes 4, das im Vorwärtsbetrieb auf positivem Potential liegt, ist der Einfachheit halber nicht dargestellt. Die Anordnung der Gateelektrode 15 des Halbleiterbauelements ist in Fig. 2 dargestellt; dabei wurde auf die Darstellung der zwischen der Gateelektrode 15 und dem Halbleiterkörper liegenden Isolationsschicht verzichtet. Die vorzugsweise aus Polysilizium bestehende Gateelektrode 15 überdeckt das n-Gebiet 3 sowie Teile der p-Wannen 9. Dabei überdeckt die Gateelektrode 15 die Kanalbereiche 14 vollständig, die stark n-dotierten Kathodengebiete 12 werden teilweise überlappt. So entsteht eine Elektrodenfläche mit Aussparungen, die sich mit ihren Konturen den Konturen der p-Wanne beziehungsweise der darin angeordneten n-Kathoden-Gebiete 12 anpassen. Das n-Gebiet 3 wird von der Gateelektrode 15 bis zur p-Rinne 7 überdeckt. Die p-Rinne 7 wird teilweise überlappt und von einer mit der Gateelektrode 15 elektrisch verbundenen Feldplatte, die in größerem Abstand zum Halbleiterkörper als die Gateelektrode 15 angebracht ist, überdeckt. Die Feldplatte überdeckt dabei auch Teile des Driftgebiets 6 des n-Bereichs 3.

Bei positivem Gatepotential werden im Kanalbereich 14 der p-Wannen 9, 10 Inversionskanäle erzeugt, über die Elektronen ins Driftgebiet 6 gelangen. Daraufhin injiziert das Anodengebiet Löcher in das Driftgebiet, so daß sich zwischen Anode und Kathode ein lateraler Stromfluß einstellt; gleichzeitig stellt sich zwischen Anodengebiet und der Rückseite des Halbleiterbauelements ein vertikaler Stromfluß ein. Die p-Rinne 7 dient zur Reduzierung von Feldspitzen an Kanten der Gateelektrode 15.

Fig. 3a-d zeigt vier Ausführungsbeispiele von p-Wannen 9 beziehungsweise 10. Fig. 3a zeigt eine aus dem Stand der Technik bekannte Anordnung einer p-Wanne 9 mit einem ringförmig geschlossenen Kathodengebiet 12, das ein stark p-dotiertes Gebiet 11 vollständig umschließt. Fig. 3b zeigt eine erfindungsgemäße p-Wannenanordnung 9 von p-Wannen, die nicht in unmittelbarer Nachbarschaft zum Anodengebiet 4 angeordnet sind: Die p-Wanne weist mehrere voneinander getrennte Kathodengebiete auf, die in ihrer Gesamtheit als eckfreies Kathodengebiet mit Bezugszeichen 20 versehen sind. Die Anordnung gemäß Fig. 3b geht aus der Anordnung gemäß Fig. 3a gedanklich durch Entfernung stark n-dotierte Gebiete an dem mit Bezugszeichen 23 versehenen Stellen hervor. An den Unterbrechungen 23 wird die Grenze zwischen p-Wanne 9 und darin eingebrachtem stark p-dotierten Gebiet 11 sichtbar. Fig. 3c zeigt eine erfindungsgemäße p-Wannenanordnung 10 für p-Wannen, die in unmittelbarer Nachbarschaft zum Anodengebiet 4 stehen. Dabei weist die p-Wanne 10 ein U-Kathodengebiet 21 auf, das aus Fig. 3a durch Weglassung n-dotierter Bereiche an der mit Bezugszeichen 23 versehenen Stelle hervorgeht, an der analog zur Fig. 3b wieder die Grenze zwischen stark p-dotierten Gebiet 11 und p-Wanne 10 ersichtlich wird. Die Unterbrechung 23 ist dabei zum Anodengebiet 4 hin orientiert. Fig. 3d zeigt ein weiteres Ausführungsbeispiel eines in unmittelbarer Nachbarschaft zum Anodengebiet 4 stehenden p-Wannengebiets 10: Dabei weist das eckfreie U-Kathodengebiet 22 mehrere Teilgebiete auf, die in den Ecken der p-Wanne 10 und an der dem Anodengebiet 4 zugewandten Seite Unterbrechungen 23 aufweisen, an denen in der dargestellten Ansicht die Grenze zwischen stark p-dotiertem Gebiet 11 und p-Wannengebiet 10 sichtbar wird.

Ein Latch-up im beschriebenen Halbleiterbauelement wird ausgelöst durch eine Vorwärtspolung des n+/p+-Übergangs zwischen dem stark p-dotierten Gebiet 11 und dem stark n-dotierten Gebiet 12 in den p-Wannen 9 beziehungsweise 10 in Folge einer Umströmung des Kathodengebiets 12 durch einen Löcherstrom. Zur Abschwächung dieses unerwünschten Effekts besitzt in der erfindungsgemäßen Ausgestaltung der p-Wannen die p-Wanne 10 beispielsweise an ihrer dem Driftgebiet benachbarten Kante keinen Bereich mit starker n-Dotierung (Fig. 3c beziehungsweise 3d). Dadurch ergibt sich ein Bypaß für den Löcherstrom und die Latch-up-Festigkeit des IGBT's wird erhöht, da genau an der Seite mit der höchsten Löcherstromdichte kein stark n-dotierter Bereich vorhanden ist, der zum frühen Latch-up führen kann. Bei den p-Wannen kann aufgrund ihrer größeren Entfernung zum Driftgebiet 6 von einem Bypaß an den Kanten abgesehen werden. Aufgrund der Geometrie kommt es jedoch in den Ecken auch der p-Wannen 9 zu erhöhten Löcherstromdichten. Diesem Effekt kann durch zwei Maßnahmen begegnet werden: Einerseits durch gegeneinander versetztes Anordnen der p-Wannen ähnlich einem Schachbrettmuster, andererseits aber auch durch Löcherbypässe in den Ecken der p-Wannen 9 und auch 10 (vergleiche Fig. 3b und 3d). Die Latch-up-Festigkeit wird weiterhin durch die Aufteilung des Löcherstroms auf mehrere p-Wannen und durch den im LVIGBT insbesondere im Abschaltfall vorhandenen vertikalen Stromfluß erhöht. Die Vielzahl parallel geschalteter Kanalbereiche, die sich durch die Inselstruktur und die ringförmige Anordnung des Kathodengebiets 12 ergibt, gewährleistet gleichzeitig gute Durchlaßeigenschaften. Die Durchlaßeigenschaft ist gut, da der Quotient aus Umfang und Fläche der p-Wannen 9 bzw. 10 groß ist und ferner eine Vielzahl von Inseln pro Anodengebiet 4 anordenbar ist. Der große Wert des genannten Quotienten drückt eine gute Leitfähigkeitsmodulation im Bereich der durch die p-Wannen gebildeten MOS-Steuerköpfe bei gegebenem Kanalwiderstand aus. Der Gesamtkanalwiderstand selbst ist klein, da eine Vielzahl von Kanalbereichen parallelgeschaltet sind. Wie auch schon in Fig. 1 beschrieben, sind die p-Wannen 9, 10 durch eine Kathodenmetallisierung miteinander und mit dem Bezugspotential verbunden. Die Kontaktierung ist dabei so ausgeführt, daß die stark p-dotierten Gebiete 11 und die Kathodengebiete 12 miteinander kurzgeschlossen sind.

Fig. 3e-f zeigen Abwandlungen der Ausführungsform nach Fig. 3b: die n-Gebiete 20 sind etwas verlängert, so daß sie sich an den Ecken berühren (Fig. 3e) bzw. etwas überlappen und so ein einziges zusammenhängendes n-Gebiet 20 bilden (Fig. 3f); im letzteren Fall sind die Unterbrechungen zu Aussparungen an den Ecken degeneriert. Fig. 3g-l zeigen Abwandlungen der Ausführungsformen nach Fig. 3b, e bzw. f, bei denen die p-Wanne 9 abgerundete oder abgeschrägte Ecken aufweist, einhergehend mit entsprechend an den Ecken abgerundeten bzw. abgeschrägten Öffnungen in der darüberliegende Gateelektrode 15 bzw. 26. Vorteilhaft ist hier eine höhere Durchbruchspannung im Vergleich zu einer Anordnung nach Fig. 3a, b, e bzw. f. Fig. 3m-t zeigen Abwandlungen zur Anordnung nach Fig. 3d, analog zu den Fig. 3e-l, die alle Abwandlungen der Anordnung nach Fig. 3b sind. Bei beiden Wannentypen 9 bzw. 10 können die Ecken der in ihrer Mitte liegenden stark p-dotierten Gebiete 11 ebenfalls abgerundet oder abgeschrägt werden (Fig. 3u, v bzw. z, za) oder zum Rand der die Form der p-Wannen 9, 10 festlegenden Öffnungen in den Gateelektroden 15 bzw. 26 durchgezogen werden (Fig. 3w, x, y bzw. zb, zc, zd). Dabei ist es günstig, in den Wannen 10 das Gebiet 11 auf der gesamten der Anode 4 zugewandten Seite bis an den Rand der Öffnungen der Gateelektroden durchzuziehen. Aus Darstellungsgründen sind in Fig. 3u-zd nur die p-Wanne 9 bzw. 10 und das p-Gebiet 11 dargestellt.

Fig. 4 zeigt ein LVIGBT-Bauelement wie in Fig. 1 beschrieben, inklusive des p-Stegs 13. Dabei sind in der bereits im Zusammenhang mit Fig. 1 beschriebenen Art und Weise Kanalbereiche, insbesondere Kanalbereiche, die dem Anodengebiet 4 benachbart sind, über ein Steuergate 26 ansteuerbar, wohingegen vom Driftgebiet 6 und vom Anodengebiet 4 weiter abgelegene Kanalbereiche über ein vom Steuergate 26 elektrisch isoliertes Klammergate 27 ansteuerbar sind.

LIGBT-Bauelemente mit mehreren parallelgeschalteten Kanalbereichen pro Anodengebiet erlauben allgemein eine Auftrennung der Gateansteuerung in ein Steuergate und in ein Klammergate, wobei die den Gates zugeordneten MOS- Kanalbereiche jeweils das gleiche Anodengebiet ansteuern. Also auch bei streifenförmigen p-Wannen beispielsweise, wie sie in der deutschen Patentanmeldung mit dem Aktenzeichen 197 25 091.2 beschrieben sind, ist eine solche Aufteilung einsetzbar. Die Verwendung solch einer Aufteilung in einer elektronischen Schaltung wird im Zuammenhang mit Fig. 5 näher beschrieben.

Fig. 5 zeigt verschiedene Ausführungsbeispiele einer Einbindung eines feldgesteuerten Halbleiterbauelements mit getrenntem Steuer- und Klammergate in eine elektronische Schaltung. Fig. 5a zeigt einen LIGBT 30 mit einem Anodenanschluß A und einem Kathodenanschluß K sowie einem Rückseitenanschluß RS. Kathodenanschluß und Rückseitenanschluß sind mit Masse verbunden. Der Anodenanschluß A ist über eine induktive Last 31 mit einer Versorgungsspannung U verbunden. Das Bauelement 30 wird über eine als Widerstand ausgestaltete Steuerschaltung 36, an deren Eingang 38 ein Steuersignal anlegbar ist, über das Steuergate 26 angesteuert. Eine Klammerschaltung 35, die aus einer Reihenschaltung von zwei Zenerdioden und einer Diode sowie einem weiteren Widerstand besteht, verbindet den Anodenanschluß A des Bauelements mit dem Klammergate 27. In Fig. 5b ist die Steuerschaltung 36 mit der Klammerschaltung 35 zu einer Einheit verschmolzen, über das am Steuereingang 38 anliegende Steuersignal und das Anodenpotential wird gemäß der Verschaltung 35, 36 ein entsprechendes Potential auf Steuergate 26 und Klammergate 27 gegeben. Fig. 5c zeigt eine verallgemeinerte Darstellung der Ansteuerung von Steuergate 26 und Klammergate 27 des LIGBT's 30, wobei eine mit dem Anodenanschluß A verbundene Klammerschaltung 35 vorgesehen ist, deren Ausgangssignal an der Steuerschaltung 39 anliegt, die zusammen mit dem Ausgangssignal der Klammerschaltung 35 das am Steuereingang 38 anliegende Steuersignal verarbeitet und Steuergate 26 sowie Klammergate 27 mit geeigneten potentialen beaufschlagt. Wie bereits oben beschrieben wird ein Latch-up ausgelöst durch eine Vorwärtspolung des n+/p-Übergangs in den p-Wannen infolge der Umströmung des Kathodengebiets durch einen Löcherstrom. Bei einer hohen Induktivität der Last 31 können hohe Spannungsspitzen am Anodenanschluß A auftreten. Um die Spannungsspitze schnell abzubauen, ohne ein Latch-up zu bewirken, wird über die Klammerschaltung 35 und das Klammergate 27 bevorzugt die Gruppe von Kanalbereichen angesteuert, die weiter entfernt vom Driftgebiet 6 beziehungsweise Anodengebiet 4 liegen. Dadurch wird eine hohe Lochstromdichte in den nahe dem Driftgebiet gelegten p-Wannen verhindert und somit ein vorzeitiger Latch-up unterbunden. Andererseits saugen diese nahegelegenen p-Wannen 10 einen Teil des Löcherstroms ab, so daß auch die weit vom Driftgebiet entfernten p-Wannen 9 entlastet werden, die dann im Falle von Spannungsspitzen am Anodenanschluß A und aufgrund der stärkeren Ansteuerung im Vergleich zu den p-Wannen, die über das Steuergate angesteuert werden, den Großteil des Stromes tragen. Fig. 5a stellt eine völlige Trennung von Klammer- und Ansteuerkreis dar, im Gegensatz zum Ausführungsbeispiel nach Fig. 5b. Fig. 5c zeigt in allgemeinerer Form eine teilweise Trennung von Klammer- und Ansteuerkreis mit dem Vorteil einer Entlastung der Ansteuerschaltung, da sich die im Klammerkreis auftretenden steilflankigem Signale von der Ansteuerschaltung fernhalten lassen. Die Latch-up-Festigkeit wird weiterhin durch den im LVIGBT insbesondere im Abschalt- und Klammerfall vorhandenen vertikalen Stromfluß erhöht. Diese vom Anodengebiet zur Rückseite fließende Stromkomponente führt für eine gegebene Anodenstromdichte zu einer Entlastung des lateralen Strompfades und ist im Abschalt- und Klammerfall besonders hoch.

Fig. 6 zeigt einen Ausschnitt 49 aus einem Halbleiterchip, mit einem Gebiet 40, in dem ein LIGBT der zuvor beschriebenen Art angeordnet ist. Der LIGBT ist insbesondere im Bereich der p-Wanne 9 nur schematisch dargestellt; zusätzlich eingezeichnet sind neben der Gate-Elektrode G und dem auf dem Anodengebiet 4 aufgebrachten Anodenanschluß A ein an der Rückseite des Halbleiterchips 49 aufgebrachter Rückseitenkontakt RS, der mit Masse 46 verbunden ist. Der schwach p-dotierte Bereich 1 weist eine Schichtdicke 45 von größer als 10 µm im Bereich des Gebiets 40 auf. Es ist weiterhin ein Gebiet 43 vorgesehen, in dem weitere LIGBT's beziehungsweise eine Logikschaltung anordenbar sind. Das weitere n-Gebiet 48 kann im Vergleich zum n-Gebiet 3 des Gebiets 40 dicker ausgelegt werden oder auch eine andere Dotierstoffkonzentration haben. Im Gebiet 40 ist das n-Gebiet 3 nur deshalb relativ dünn ausgelegt, da insbesondere eine Resurf-Anordnung zu einer weiteren vorteilhaften Ausgestaltung des erfindungsgemäßen Bauelements führt, wie bereits in der Patentanmeldung mit dem Aktenzeichen 197 25 091.2 beschrieben. Das Gebiet 43 ist vom Gebiet 40 durch eine Isolationsanordnung 41 getrennt. Diese Isolationsanordnung 41 weist einen stark p-dotierten Wall 47 auf, der sowohl das schwach n-dotierte Gebiet 48 als auch das schwach n-dotierte Gebiet 3 völlig durchdringt und mit dem schwach p-dotierten Bereich 1 in elektrischer Verbindung steht. Der p-Wall 47 ist mit dem Kathodenanschluß K kurzgeschlossen und mit dem Bezugspotential 46 (Masse) verbunden. In Fig. 7 weist die Isolationsanordnung 41 nicht einen in sich geschlossenen p-Wall 47, sondern zwei Teilwälle 50, 51 auf, die ein schwach n-dotiertes Gebiet 52 lateral einschließen. Dieses lateral eingeschlossene n-Gebiet 52 ist mit einem postiven Schutzpotential V belegt. Die Isolationsanordnung 41 in Fig. 6 und 7 umschließt randständig den LIGBT, der im Gebiet 40 angeordnet ist. Lediglich zum Gebiet 43 hin ist dabei in Fig. 7 das Gebiet 40 zusätzlich durch den p-Wall 50 abgeschirmt. Das n-Gebiet 52 ist dabei von den p-Wällen 50 und 51 lateral vollständig umgeben: vor und hinter der Zeichnungsebene der Fig. 7 (nicht eingezeichnet) sind die Gebiete 50 und 51 über weitere stark p-dotierte Gebiete verbunden, so daß das n-Gebiet 52 lateral von stark p-dotierten Gebieten vollständig umringt ist.

Die Isolationsanordnungen 41 nach Fig. 6 und 7 sind insbesondere für leitfähigkeitsmodulierte Leistungsbauelemente, wie LIGBT's hoher Sperrfähigkeit geeignet und benutzen die mit dem LIGBT kompatible Schichtenfolge schwach p-dotiertes Substrat 1 auf stark p-dotiertes Gebiet 2. Die von der Chipoberseite eingebrachten stark p-dotierten Wälle saugen ebenso wie die rückseitig angeordnete stark p-dotierte Schicht 2 auf der Rückseite des Chips Löcher ab, die einen Teil des Stromtransports innerhalb des Chips, insbesondere im LIGBT, übernehmen. Um den Durchlaßspannungsabfall des LIGBT gering zu halten, kann die Isolationsanordnung 41 jeweils nur an der Peripherie der Endstufe beziehungsweise der Endstufen eingesetzt werden. Am Chiprand erfüllt die Isolationsanordnung gleichzeitig die Aufgabe eines definierten Randabschlusses. Zusätzlich kann ein zusätzlich vorgesehenes Zwischengebiet 52, wie in Fig. 7 dargestellt, mit einem postiven Potential V belegt werden und zum Absaugen eines Teils der einen Teil des Gesamtstromes tragenden Elektronen benutzt werden. Das stark p-dotierte Gebiet 2 auf der Chiprückseite saugt Löcher zusätzlich zu den tiefen Wällen 47, 51, 50 ab und bindet so zusammen mit diesen das Isolationsgebiet gut an Masse an. Das in Fig. 7 dargestellte tiefe n-Gebiet 52, das über eine starke n-Aufdotierungszone 54 mit der postiven Spannung V verbunden ist, saugt überdies Elektronen ab. Ein lateraler Stromfluß und damit eine Querbeeinflussung der Gebiete 40 und 43 wird somit effektiv abgeschirmt. Die Isolationsanordnungen 41 sind kompatibel mit vergrabenen Schichten zur Isolation im Bereich der Logikschaltungen, die in Gebieten 43 angeordnet sind. Die Isolationsanordnungen sind auch bei Halbleiterbauelementen einsetzbar, die statt inselförmiger Strukturen ineinandergreifende Fingerstrukturen für Anode und Kathode aufweisen, wie sie beispielsweise in der deutschen Patentanmeldung mit dem Aktenzeichen 197 25 091.2 beschrieben sind.

Fig. 8 zeigt exemplarisch eine Draufsicht auf eine Halbleiteranordnung mit zwei LVIGBT-Gebieten 40, zwischen denen zwei Logikgebiete 43 angeordnet sind. Der Rand der Anordnung und die Gebiete 40 sind vom Teilwall 51 umgeben, während die Logikgebiete 43 zusätzlich durch einen weiteren Teilwall 50 von den LVIGBT-Gebieten abgetrennt sind. Zwischen den Teilwällen 50 und 51 liegt dabei das bereits beschriebene Zwischengebiet 52, das mit einem Schutzpotential belegt wird. Die in Fig. 8 nicht eingezeichneten Kontaktierungen der Teilwälle werden dabei derart zusammengeschaltet zu einem gemeinsamen Massepunkt, daß zuerst jeweils die Gebiete 50 bzw. 51 miteinander elektrisch verbunden werden und danach schließlich die gemeinsamen Kontaktierungen der Gebiete 50 und 51 zusammengeführt werden. Der gemeinsame Massenpunkt kann im Chip angeordnet sein oder auch außerhalb. Im letzteren Fall werden die Kontaktierungen der Gebiete 50 und 51 über Drahtbonds auf Beine des Gehäuses der integrierten Anordnung geführt und dann extern verschaltet. Durch solche getrennte Masseführungen wird ein Übersprechen zwischen den LVIGBT- Gebieten bzw. zwischen den LVIGBT-Gebieten und den Logikgebieten minimiert. Dieses Übersprechen entsteht durch Spannungsabfälle auf den Masse-Metallisierungen, wenn im Betrieb über sie ein großer Strom geführt wird. Die verschiedenen Massen sollten daher am besten quasi sternförmig nur an einem gemeinsamen Punkt zusammengeführt werden.

Claims (10)

1. Feldgesteuertes Halbleiterbauelement, insbesondere LIGBT, auf einer p-Schicht (1), auf deren Vorderseite ein n-Gebiet (3) angeordnet ist, das mindestens eine p-Wanne (9; 10) aufweist, die einen über eine Gateelektrode (15) ansteuerbaren Kanalbereich (14) aufweist, wobei in die p-Wanne ein stark n-dotiertes Kathodengebiet (12) eingebettet ist, dadurch gekennzeichnet, daß das n-Gebiet (3) ein Anodengebiet (4) aufweist, daß das Kathodengebiet (12) ringförmig parallel zum Rand der p-Wanne verläuft und mindestens an einer Stelle eine Unterbrechung oder Aussparung (23) aufweist.

2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die p-Wanne rechteckförmig, insbesondere quadratisch, ist und daß die Unterbrechungen (23) des Kathodengebiets an den Ecken angeordnet sind.

3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kathodengebiete (12) der p-Wannen, die dem Anodengebiet (4) benachbart sind, eine Unterbrechung entlang der dem Anodengebiet zugewandten Seite aufweisen.

4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der mindestens einen p-Wanne und dem Anodengebiet eine in das n-Gebiet (3) eingebettete p-Rinne (7) angeordnet ist.

5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine erste Gruppe von Kanalbereichen über ein Klammergate (27) und eine zweite Gruppe von Kanalbereichen über ein Steuergate (26), das vom Klammergate (27) elektrisch isoliert ist, ansteuerbar ist.

6. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß eine externe induktive Last in Reihe geschaltet ist und daß eine Steuerschaltung (36; 39) vorgesehen ist, die einen Steuereingang (38) aufweist, an dem ein Steuersignal anliegt, und daß eine Klammerschaltung (35) vorgesehen ist, die mit dem Anodenanschluß des Bauelements verbunden ist, wobei mittels der Klammerschaltung und/oder der Steuerschaltung das Klammergate und/oder das Ansteuergate in Abhängigkeit vom Anodenpotential und vom Steuersignal unterschiedlich ansteuerbar sind.

7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Isolationsanordnung (41) vorgesehen ist, daß die p-Wannen (9; 10) und das Anodengebiet (4) von der Isolationsanordnung (41) lateral vollständig umgeben sind und daß die Isolationsanordnung (41) einen das Anodengebiet vollständig einschließenden stark p-dotierten Wall (47; 51) aufweist, der ihn umgebende n-Gebiete (3; 48) durchdringt und der mit der p-Schicht (1) in Verbindung steht und der mit den Kathodengebieten (12) kurzgeschlossen ist.

8. Halbleiterbauelement, insbesondere LIGBT, auf einer p-Schicht (1), auf deren Vorderseite ein n-Gebiet (3) angeordnet ist, das mindestens eine p-Wanne aufweist, die einen über eine Gateelektrode (15) ansteuerbaren Kanalbereich (14) aufweist, wobei in die p-Wanne ein stark n-dotiertes Kathodengebiet (12) eingebettet ist, dadurch gekennzeichnet, daß das n-Gebiet (3) ein Anodengebiet (4) aufweist und daß eine Isolationsanordnung (41) vorgesehen ist, daß die p-Wanne und das Anodengebiet (4) von der Isolationsanordnung (41) lateral vollständig umgeben sind und daß die Isolationsanordnung (41) einen das Anodengebiet vollständig einschließenden stark p-dotierten Wall (47; 51) aufweist, der ihn umgebende n-Gebiete (3; 48) durchdringt und der mit der p-Schicht (1) in Verbindung steht und der mit dem Kathodengebiet (12) kurzgeschlossen ist.

9. Halbleiterbauelement nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß der Wall abschnittsweise zwei Teilwälle (50; 51) aufweist, die ein Zwischengebiet (52) einschließen, das mit einem positiven Schutzpotential (V) belegt ist.

10. Bauelement wie in einem der vorhergehenden Ansprüche beschrieben, dadurch gekennzeichnet, daß n- und p-Dotierungen vertauscht sind und alle vom Masse- Bezugspotential abweichenden Potentiale gegenüber den vorhergenannten Ansprüchen ein umgekehrtes Vorzeichen aufweisen.