DE19743349A1 - Verfahren zur Herstellung von Halbleiterchips - Google Patents
Verfahren zur Herstellung von HalbleiterchipsInfo
- Publication number
- DE19743349A1 DE19743349A1 DE19743349A DE19743349A DE19743349A1 DE 19743349 A1 DE19743349 A1 DE 19743349A1 DE 19743349 A DE19743349 A DE 19743349A DE 19743349 A DE19743349 A DE 19743349A DE 19743349 A1 DE19743349 A1 DE 19743349A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- semiconductor chips
- etching
- dry etching
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 56
- 238000001312 dry etching Methods 0.000 claims abstract description 43
- 239000002841 Lewis acid Substances 0.000 claims abstract description 10
- 239000000460 chlorine Substances 0.000 claims abstract description 10
- 238000001020 plasma etching Methods 0.000 claims abstract description 10
- 150000007517 lewis acids Chemical class 0.000 claims abstract description 9
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 8
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 101
- 230000008569 process Effects 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000002313 adhesive film Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000002985 plastic film Substances 0.000 claims description 5
- 229920006255 plastic film Polymers 0.000 claims description 5
- 230000007704 transition Effects 0.000 claims description 5
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 claims description 4
- 230000005291 magnetic effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001020 Au alloy Inorganic materials 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 239000003353 gold alloy Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000003595 spectral effect Effects 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- -1 Lewis acid boron trichloride Chemical class 0.000 claims description 2
- 238000012793 UV/ Vis spectrometry Methods 0.000 claims description 2
- 239000003518 caustics Substances 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000001035 drying Methods 0.000 claims description 2
- 238000004993 emission spectroscopy Methods 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000004949 mass spectrometry Methods 0.000 claims description 2
- 238000005488 sandblasting Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000009616 inductively coupled plasma Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 40
- 239000010410 layer Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- LJCZNYWLQZZIOS-UHFFFAOYSA-N 2,2,2-trichlorethoxycarbonyl chloride Chemical compound ClC(=O)OCC(Cl)(Cl)Cl LJCZNYWLQZZIOS-UHFFFAOYSA-N 0.000 description 1
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000001636 atomic emission spectroscopy Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- SAOPTAQUONRHEV-UHFFFAOYSA-N gold zinc Chemical compound [Zn].[Au] SAOPTAQUONRHEV-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Led Devices (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von Halb
leiterchips aus einem Wafer. Das Verfahren betrifft vor allem
den Schritt, die einzelnen Halbleiterchips voneinander zu tren
nen und aus dem Wafer herauszulösen. Das Verfahren eignet sich
besonders zum Herstellen sehr kleiner Halbleiterchips mit einer
Kantenlänge von weniger als 150 µm. Besonders geeignet ist das
Verfahren zum Herstellen von LEDs.
Bisher ist es üblich, Halbleiterchips voneinander und aus dem
Wafer zu trennen, indem die Chips aus dem Wafer gesägt werden
oder man die Waferoberfläche ritzt und die Chips aus dem Wafer
bricht. Die beim Sägen verwendeten Sägeblätter haben in der Re
gel eine Dicke von mehr als 30 µm. Die Dicke der Sägeblätter
liegt damit in einem Bereich, der in etwa der Kantenlänge sehr
kleiner Halbleiterchips entspricht oder nur wenig geringer ist
als diese. Das Sägen kommt deshalb als Trennverfahren für sehr
kleine Halbleiterchips nicht in Betracht. Der beim Ritzen und
Brechen der Halbleiterchips verwendete Brechkeil ist in seinen
Abmessungen so groß, daß er die Größe der kleinen Halbleiter
chips übertrifft und deshalb für das Trennen dieser Chips nicht
verwendet werden kann.
Die Herstellung sehr kleiner Chips mit einer Kantenlänge von
unter 100 µm ist mit den Verfahren des Standes der Technik also
nicht möglich. Halbleiterchips mit einer Kantenlänge von über
100 µm können zwar mit den konventionellen Verfahren voneinan
der getrennt werden, jedoch ist der Verlust an Halbleitermate
rial und der Ausschuß derart groß, daß die herkömmlichen Ver
fahren vom wirtschaftlichen Standpunkt aus gesehen nicht zu
friedenstellend sind.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben,
mit dem Halbleiterchips einer Kantenlänge von unter 150 µm und
insbesondere von unter 100 µm auf einfache und wirtschaftliche
Weise herstellbar sind und bei denen der Verlust an Halbleiter
material möglichst gering gehalten werden kann.
Die Lösung dieser Aufgabe gelingt mit dem Verfahren gemäß An
spruch 1. Bevorzugte und zweckmäßige Verfahrensvarianten erge
ben sich aus den Unteransprüchen.
Das erfindungsgemäße Verfahren eignet sich gemäß Ansprüchen 25
und 26 zur Herstellung von Halbleiterchips mit einer Kantenlän
ge von weniger als 150 µm und insbesondere zur Herstellung von
LEDs.
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß
die Halbleiterchips voneinander getrennt werden, indem der Wa
fer im Bereich der Begrenzungsränder der Halbleiterchips mit
Hilfe eines Trockenätzverfahrens vollständig durchgeätzt wird.
Die Trockenätzverfahren, die im erfindungsgemäßen Verfahren
eingesetzt werden können, entsprechen grundsätzlich denjenigen
Ätzverfahren, welche bisher zur Strukturierung einzelner
Schichten eines Halbleitersubstrates eingesetzt wurden, bei
spielsweise um sogenannte Mesastrukturen zu erzeugen. Zum Bei
spiel werden Trockenätzverfahren bisher dazu eingesetzt, den
p/n-Übergang von Halbleiterschichten zu durchtrennen, indem im
Übergangsbereich sogenannte Mesagräben geätzt werden. Die Ätz
tiefe liegt in diesem Fall in einem Bereich zwischen 10 und 20
µm. Der Ätzvorgang betrifft nur einzelne Schichten des Halblei
tersubstrates, während andere Schichten dem Ätzvorgang nicht
ausgesetzt sind, so daß die bearbeiteten Chips im Waferverband
erhalten bleiben. Die Trennung der Chips erfolgt auf herkömmli
che Weise nach einem der oben beschriebenen Verfahren.
Erfindungsgemäß werden die Trockenätzverfahren nun dafür be
nutzt, den Wafer in seiner gesamten Dicke durchzuätzen, so daß
zwischen den Begrenzungsrändern der einzelnen Chips über die
gesamte Dicke des Wafers reichende Ätzgräben entstehen. Mit den
Trockenätzverfahren sind sehr gute Aspektverhältnisse zu reali
sieren, so daß vertikal gerichtete isotrope Gräben mit Ätzbrei
ten von unter 20 µm erzeugt werden können. Der Abstand zwischen
den einzelnen Halbleiterchips auf dem Wafer kann entsprechend
sehr klein sein, was einerseits dazu führt, daß die Anzahl an
Halbleiterchips auf dem Wafer erhöht werden kann, und anderer
seits der Verlust an Halbleitermaterial sehr gering ist. Ein
weiterer Vorteil des Trennens der Halbleiterchips mit Hilfe ei
nes Trockenätzverfahrens besteht in der sehr kurzen Ätzdauer
und darin, daß die Trennung aller Halbleiterchips auf einem Wa
fer gleichzeitig in einem einzigen Arbeitsschritt durchgeführt
werden kann. Das Trennen der Halbleiterchips ist deshalb sehr
schnell und kostengünstig möglich und verwendet außerdem aus
dem Stand der Technik grundsätzlich bereits bekannte Arbeits
vorrichtungen und Arbeitsschritte.
Wie bereits erwähnt, können grundsätzlich alle Trockenätzver
fahren des Standes der Technik angewendet werden, die bereits
bisher zum Ätzen der jeweiligen Halbleitermaterialien verwendet
werden. Die verwendeten Ätzmittel richten sich nach dem jeweils
zu ätzenden Halbleitermaterial. Beispielsweise werden bisher
zum Ätzen von Galliumarsenid, Galliumphosphid oder Galliumni
trid sowie Aluminium- oder Indium-haltiger Halbleitermateriali
en wie InAlAs oder InGaN hochreaktive Gase wie Chlor, Silicium
tetrachlorid oder Bortrichlorid in einem geeigneten Reaktor zum
sogenannten reaktiven Ionenätzen (RIE) verwendet. Diese Ätzmit
tel können im erfindungsgemäßen Verfahren ebenfalls eingesetzt
werden, jedoch ist das Verfahren nicht auf diese Ätzmittel be
schränkt. Andere grundsätzlich geeignete Ätzmittel für Halblei
termaterialien, welche Elemente der dritten bis fünften Haupt
gruppe des Periodensystems umfassen, sind beispielsweise in D.
Widmann, "Technologie hochintegrierter Schaltungen", 2. Aufla
ge, Springer, Berlin 1996, in Kapitel 5.2 - Trockenätzen, sowie
in K. Schade, "Mikroelektronik-Technologie", 1. Auflage, Verlag
Technik, Berlin 1991, in Kapitel 7 - Ätzen und Reinigen, be
schrieben.
Erfindungsgemäß bevorzugt sind solche Ätzmittel, die aus einem
Gemisch einer Lewis-Säure mit Chlor bestehen. Als Lewis-Säure
können beispielsweise Bortrichlorid oder Bortribromid einge
setzt werden. Enthält das zu ätzende Halbleitersubstrat kein
Aluminium, kann ebenfalls Bortrifluorid als Lewis-Säure verwen
det werden.
Bevorzugt beträgt das molare Verhältnis von Lewis-Säure, insbe
sondere Bortrichlorid, zu Chlor zwischen 1 : 9 und 9 : 1. Besonders
bevorzugt ist ein Verhältnis von 1 : 1.
Das erfindungsgemäße Verfahren kann grundsätzlich auf jede für
das Trockenätzen bekannte Art und Weise in den bisher bekannten
Reaktoren durchgeführt werden. Bevorzugt sind solche Verfahren,
bei denen sehr anisotrop geätzt werden kann, also solche Ver
fahren, bei denen die Ätzrate in vertikaler Richtung sehr viel
höher ist als in horizontaler. Die geätzten Gräben zum Trennen
der Halbleiterchips sind dann sehr schmal, z. B. kleiner als 20
µm, und entsprechend gering ist der Verlust an Halbleitermate
rial durch das Trockenätzen. Als Folge können viele Halbleiter
chips auf einem Wafer untergebracht werden.
Erfindungsgemäß bevorzugt erfolgt das Trockenätzen durch reak
tives Ionenätzen (RIE), ECR-Ätzen (ECR = Electron Cyclotron
Resonance) oder durch Ätzen mit induktiv gekoppelter Plas
maquelle (ICP).
Beispiele geeigneter Reaktoren sind ein Parallel-Platten-
Reaktor, bei welchem bei niedrigen Drücken zwischen 5 und 75
mTorr mit einer Radiofrequenz von üblicherweise von 13,56 oder
27,12 MHz ein Plasma gezündet wird, wobei die Ankopplung kapa
zitiv erfolgt (CCP-Plasma). Weiterhin sind zylindrische Reakto
ren geeignet, in welche die Radiofrequenz bei einem Druck von
kleiner als 1 mTorr induktiv eingekoppelt wird (ICP-Plasma).
Die Probe befindet sich stromabwärts auf einer Elektrode, an
welche zusätzlich kapazitiv Radiofrequenz angekoppelt werden
kann. Alternativ kann in einem zylindrischen Reaktor ein Mikro
wellenfeld mit Unterstützung eines statischen Magnetfeldes zur
Erzeugung des Plasmas verwendet werden. Besonders bevorzugt
liegt die Mikrowellenleistung zwischen 400 und 1000 W. Auch in
diesem Fall befindet sich die Probe stromabwärts auf einer
Elektrode, an die erneut zusätzlich kapazitiv Radiofrequenz an
gekoppelt werden kann (ECR-Anregung).
Auch ein Reaktor mit Ionenstrahlanlage (IBE) kann eingesetzt
werden. Bei einem solchen Reaktor wird üblicherweise mit
Gleichstrom oder einer induktiv gekoppelten Radiofrequenz ein
üblicherweise inertes Plasma aus Edelgas oder Stickstoff er
zeugt. Das Plasma wird durch eine sogenannte Gitteroptik aus
dem Reaktor extrahiert und auf die zu strukturierende Probe ge
lenkt. Zu diesem Zweck befindet sich üblicherweise oberhalb der
Probe eine Gasdusche, durch die das reaktive Gas der Probe zu
geführt wird (CAIBE).
Bei der Durchführung des Trockenätzverfahrens in den genannten
Reaktoren können die Ätzvorgänge mit hoher Anisotropie durchge
führt werden. Im Falle eines Parallel-Platten-Reaktors ist die
Plasmadichte etwa 1,5 Größenordnungen geringer als bei den üb
rigen genannten Verfahren. Um eine vergleichbare Ätzrate zu er
zielen, müssen also wesentlich höhere Elektrodenspannungen an
gelegt werden. Dennoch hat sich dieses Verfahren zum Ätzen von
Silicium-Halbleitermaterialien sehr bewährt.
Zufriedenstellende Ätzraten lassen sich vor allen Dingen errei
chen, wenn, wie dies erfindungsgemäß bevorzugt ist, als Ätzmit
tel eine Kombination einer Lewis-Säure mit Chlor verwendet
wird. Durch die Anwesenheit der Lewis-Säure erhöht sich die
Konzentration an Chlor-Kationen (Cl⁺ und Cl2⁺), wodurch die Ätz
rate stark ansteigt. Für einen 2-Zoll-Wafer, dessen Fläche na
hezu vollständig (95 bis 98%) dem Ätzgas ausgesetzt ist, kön
nen Ätzraten von bis zu 4 µm/Minute nach der CCP-RIE- und bis
zu 1 µm/Minute mit dem ECR-RIE-Methode erzielt werden. Durch
Verwendung eines ICP-Reaktors können diese Ätzraten nochmals
gesteigert werden. Die Anwendung des CAIBE-Verfahrens empfiehlt
sich vor allem, wenn der Ätzwinkel frei eingestellt werden
soll. Vergleicht man die Ätzraten, welche mit einer Kombination
aus Lewis-Säure und Chlor erreicht werden, mit der Ätzrate von
50 bis 100 nm/Minute, die typischerweise mit BCl3/Ar erzielt
wird, ist eine Steigerung der Ätzrate um einen Faktor von etwa
40 möglich, ohne daß dies zu einer optischen Degradation der
Oberfläche führen würde.
Um ein vollständiges Durchtrennen des Wafers zu erreichen, ist
die Ätzdauer üblicherweise länger als bei den bekannten Ätzver
fahren, bei denen lediglich einzelne Schichten eines Halblei
tersubstrats geätzt werden. Die längere Dauer des Trockenätz-
Vorgangs führt üblicherweise zu einer Erhöhung der Temperatur
in der Ätzkammer, so daß auch die Temperatur im erfindungsgemä
ßen Verfahren höher liegt als bei herkömmlichen Trockenätzver
fahren. Beispielhaft für das erfindungsgemäße Verfahren können
eine Ätzdauer von fünfzehn Minuten bis zu drei Stunden bei ei
ner Temperatur im Bereich von über 150°C und insbesondere von
über 200°C genannt werden.
Um zu verhindern, daß die aus dem Wafer herausgeätzten sepa
rierten Halbleiterchips ihre durch den Waferverbund vorgegebene
Position verlieren, werden die Halbleiterchips im erfindungsge
mäßen Verfahren vorzugsweise in ihren vorgegebenen Positionen
lösbar fixiert. Dabei kann es sich beispielsweise um eine ma
gnetische oder ferromagnetische Fixierung handeln. Zweckmäßig
wird der zu ätzende Wafer dabei auf einen magnetischen oder
ferromagnetischen Träger gesetzt und auf diesem der Ätzvorrich
tung zugeführt.
Insbesondere bei der Herstellung kleiner Halbleiterchips mit
einer Kantenlänge weniger als 150 µm und insbesondere als weni
ger als 100 µm Kantenlänge erfolgt die lösbare Fixierung der
Halbleiterchips vorzugsweise unter Verwendung einer Kunststof
folie. Für die lösbare Fixierung der Halbleiterchips ist diese
Kunststoffolie auf einer ihrer Oberflächen zweckmäßig mit einer
Klebstoffschicht versehen, an welcher die Halbleiterchips haf
ten bleiben. Zur Vereinfachung der Handhabung wird die Folie
zweckmäßig auf oder in einen Rahmen gespannt. In einer bevor
zugten Variante ist die Folie in einen ringförmigen Rahmen aus
Silicium gespannt.
Die Klebefolie verhindert nicht nur während des Trockenätzvor
ganges, daß die nach dem Durchätzen erhaltenen einzelnen Halb
leiterchips verrutschen und ihre vorgegebene Position verlie
ren, was die Weiterverarbeitung der Chips extrem erschweren
oder sogar unmöglich machen würde, sondern die Folie kann auch
als Trägermaterial in den weiteren Bearbeitungsschritten der
Halbleiterchips verwendet werden. Es ist also nicht erforder
lich, die Halbleiterchips nach dem erfindungsgemäßen Trocken
ätzverfahren auf einen anderen Träger umzusetzen.
Um die thermische Belastung an Wafer und Folie während des er
findungsgemäßen Trockenätzverfahrens gering zu halten, kann
zweckmäßig auf der dem Wafer abgewandten Seite der Folie eine
Wärmesenke angeordnet werden. Vorzugsweise dient hierzu eine
Platte aus Metall und insbesondere eine Aluminiumplatte. Wird
ein Rahmen zum Einspannen der Folie verwendet, weist die Me
tallplatte zweckmäßig eine Dicke und einen Außendurchmesser
auf, welche der Höhe des Rahmens bis zur Folienunterseite sowie
dem Innendurchmesser des Rahmens im wesentlichen entsprechen.
Alle Materialien, die während des Trockenätzverfahrens in der
Ätzkammer angeordnet werden, werden vorzugsweise so gewählt,
daß sie unter den Bedingungen des Trockenätzverfahrens mög
lichst wenig ausgasen, um die Zusammensetzung des Ätzmittels
nicht zu verändern. Im Falle der Kunststoffolie wird also
zweckmäßig eine solche Kunststoffolie verwendet, die unter den
Bedingungen des Trockenätzverfahrens, beispielsweise unter den
Bedingungen der erhöhten Temperatur, beständig und außerdem
chemisch inert ist.
Das erfindungsgemäße Verfahren weist den weiteren Vorteil auf,
daß Metallschichten, welche auf einer oder beiden Waferoberflä
chen vorhanden sind, also beispielsweise metallische Kontakte
oder ganzflächige Metallbeschichtungen, mit dem erfindungsgemä
ßen Verfahren ebenfalls durchtrennt werden können. Metall
schichten, welche sich auf den Waferoberflächen im Bereich der
zu durchtrennenden Begrenzungsränder der Halbleiterchips befin
den, können also in derselben Trockenätzvorrichtung im selben
Arbeitsschritt wie das Halbleitersubstrat mit durchtrennt wer
den. In aller Regel wird hierbei dasselbe Ätzmittel wie zum
Durchtrennen des Halbleitersubstrates verwendet. Es ist aller
dings auch möglich, die Zusammensetzung des Ätzmittels im Ver
lauf des Trockenätzverfahrens zu variieren und den jeweils zu
ätzenden Materialien, Metall oder Halbleitersubstrat, gezielt
anzupassen.
Beispiele metallischer Kontakte oder ganzflächiger Metallbe
schichtungen, welche im erfindungsgemäßen Verfahren im selben
Arbeitsschritt wie das Halbleitersubstrat geätzt werden können,
sind solche aus Gold oder einer Goldlegierung, beispielsweise
Gold-Zink oder Gold-Germanium.
Bevor mit dem Trockenätzschritt begonnen wird, wird auf die
Oberfläche des Wafers, welche dem Ätzmittel ausgesetzt werden
soll, auf grundsätzlich an sich bekannte Weise eine Maske auf
gebracht, welche den Bereich der Begrenzungsränder der Halblei
terchips, dort wo der Ätzgraben entstehen soll, freiläßt. Als
Masken geeignet sind die bekannten Masken aus Fotolack oder die
sogenannten Hartmasken, welche beispielsweise aus Siliciumdi
oxid oder Siliciumnitrid bestehen. Aufbringen und Strukturieren
der Maske erfolgen auf die im Stand der Technik übliche Weise.
Bevorzugt wird das erfindungsgemäße Verfahren so durchgeführt,
daß eine Selektivität (Verhältnis der Ätzraten von Halbleiter
substrat zu Maske) von mindestens 10 und ein Aspektverhältnis ≧
20 erhalten wird. Bei einer Ätztiefe von beispielsweise 100 µm
sollte also die laterale Schrumpfung der Maske nicht größer als
5 µm sein und die Maskendicke nicht größer als 10 µm. Insbeson
dere im Falle von Fotolackmasken tritt, bedingt durch die hohen
Ätztemperaturen und die lange Dauer des erfindungsgemäßen Troc
kenätzverfahrens, das Problem auf, daß der Fotolack seine
Struktur ändert und sich im Anschluß an das Ätzverfahren nur
noch schlecht ablösen läßt. Bei Verwendung einer Kunststoffolie
als Träger für den Wafer oder die bereits vereinzelten Halblei
terchips scheidet auch das Veraschen als Verfahren zum Entfer
nen der Fotolackmaske aus, da die Kunststoffolie durch das
Veraschen ebenfalls angegriffen würde. In einer bevorzugten Va
riante des erfindungsgemäßen Verfahrens wird deshalb unter dem
Fotolack oder unter der Hartmaske eine zusätzliche Schicht auf
gebracht. Diese Schicht ist so gewählt, daß sie nach Abschluß
des Trockenätzverfahrens gelöst werden kann. Dabei löst sich
auch der Fotolack oder die Hartmaske von den Halbleiterchips
ab. Das Material, aus welchem die Zwischenschicht besteht, wird
also so gewählt, daß es während des Trockenätzverfahrens im we
sentlichen nicht angegriffen wird und in einer Flüssigkeit lös
bar ist, welche wiederum die Halbleiterchips und eventuell vor
handene metallische Kontakte oder Metallbeschichtungen nicht
löst. Beispiele solcher Materialien für die Zwischenschicht
sind zum einen dielektrische Materialien wie Siliciumdioxid,
Siliciumnitrid, Galliumarsenid oder Galliumnitrid und zum ande
ren säurelösliche Metalle.
Der Endpunkt des Trockenätzverfahrens, d. h. der Zeitpunkt, zu
dem der Wafer vollständig durchgeätzt und die einzelnen Halb
leiterchips voneinander getrennt sind, kann auf jede im Stand
der Technik grundsätzlich bekannte Art und Weise festgestellt
werden. Bevorzugte Verfahren zur Endpunktfeststellung sind die
Massenspektrometrie und optische Verfahren, insbesondere die
optische Emissionsspektroskopie. Zweckmäßig wird hier der End
punkt durch UV/VIS-Spektrometrie in einem Wellenlängenbereich
zischen 300 und 900 nm bestimmt. Gemessen wird vorzugsweise die
Spektrallinien-Intensität eines der Halbleitermaterialien, wel
che mit dem Trockenätzverfahrens geätzt werden sollen. Im Falle
galliumhaltiger Halbleitersubstrate kann beispielsweise die Li
nienintensität des Galliums während des Trockenätzverfahrens
verfolgt werden. Bei Halbleitersubstraten, welche aus mehreren
Elementen zusammengesetzt sind, können gleichzeitig mehrere
dieser Elemente emissionsspektrometrisch verfolgt werden. Im
Falle von InGaN oder InGaAlP können beispielsweise neben den
Spektrallinien des Galliums auch diejenigen des Indiums ver
folgt werden. Ist das Halbleitersubstrat vollständig durchge
ätzt, werden keine Halbleiterelemente mehr in die Ätzkammer
freigesetzt, so daß die Linienintensität der entsprechenden
Elemente rapide absinkt.
Das erfindungsgemäße Verfahren kann sehr flexibel auf die Wei
terverarbeitung und den Test von Halbleiterchips angepaßt wer
den.
Beispielsweise ist es möglich, das erfindungsgemäße Verfahren
so durchzuführen, daß vor dem Durchätzen des Wafers zunächst
die p/n-Übergänge eines jeden Halbleiterchips durch Ätzen von
Gräben zwischen diese p/n-Übergänge getrennt werden. Das Ätzen
der p/n-Übergänge ist grundsätzlich bekannt. Beispielsweise
können die eingangs beschriebenen RIE-Ätzverfahren hierfür ver
wendet werden. Nach dem Ätzen der p/n-Übergänge können die
Halbleiterchips noch im Waferverbund auf an sich bekannte Weise
auf ihre Funktionsfähigkeit hin überprüft werden. Erst nach Ab
schluß der Tests werden die einzelnen Halbleiterchips dann er
findungsgemäß durch Durchätzen voneinander separiert. Vorzugs
weise erfolgt das Durchätzen dann von der rückwärtigen, den
p/n-Übergängen abgewandten Seite des Wafers.
Um die Kontaktierung der Halbleiterchips zu erleichtern und so
genannte parasitäre Kapazitäten zu reduzieren, können gleich
zeitig mit dem Durchätzen und Separieren der Halbleiterchips in
die Chips Vialöcher geätzt werden. Diese Vialöcher dienen dazu,
die Unterseiten der Halbleiterchips auf an sich bekannte Weise
direkt anzuschließen.
Um die Eigenschaften der nach dem erfindungsgemäßen Verfahren
hergestellten Halbleiterchips weiter zu verbessern, können nach
Beendigung des Trockenätzens die geätzten Seitenflanken der
Halbleiterchips geglättet werden. Dies geschieht beispielsweise
durch Sandstrahlen der Seitenflanken. Auf diese Weise können
beispielsweise gerundete Halbleiterchips erhalten werden, die
sich besonders gut für den Einsatz als LEDs mit einer erhöhten
Lichtausbeute eignen. Zur Herstellung von LEDs und Halbleiter
chips und LEDs mit einer Kantenlänge von unter 150 µm und ins
besondere unter 100 µm ist das erfindungsgemäße Verfahren be
sonders geeignet.
Die Erfindung soll nachfolgend anhand einer Zeichnung näher er
läutert werden. Darin zeigen
Fig. 1 und 2 schematisch Teilquerschnitte einer Anordnung zur
Durchführung des erfindungsgemäßen Verfahrens in
verschiedenen Verfahrensabschnitten.
Im einzelnen zeigt Fig. 1 im Querschnitt einen Wafer 2, aus
welchem LEDs hergestellt werden sollen. Der Wafer 2 ist auf
seiner Rückseite ganzflächig mit einer metallischen Schicht 8,
beispielsweise einer Goldlegierung, als n-Kontakt beschichtet.
Auf der Vorderseite des Wafers auf einer Epitaxieschicht 11
sind metallische Kontakte 7 als p-Kontakte angeordnet. Während
des Trockenätzvorganges, mit welchem erfindungsgemäß der Wafer
durchtrennt und die LEDs separiert werden sollen, wird der Wa
fer 2 auf eine Klebefolie 4 aus Kunststoff aufgesetzt. Die Fo
lie 4 ist in einen ringförmigen Rahmen 5, beispielsweise aus
Silicium, eingespannt. Um die thermische Belastung der Klebefo
lie und des Wafers während des Trockenätzverfahrens zu vermin
dern, ist auf der dem Wafer 2 gegenüberliegenden Seite der Fo
lie 4 eine Metallplatte 6 aus Aluminium angeordnet. Die Alumi
niumplatte 6 wiederum befindet sich auf einer üblichen Träger
vorrichtung 12 einer herkömmlichen Ätzvorrichtung. Um mit dem
Trockenätzverfahren einzelne LEDs aus dem Wafer 2 herauszutren
nen, ist auf der Wafervorderseite eine Maske 9 aufgebracht. Bei
der Maske 9 kann es sich beispielsweise um einen etwa 8 µm dic
ken Fotolack, beispielsweise Fotolack AZ 4562 oder um mehrere
Lagen Fotolack AZ 4533, handeln. Die Maske 9 läßt die Wafer
oberfläche dort frei, wo durch das Trockenätzen Ätzgräben ge
bildet werden sollen, die die einzelnen Halbleiterchips vonein
ander trennen. Unter der Maske 9 ist weiterhin eine Schicht 10
angeordnet, welche nach Abschluß des Durchätzverfahrens das Ab
lösen der Maske von den einzelnen LEDs erleichtern soll. Bei
spielsweise kann es sich bei der Schicht 10 um eine metallische
Schicht handeln, die sich in einer Säure löst, welche das Mate
rial des Wafers 2 und das Metall der Kontakte 7 und der Schicht
8 nicht löst.
Fig. 2 verdeutlicht ein Verfahrensstadium des erfindungsgemäßen
Verfahrens nach Durchführung des Trockenätzvorganges und nach
dem Ablösen der Maske gemeinsam mit der Zwischenschicht 10.
Durch das vollständige Durchätzen des Wafers 2 und der Metall
schicht 8 im Bereich zwischen den Begrenzungsrändern 3 sind
einzelne Halbleiterchips, hier LEDs 1, entstanden. Die LEDs 1
sind nach wie vor auf der Klebefolie 4 angeordnet und haben da
her ihre im Waferverband vorgegebene Position behalten. Lösbar
auf der Folie 4 fixiert können die LEDs 1 nun ihren weiteren
Bearbeitungsschritten zugeführt werden. Mit Hilfe der Folie 4
können auch sehr kleine Halbleiterchips oder sehr kleine LEDs
mit einer Kantenlänge von weniger als 100 µm bearbeitet werden,
die mit herkömmlichen "pick and place"-Verfahren nicht gehand
habt werden können.
1
Halbleiterchip
2
Wafer
3
Begrenzungsrand
4
Folie
5
Rahmen
6
Metallplatte
7
Metallkontakt
8
Metallschicht
9
Maske
10
Zwischenschicht
11
Epitaxieschicht
12
Träger
Claims (26)
1. Verfahren zum Herstellen von Halbleiterchips (1) aus einem
Wafer (2),
dadurch gekennzeichnet,
daß die Halbleiterchips (1) getrennt werden, indem der Wafer
(2) im Bereich der Begrenzungsränder (3) der Halbleiterchips
(1) mit Hilfe eines Trockenätzverfahrens vollständig durchge
ätzt wird.
2. Verfahren gemäß Anspruch 1,
dadurch gekennzeichnet,
daß das Trockenätzen durch reaktives Ionenätzen (RIE), ECR
(Electron Cyclotron Resonance)-Ätzen oder Ätzen mit induktiv
gekoppelter Plasmaquelle (ICP) erfolgt.
3. Verfahren gemäß Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß als Ätzmittel ein Gemisch einer Lewis-Säure mit Chlor ein
gesetzt wird.
4. Verfahren gemäß Anspruch 3,
dadurch gekennzeichnet,
daß als Lewis-Säure Bortrichlorid, Bortribromid oder Bortriflu
orid eingesetzt wird.
5. Verfahren gemäß einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet,
daß das Trockenätzverfahren bei einer Temperatur von größer als
150°C und insbesondere von über 200°C für einen Zeitraum von 15
Minuten bis 3 Stunden durchgeführt wird.
6. Verfahren gemäß einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß der Wafer (2) auf eine unter den Bedingungen des Troc
kenätzverfahrens beständige und chemisch inerte Kunststoffolie
(4) aufgesetzt wird.
7. Verfahren gemäß Anspruch 6,
dadurch gekennzeichnet,
daß eine Klebefolie verwendet wird.
8. Verfahren gemäß Anspruch 6 oder 7,
dadurch gekennzeichnet,
daß die Folie (4) auf oder in einen Rahmen (5), vorzugsweise
einen ringförmigen Rahmen aus Silicium, gespannt wird.
9. Verfahren gemäß einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet,
daß auf der dem Wafer (2) abgewandten Seite der Folie (4) eine
Platte (6) aus Metall, insbesondere aus Aluminium, angeordnet
ist.
10. Verfahren gemäß einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß der Wafer (2) auf einen magnetischen oder ferromagnetischen
Träger aufgesetzt wird.
11. Verfahren gemäß einem der Ansprüche 1 bis 19, worin der Wa
fer (2) auf wenigstens einer Oberfläche metallische Kontakte
(7) oder eine ganzflächige Metallbeschichtung (8) aufweist,
dadurch gekennzeichnet,
daß diese im Bereich der Begrenzungsränder (3) der Halbleiter
chips (1) mit dem Trockenätzverfahren ebenfalls vollständig
durchgeätzt werden.
12. Verfahren gemäß Anspruch 11,
dadurch gekennzeichnet,
daß metallische Kontakte (7) oder Metallbeschichtung (8) aus
Gold oder einer Goldlegierung bestehen.
13. Verfahren gemäß einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet,
daß die dem Ätzmittel ausgesetzte Oberfläche des Wafers (2) vor
Beginn des Trockenätzverfahrens mit einer Hartmaske oder einer
Maske aus Fotolack (9) beschichtet wird, welche den Bereich der
Begrenzungsränder (3) der Halbleiterchips (1) freiläßt.
14. Verfahren gemäß Anspruch 13,
dadurch gekennzeichnet,
daß unter dem Fotolack (9) oder unter der Hartmaske eine
Schicht (10) aufgebracht wird, welche aus einem Material be
steht, das während des Trockenätzverfahrens im wesentlichen
nicht angegriffen wird und das in einer Flüssigkeit lösbar ist,
welche die Halbleiterchips (1), metallische Kontakte (7) und
Metallbeschichtung (8) nicht löst.
15. Verfahren gemäß Anspruch 14,
dadurch gekennzeichnet,
daß die Schicht (10) aus einem dielektrischen Material wie Si
liciumdioxid, Siliciumnitrid, Galliumarsenid oder Galliumnitrid
oder einem säurelöslichen Metall besteht.
16. Verfahren gemäß einem der Ansprüche 1 bis 15,
dadurch gekennzeichnet,
daß der Endpunkt des Trockenätzverfahrens durch Massenspektro
metrie oder ein optisches Verfahren und insbesondere durch op
tische Emissionsspektroskopie bestimmt wird.
17. Verfahren gemäß Anspruch 16,
dadurch gekennzeichnet,
daß der Endpunkt durch UV/VIS-Spektrometrie bestimmt wird und
insbesondere durch Bestimmung der Spektrallinienintensität we
nigstens eines der zu ätzenden Halbleitermaterialien.
18. Verfahren gemäß einem der Ansprüche 14 bis 17,
dadurch gekennzeichnet,
daß nach Beendigung des Trockenätzverfahrens Hartmaske oder Fo
tolack (9) und die unter Hartmaske oder Fotolack (9) befindli
che Schicht (10) gemeinsam entfernt werden, indem die Schicht
(10) von den Halbleiterchips (1) gelöst wird.
19. Verfahren gemäß einem der Ansprüche 1 bis 18,
dadurch gekennzeichnet,
daß gleichzeitig mit dem Durchätzen Vialöcher zur Kontaktierung
der Halbleiterchips (1) in den Wafer (2) geätzt werden.
20. Verfahren gemäß einem der Ansprüche 1 bis 19,
dadurch gekennzeichnet,
daß vor dem Durchätzen des Wafers (2) die p/n-Übergänge eines
jeden Halbleiterchips (1) durch Ätzen von Gräben getrennt wer
den.
21. Verfahren gemäß Anspruch 20,
dadurch gekennzeichnet,
daß die Halbleiterchips (1) im Wafer (2) nach dem Trennen der
p/n-Übergänge geprüft werden.
22. Verfahren gemäß Anspruch 20 oder 21,
dadurch gekennzeichnet,
daß der Wafer (2) vor dem Durchätzen umgedreht und das Durchät
zen von der rückwärtigen, den p/n-Übergängen abgewandten Seite
des Wafers (2) erfolgt.
23. Verfahren gemäß einem der Ansprüche 1 bis 22,
dadurch gekennzeichnet,
daß nach Beendigung des Trockenätzens die geätzten Seitenflan
ken der Halbleiterchips (1) geglättet werden.
24. Verfahren gemäß Anspruch 23,
dadurch gekennzeichnet,
daß das Glätten der Seitenflanken durch Sandstrahlen erfolgt.
25. Verwendung des Verfahrens gemäß einem der Ansprüche 1 bis
24 zur Herstellung von Halbleiterchips mit einer Kantenlänge
von unter 150 µm und insbesondere unter 100 µm.
26. Verwendung des Verfahrens gemäß einem der Ansprüche 1 bis
24 und Verwendung gemäß Anspruch 25 zur Herstellung von LEDs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19743349A DE19743349C2 (de) | 1997-09-30 | 1997-09-30 | Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19743349A DE19743349C2 (de) | 1997-09-30 | 1997-09-30 | Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19743349A1 true DE19743349A1 (de) | 1999-04-08 |
DE19743349C2 DE19743349C2 (de) | 2000-05-18 |
Family
ID=7844254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19743349A Expired - Fee Related DE19743349C2 (de) | 1997-09-30 | 1997-09-30 | Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19743349C2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19962763A1 (de) * | 1999-07-01 | 2001-01-18 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
WO2003036712A1 (en) * | 2001-10-19 | 2003-05-01 | Applied Materials, Inc. | Method and apparatus for dicing a semiconductor wafer |
US8383436B2 (en) * | 2005-01-24 | 2013-02-26 | Panasonic Corporation | Manufacturing method for semiconductor chips, and semiconductor chip |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10051465A1 (de) | 2000-10-17 | 2002-05-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis |
TWI292227B (en) | 2000-05-26 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
DE4308705C2 (de) * | 1992-03-19 | 1996-03-21 | Mitsubishi Electric Corp | Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer |
-
1997
- 1997-09-30 DE DE19743349A patent/DE19743349C2/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4308705C2 (de) * | 1992-03-19 | 1996-03-21 | Mitsubishi Electric Corp | Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer |
DE4317721C1 (de) * | 1993-05-27 | 1994-07-21 | Siemens Ag | Verfahren zur Vereinzelung von Chips aus einem Wafer |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19962763A1 (de) * | 1999-07-01 | 2001-01-18 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
DE19962763C2 (de) * | 1999-07-01 | 2001-07-26 | Fraunhofer Ges Forschung | Verfahren zum Vereinzeln eines Wafers |
US6756288B1 (en) | 1999-07-01 | 2004-06-29 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method of subdividing a wafer |
WO2003036712A1 (en) * | 2001-10-19 | 2003-05-01 | Applied Materials, Inc. | Method and apparatus for dicing a semiconductor wafer |
US8383436B2 (en) * | 2005-01-24 | 2013-02-26 | Panasonic Corporation | Manufacturing method for semiconductor chips, and semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
DE19743349C2 (de) | 2000-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60002812T2 (de) | Verfahren zur Herstellung atomar scharfer Schneidklingen. | |
DE102010003600B4 (de) | Waferbearbeitungsverfahren | |
DE102006032458B4 (de) | Waferbearbeitungsverfahren | |
DE10051890A1 (de) | Halbleiterwaferteilungsverfahren | |
DE102014112690B4 (de) | Verfahren zur Trennung von Halbleiterchips | |
DE4002352A1 (de) | Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern | |
DE102011002546A1 (de) | Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen | |
EP2506294A1 (de) | Verfahren zum elektronenstrahlinduzierten Ätzen | |
DE69819023T2 (de) | Methode, eine leitende schicht zu ätzen | |
DE19743349C2 (de) | Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens | |
DE2047799C3 (de) | Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten | |
DE2432719B2 (de) | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage und anwendung des verfahrens | |
DE2504500A1 (de) | Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind | |
DE102013109590A1 (de) | Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers | |
DE102013105736B4 (de) | Verwendung eines Metallisierungsschemas als Ätzmaske | |
DE19604405C2 (de) | Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen | |
EP1111671B1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102007050873A1 (de) | Mikrobearbeitetes Titan für Hochdruckmikrofluidikanwendungen | |
DE102013223490A1 (de) | Verfahren zur Herstellung einer strukturierten Oberfläche | |
DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
DE102020002007A1 (de) | Nasschemische die-vereinzelungssysteme und zugehörige verfahren | |
DE10246053A1 (de) | Verfahren und Substratchip | |
DE10229499B4 (de) | Verfahren zum Bearbeiten eines Wafers | |
DE10062014B4 (de) | Verfahren zum Dünnen und Separieren selektierter Bereiche dünner Scheiben | |
DE102007061141B3 (de) | Verfahren zum Schutz eines Waferrandes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |