DE19721061A1 - Halbleitermodul - Google Patents
HalbleitermodulInfo
- Publication number
- DE19721061A1 DE19721061A1 DE19721061A DE19721061A DE19721061A1 DE 19721061 A1 DE19721061 A1 DE 19721061A1 DE 19721061 A DE19721061 A DE 19721061A DE 19721061 A DE19721061 A DE 19721061A DE 19721061 A1 DE19721061 A1 DE 19721061A1
- Authority
- DE
- Germany
- Prior art keywords
- ceramic substrate
- copper foil
- semiconductor module
- ceramic
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 100
- 239000000919 ceramic Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 4
- 229920005989 resin Polymers 0.000 claims abstract description 4
- 239000011889 copper foil Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 8
- 238000005452 bending Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001676573 Minium Species 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Products (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleitermodul, an dem
mehrere Leistungstransistormodule angebracht sind.
Fig. 3(a) ist eine Explosionsansicht eines herkömmlichen Halb
leitermoduls, das zwei Halbleiterchips (IGBTs 5, 5) aufnimmt,
Fig. 3(b) eine isometrische Ansicht eines herkömmlichen Halb
leitermoduls und Fig. 3(c) eine äquivalente Schaltung zu dem
herkömmlichen Halbleitermodul. Unter Bezug auf Fig. 3(a) und
3(b) umfaßt das herkömmliche Halbleitermodul nun eine Packung
aus einer Metallgrundplatte 1 aus Kupfer zur Wärmeabstrahlung,
einem Harzgehäuse 2 und einem Anschlußblock 3. In Fig. 3(a)
sind zwei Keramiksubstrate 4, 4 nebeneinander angeordnet und
auf die Metallgrundplatte 1 gebondet. An jeder Metallgrundplat
te 1 sind ein IGBT (Bipolartransistor mit isolierter Gateelek
trode) 5 und eine Freilaufdiode 6 angebracht. Das Keramik
substrat 4 ist ein Kupfersubstrat zum Direktbonden, das aus ei
ner Keramikplatte aus Aluminiumoxid (Al₂O₃) oder Aluminiumni
trid (AlN) sowie Kupferfolien besteht, die direkt an die Ober-
und Unterseite bzw. Bodenseite der Keramikplatte gebondet sind.
Die Kupferfolie an der Oberseite der Keramikplatte ist in Ent
sprechung zu dem Kollektor, Emitter und dem Gate des IGBT 5
strukturiert. Die Kupferfolie an der Bodenseite der Keramik
platte ist flach, so daß die Bodenkupferfolie direkt an die Me
platte ist flach, so daß die Bodenkupferfolie direkt an die Me
tallgrundplatte 1 gelötet werden kann. Die Anschlußsymbole sind
in Fig. 3(b) und Fig. 3(c) beschrieben.
Bei der Montage des Halbleitermoduls an einer Vorrichtung wird
die Metallgrundplatte 1 an einer Endfläche einer Kühlrippe und
solchen Wärmeableitern angebracht und verschraubt, wobei
Schrauben durch Löcher 1a, 1a eingeführt werden, die an beiden
Enden der Grundplatte 1 gebohrt sind.
Das herkömmliche Halbleitermodul von Fig. 3(a), 3(b) und Fig.
3(c) unterliegt folgenden Problemen.
Bei einem Modul, bei dem Halbleiterchips auf mehreren Kera
miksubstraten angebracht sind, steigen die Zahl der Bestandtei
le und die Zusammenbaukosten, da in Entsprechung zu der Anzahl
von Halbleiterchips, die an einem Modul angebracht werden sol
len, mehrere Tafeln von Keramiksubstraten erforderlich sind.
Die Außenabmessungen des Moduls nehmen ebenfalls zu, da zwi
schen den Keramiksubstraten ein vorbestimmter Abstand liegen
sollte, wenn mehrere Keramiksubstrate verlötet werden, die ne
beneinander auf einer Metallgrundplatte positioniert sind.
Die Zahl der Bestandteile und die Montageschritte können ver
ringert werden, und die Abmessungen des Halbleitermoduls können
reduziert werden, indem mehrere Halbleiterchips wie z. B. in
Fig. 3(c) auf einer einzigen Tafel aus einem Keramiksubstrat
angebracht werden. Allerdings wird ein Keramiksubstrat, auf dem
viele Halbleiterchips angebracht sind, unweigerlich größer als
das geteilte Keramiksubstrat, auf dem typischerweise ein Halb
leiterchip angebracht ist. Da sich das größere Keramiksubstrat
stärker biegen muß, wenn das Keramiksubstrat einer Wärmebean
spruchung unterliegt, entstehen tendenziell Risse und Spalte in
dem Keramiksubstrat, auf dem viele Halbleiterchips angebracht
sind. Das Aluminiumnitridsubstrat, das eine hervorragende Wär
meleitfähigkeit und Wärmestrahlung aufweist, ist nicht so zäh
wie ein Aluminiumoxidsubstrat. Die Größe und Anwendbarkeit des Alu
miniumnitridsubstrats sind begrenzt, da durch die Wärmebean
spruchung oder die Biegebeanspruchung Risse und Spalten entste
hen, wenn das Aluminiumnitridsubstrat an den Wärmeableiter ge
schraubt wird.
Falls unter dem strukturierten Bereich, auf dem der Halbleiter
chip oder die Chips angebracht sind, Risse und Spalten entste
hen, während das Halbleitermodul in Betrieb ist, dann sinkt die
dielektrische Festigkeit zwischen dem unter Spannung stehenden
und dem nicht unter Spannung stehenden Abschnitt an der Seite
der Metallgrundplatte, und es kann ferner zu Beschädigungen wie
einem Erdschluß kommen.
Die Erfinder der vorliegenden Erfindung führten einen Klemmtest
mit Klavierdraht durch, um die Biegefestigkeit des Keramik
substrats zu untersuchen. Bei dem Test wurden Klavierdrähte mit
einem Durchmesser von etwa 0,5 mm sandwichartig zwischen der
Bodenseite der Metallgrundplatte des Halbleitermoduls und einer
Flächenplatte angeordnet, die eine Kühlrippe imitierte. Weiter
wurden Risse und Spalte, die durch die Biegelast entstanden,
die durch das Verschrauben der Packung des Halbleitermoduls an
der Flächenplatte ausgeübt wurde, sowie die Stellen untersucht,
wo diese Risse und Spalte entstanden. Der Test brachte zutage,
daß an unspezifizierten Stellen in dem Aluminiumnitridsubstrat
Risse und Spalte entstehen. Die zufälligen Risse und Spalte
senken die dielektrische Festigkeit und damit die Zuverlässig
keit des Halbleitermoduls.
In Anbetracht des oben Gesagten liegt eine Aufgabe der Erfin
dung darin, ein Halbleitermodul vorzusehen, das ein Keramik
substrat umfaßt, auf dem mehrere Halbleiterchips angebracht
sind, und bei dem leicht verhindert werden kann, daß Risse und
Spalte, so diese in dem Keramiksubstrat entstehen sollten, wei
tere Schäden wie eine Senkung der dielektrischen Festigkeit
verursachen. Eine weitere Aufgabe der Erfindung liegt darin,
ein Keramiksubstrat vorzusehen, bei dem leicht verhindert wer
den kann, daß Risse und Spalte, so diese darin entstehen soll
ten, weitere Schäden wie eine Senkung der dielektrischen Fe
stigkeit verursachen.
Nach einem Gesichtspunkt der vorliegenden Erfindung ist ein
Halbleitermodul vorgesehen, das eine Packung mit einem Harzge
häuse und einer Metallgrundplatte umfaßt; ein an die Metall
grundplatte gelötetes Keramiksubstrat, wobei die Metallgrund
platte eine Oberseite und eine Unterseite umfaßt; mehrere mit
einander verbundene Halbleiterchips; eine erste, an die Ober
seite gebondete Kupferfolie sowie eine zweite, an die Untersei
te gebondete Kupferfolie; wobei das Keramiksubstrat in mehrere
Zonen eingeteilt ist, in denen jeweils ein Halbleiterchip ange
bracht ist; wobei die erste Kupferfolie mit mehreren Strukturen
strukturiert ist, die den mehreren Halbleiterchips entsprechen;
wobei ferner zwischen den Zonen eine oder mehrere Schnapplinien
gebildet sind.
Das Halbleitermodul nach der Erfindung ist derart aufgebaut,
daß Risse und Spalten durch Biegebeanspruchung nicht zufällig
an unspezifizierten Stellen des Keramiksubstrats entstehen,
sondern auf die spezifizierte eine oder mehrere Zonen längs ei
ner oder mehrerer Schnapplinien eingegrenzt sind. Da eine oder
mehrere Schnapplinien zwischen den Zonen gebildet sind, an de
nen Halbleiterchips angebracht sind, kommt es in dem Kera
miksubstrat selbst dann nicht zu wesentlichen Isolationsproble
men, wenn längs der einen oder mehreren Schnapplinien Risse und
Spalten entstehen. Demnach ist die Zuverlässigkeit des Halblei
termoduls der Erfindung verbessert, bei dem mehrere Halbleiter
chips auf einem einzigen Aluminiumnitridkeramiksubstrat ange
bracht sind. Da mehrere Halbleiterchips auf einem einzigen Alu
miniumnitridkeramiksubstrat angebracht sind, sind die Anzahl
der Bestandteile und Herstellungsschritte bei dem Halbleitermo
dul der Erfindung reduziert.
Die eine oder mehreren Schnapplinien können an der Oberseite,
der Bodenseite oder an beiden Seiten des Keramiksubstrats ge
bildet sein.
Die eine oder mehreren Schnapplinien weisen vorteilhaft eine
Tiefe von 0,2 t bis 0,3 t und eine Breite von 0,1 t bis 0,3 t auf,
wobei t die Dicke des Keramiksubstrats ist.
Durch die vorliegende Erfindung wird ein zusätzliches Mittel
verwendet, das nicht für die Eingrenzung von Rissen und Spalten
schädlich ist, die durch eine Biegebeanspruchung auf die spezi
fizierte Zone oder die Zonen längs der einen oder mehreren
Schnapplinien verursacht werden, um die dielektrische Festig
keit zwischen den Kupferfolienstrukturen, an denen Halbleiter
chips angebracht sind, und dem nicht unter Spannung stehenden
Abschnitt an der Metallgrundplattenseite zu sichern.
Vorteilhaft liegen eine oder mehrere Leiterbrücken, deren Enden
an die Strukturen der ersten Kupferfolie gelötet sind, über den
Schnapplinien.
Alternativ umfaßt die erste Kupferfolie einen oder mehrere ge
krümmte Überbrückungsabschnitte, die zu den Strukturen der er
sten Kupferfolie kontinuierlich sind und über den Schnapplinien
liegen.
Als weitere Alternative umfaßt die erste Kupferfolie einen oder
mehrere Verbindungsabschnitte, die zu den Strukturen der ersten
Kupferfolie kontinuierlich sind, nicht an das Keramiksubstrat
gebondet sind und über den Schnapplinien liegen.
Die obengenannten eine oder mehrere Leiterbrücken, die gekrümm
ten Überbrückungsabschnitte oder Verbindungsabschnitte erleich
tern die Sicherung der elektrischen Verbindung zwischen den
Kupferfolienstrukturen an der Seite des unter Spannung stehen
den Abschnitts, selbst wenn Risse und Spalte verursacht werden.
Die eine oder mehreren Leiterbrücken, die gekrümmten Überbrüc
kungsabschnitte oder Verbindungsabschnitte sind nicht schädlich
für die sichere Eingrenzung von Rissen und Spalten, die durch
eine Biegebeanspruchung auf die spezifizierte Zone oder Zonen
längs einer oder mehrerer Schnapplinien verursacht werden, noch
zum Sicherstellen eines ausreichenden Kriechabstands zwischen
den ersten Kupferfolienstrukturen an der Seite des unter Span
nung stehenden Abschnitts, wo die Halbleiterchips angebracht
sind, und der zweiten Kupferfolie, die an die Metallgrundplatte
an der Seite des nicht unter Spannung stehenden Abschnitts ge
bondet sind.
Nun wird die vorliegende Erfindung im einzelnen unter Bezug auf
die Figuren der beigefügten Zeichnungen erläutert, die die be
vorzugten Ausführungsformen der Erfindung veranschaulichen. In
den Figuren sind die gleichen Teile wie in Fig. 3(a), 3(b) und
3(c) mit den gleichen Bezugsziffern bezeichnet.
Fig. 1(a) ist eine Draufsicht einer Ausführungsform eines Halb
leitermoduls nach der Erfindung von oben, und Fig. 1(b) ein
Querschnitt des Keramiksubstrats von Fig. 1(a). Unter Bezug auf
Fig. 1(a) und 1(b) ist nun ein Keramiksubstrat 4 an eine Me
tallgrundplatte 1 gelötet. Ein Satz aus einem IGBT 5 und einer
Freilaufdiode 6 ist an der rechten Seite und ein weiterer Satz
an der linken Seite an dem Keramiksubstrat 4 angebracht. Zwei
Halbbrückenschaltungen von Fig. 3(c) sind gebildet, indem der
rechte und der linke Satz aus dem IGBT 5 und einer Freilaufdi
ode 6 auf dem Keramiksubstrat 4 miteinander verbunden sind.
Das Keramiksubstrat 4 ist ein Kupfersubstrat zum Direktbonden,
das aus einer Keramikplatte 4a aus Aluminiumoxid (Al₂O₃) oder
Aluminiumnitrid (AlN) sowie Kupferfolien 4b und 4c besteht, die
direkt an die Ober- bzw. Unterseite der Keramikplatte gebondet
sind. Die an die Oberseite der Keramikplatte 4a gebondete Kup
ferfolie 4b ist in zwei Strukturzonen A und B unterteilt, wie
dies in Fig. 1(a) gezeigt ist. In der Strukturzone A ist die
Kupferfolie 4b in Entsprechung zu dem Kollektor C1, dem Emitter
E1 und dem Gate G1 eines IGBT 5 strukturiert. In der Struktur
zone B ist die Kupferfolie 4b in Entsprechung zu dem Kollektor
C2, dem Emitter E2 und dem Gate G2 eines weiteren IGBT 5 struk
turiert. Das Keramiksubstrat 4 ist über die Kupferfolie 4c an
die Metallgrundplatte 1 gelötet, die an die Bodenseite des Ke
ramiksubstrats 4 gebondet ist.
Eine Schnapplinie 7, die aus einer Nut mit V-förmigem Quer
schnitt besteht, wird gebildet, indem die Oberfläche der Kera
mikplatte 4b längs der Grenze zwischen den Zonen A und B ge
ritzt wird. Die Schnapplinie 7 ist an der Oberseite der Kera
mikplatte 4a gebildet, wie dies in Fig. 1(b) gezeigt ist. Die
Schnapplinie 7 kann auch an der Ober- und Bodenseite der Kera
mikplatte 4a gebildet sein, wie dies in Fig. 2(c) gezeigt ist.
Die Schnapplinie 7 ist längs der Grenze zwischen den Struktur
zonen angeordnet, um die Risse und Spalte einzugrenzen, die
durch die mechanische Beanspruchung verursacht werden, während
die Packung des Halbleitermoduls an die Kühlrippe geschraubt
wird, oder durch die Wärmebeanspruchung, die von dem Wärmezy
klus erzeugt wird, während die Halbleitervorrichtung in dem Mo
dul arbeitet; ferner entlang der Strukturzonengrenze, und um zu
verhindern, daß Risse und Spalte zufällig an unspezifizierten
Stellen des Keramiksubstrats entstehen, so daß die dielektri
sche Festigkeit des Keramiksubstrats nicht vermindert werden
kann. Die vorliegenden Erfinder haben herausgefunden, daß die
Nutentiefe "a" der Schnapplinie 7 bevorzugt von 0,2 t bis 0,3 t
und die Breite "b" von 0,1 t bis 0,3 t bezüglich der Dicke "t"
(z. B. 0,635 mm) der Keramikplatte 4a eingestellt wird.
Die folgenden Mittel werden verwendet, um eine sichere elektri
sche Verbindung zwischen den strukturierten Kupferfolien 4b,
4b, genauer die elektrische Verbindung zwischen der Kupferfoli
enstruktur E1 in der Zone A und der Kupferfolienstruktur C2 in
der Zone B herzustellen und einen Abbau der Isolierung zwischen
dem unter Spannung stehenden Abschnitt und dem nicht unter
Spannung stehenden Abschnitt an der Seite der Metallgrundplatte
zu verhindern.
In Fig. 1(b) liegt eine einzelne gekrümmte Leiterbrücke 8 über
der Ritzlinie 7. Beide Enden der Leiterbrücke 8 sind an die
Strukturzonen A und B gelötet. Die Leiterbrücke 8 verbindet die
Kupferfolienstrukturen E1 und C2 miteinander.
In Fig. 2(a) liegt ein gekrümmter Überbrückungsabschnitt 4d
über der Ritzlinie 7. Der Überbrückungsabschnitt 4d verbindet
die Kupferfolienstrukturen E1 und C2 miteinander. Der Überbrüc
kungsabschnitt 4d wird gleichzeitig als Teil der strukturierten
Kupferfolie 4b gebildet, wenn diese gebildet wird.
In Fig. 2(b) liegt eine Verbinderstruktur 4e der strukturierten
Kupferfolie 4b über der Ritzlinie 7. Die Verbinderstruktur 4e
verbindet die Kupferfolienstrukturen E1 und C2 miteinander. Die
Verbinderstruktur 4e ist nicht an die Keramikplatte 4a gebon
det, sondern derart gekrümmt, daß sie über der Fläche der Kera
mikplatte 4a schwebt.
Da ein Strukturverbindungsabschnitt ausgebildet ist, der über
der Schnapplinie 7 liegt und nicht an das Substrat gebondet
ist, reißt oder spaltet sich das Keramiksubstrat 4 wie beab
sichtigt längs der Ritzlinie 7, wenn auf das Keramiksubstrat 4
eine Biegebeanspruchung ausgeübt wird. Falls das Keramik
substrat 4 reißt oder sich spaltet, dann wird ein ausreichender
Kriechabstand zwischen der strukturierten Kupferfolie 4b an der
Seite des unter Spannung stehenden Abschnitts und der Kupferfo
lie 4c aufrechterhalten, die an die Metallgrundplatte 1 gelötet
ist, und es wird verhindert, daß die dielektrische Festigkeit
des Keramiksubstrats absinkt.
Die vorliegende Erfindung ist nicht auf ein Leistungsmodul be
schränkt, bei dem zwei IGBTs und Freilaufdioden auf einem Kera
miksubstrat angebracht sind. Dem Fachmann ist klar, daß die
vorliegende Erfindung auf ein Leistungsmodul anzuwenden ist,
bei dem mehr als zwei, z. B. vier, sechs usw. IGBTs und Frei
laufdioden auf einem Keramiksubstrat angebracht sind.
Erfindungsgemäß sind die Bestandteile, Herstellungsschritte und
Abmessungen des Halbleitermoduls reduziert, indem mehrere Halb
leiterchips auf einem einzigen Keramiksubstrat angebracht sind,
und ein Absinken der dielektrischen Festigkeit wird verhindert,
indem eine Schnapplinie (oder Schnapplinien) auf dem Kera
miksubstrat außerhalb der strukturierten Kupferfolienzonen ge
bildet sind, wo die Halbleiterchips angebracht sind, so daß
verhindert wird, daß Risse und Spalte zufällig an unspezifi
zierten Stellen des Keramiksubstrats entstehen. Die Risse und
Spalte, die durch die Biegebeanspruchung und die Wärmebeanspru
chung entstehen, die auf das Keramiksubstrat ausgeübt werden,
während das Halbleitermodul an der Kühlrippe befestigt wird,
sind absichtlich auf die Schnapplinie (oder Schnapplinien be
grenzt, wobei verhindert wird, daß sie zufällig an unspezifi
zierten Stellen des Keramiksubstrats entstehen. Demnach kann
das Aluminiumnitridsubstrat, das eine hervorragende Wärmeab
strahlung, aber nicht genügend Zähigkeit besitzt, leicht eine
breitere Anwendung finden, und die Zuverlässigkeit der Halblei
termodule, bei denen ein Aluminiumnitridsubstrat verwendet
wird, ist verbessert.
Fig. 1(a) ist eine Draufsicht einer Ausführungsform eines
Halbleitermoduls nach der Erfindung von oben.
Fig. 1(b) ist ein vergrößerter Querschnitt des Keramik
substrats von Fig. 1(a).
Fig. 2(a) ist ein weiterer vergrößerter Querschnitt des
Keramiksubstrats.
Fig. 2(b) ist noch ein vergrößerter Querschnitt des Kera
miksubstrats.
Fig. 2(c) ist ein anderer vergrößerter Querschnitt des Ke
ramiksubstrats.
Fig. 3(a) ist eine Explosionsansicht eines herkömmlichen
Halbleitermoduls, in dem zwei Halbleiterchips aufgenommen sind.
Fig. 3(b) ist eine isometrische Ansicht des herkömmlichen
Halbleitermoduls.
Fig. 3(c) ist die äquivalente Schaltung zu dem herkömmli
chen Halbleitermodul.
Bezugszeichenliste
1 Metallgrundplatte
1a Schraubloch
2 Harzgehäuse
3 Anschlußblock
4 Keramiksubstrat
4a Keramikplatte
4b Kupferfolienstruktur
4c Kupferfolie an der Bodenflächenseite
4d Überbrückungsabschnitt
4e Verbindungsstruktur
5 IGBT (Halbleiterchip)
7 Schnapplinie
8 Leiterbrücke
1a Schraubloch
2 Harzgehäuse
3 Anschlußblock
4 Keramiksubstrat
4a Keramikplatte
4b Kupferfolienstruktur
4c Kupferfolie an der Bodenflächenseite
4d Überbrückungsabschnitt
4e Verbindungsstruktur
5 IGBT (Halbleiterchip)
7 Schnapplinie
8 Leiterbrücke
Claims (9)
1. Halbleitermodul, das folgendes umfaßt:
eine Packung mit einem Harzgehäuse (2) und einer Metall grundplatte (1);
ein an die Metallgrundplatte gelötetes Keramiksubstrat (4), wobei das Keramiksubstrat eine Keramikplatte (4a) mit ei ner Oberseite und einer Unterseite umfaßt;
mehrere miteinander verbundene Halbleiterchips;
eine erste, an die Oberseite gebondete Kupferfolie (4b) sowie eine zweite, an die Bodenseite gebondete Kupferfolie (4c);
wobei das Keramiksubstrat in mehrere Zonen aufgeteilt ist, in denen jeweils ein Halbleiterchip angebracht ist;
wobei die erste Kupferfolie (4b) mit mehreren Strukturen strukturiert ist, die den mehreren Halbleiterchips entsprechen;
wobei ferner zwischen den Zonen eine oder mehrere Schnapplinien (7) gebildet sind.
eine Packung mit einem Harzgehäuse (2) und einer Metall grundplatte (1);
ein an die Metallgrundplatte gelötetes Keramiksubstrat (4), wobei das Keramiksubstrat eine Keramikplatte (4a) mit ei ner Oberseite und einer Unterseite umfaßt;
mehrere miteinander verbundene Halbleiterchips;
eine erste, an die Oberseite gebondete Kupferfolie (4b) sowie eine zweite, an die Bodenseite gebondete Kupferfolie (4c);
wobei das Keramiksubstrat in mehrere Zonen aufgeteilt ist, in denen jeweils ein Halbleiterchip angebracht ist;
wobei die erste Kupferfolie (4b) mit mehreren Strukturen strukturiert ist, die den mehreren Halbleiterchips entsprechen;
wobei ferner zwischen den Zonen eine oder mehrere Schnapplinien (7) gebildet sind.
2. Halbleitermodul nach Anspruch 1, bei welchem eine oder meh
rere Schnapplinien (7) an der Oberseite des Keramiksubstrats
(4) gebildet sind.
3. Halbleitermodul nach Anspruch 1, bei welchem eine oder meh
rere Schnapplinien (7) an der Bodenseite des Keramiksubstrats
(4) gebildet sind.
4. Halbleitermodul nach Anspruch 1, bei welchem die mehreren
Schnapplinien (7) an der Oberseite und der Bodenseite des Kera
miksubstrats (4) gebildet sind.
5. Halbleitermodul nach einem der Ansprüche 1 bis 4, bei wel
chem die eine oder mehreren Schnapplinien (7) eine Tiefe von
0,2 t bis 0,3 t und eine Breite von 0,1 t bis 0,3 t aufweisen, wo
bei t die Dicke der Keramikplatte (4a) ist.
6. Halbleitermodul nach einem der Ansprüche 1 bis 5, bei wel
chem die Keramikplatte (4a) des Keramiksubstrats (4) aus Alumi
niumnitrid besteht.
7. Halbleitermodul nach einem der Ansprüche 1 bis 6, das ferner
eine oder mehrere Leiterbrücken (8) über den Schnapplinien (7)
aufweist, wobei die eine oder mehreren Leiterbrücken (8) zwei
Enden aufweisen, die an die Strukturen der ersten Kupferfolie
(4b) gelötet sind.
8. Halbleitermodul nach einem der Ansprüche 1 bis 6, bei wel
chem die erste Kupferfolie (4b) eine oder mehrere gekrümmte
Überbrückungsabschnitte (4d) aufweist, wobei die Überbrückungs
abschnitte (4d) über den Schnapplinien (7) liegen und die eine
oder mehreren Überbrückungsabschnitte kontinuierlich zu den
Strukturen der ersten Kupferfolie (4b) sind.
9. Halbleitermodul nach einem der Ansprüche 1 bis 6, bei wel
chem die erste Kupferfolie (4b) einen oder mehrere Verbindungs
abschnitte (4e) aufweist, wobei die Verbindungsabschnitte (4e)
über den Schnapplinien (7) liegen, der eine oder mehrere Ver
bindungsabschnitte zu den Strukturen der ersten Kupferfolie
(4b) kontinuierlich sind und die einen oder mehreren Verbin
dungsabschnitte nicht an die Keramikplatte gebondet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8125171A JPH09312357A (ja) | 1996-05-21 | 1996-05-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19721061A1 true DE19721061A1 (de) | 1997-11-27 |
Family
ID=14903652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19721061A Withdrawn DE19721061A1 (de) | 1996-05-21 | 1997-05-20 | Halbleitermodul |
Country Status (3)
Country | Link |
---|---|
US (1) | US5767576A (de) |
JP (1) | JPH09312357A (de) |
DE (1) | DE19721061A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19843309A1 (de) * | 1998-09-22 | 2000-03-23 | Asea Brown Boveri | Kurzschlussfestes IGBT Modul |
DE10329102A1 (de) * | 2003-06-27 | 2005-01-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Halbleitermodul |
WO2005048347A2 (de) * | 2003-11-11 | 2005-05-26 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungsmodul |
DE10333315B4 (de) * | 2003-07-22 | 2007-09-27 | Infineon Technologies Ag | Leistungshalbleitermodul |
DE102004031623B4 (de) * | 2004-06-30 | 2007-12-13 | Infineon Technologies Ag | Leistungs-Halbleitermodul mit federndem Anschlusskontakt |
DE102004035746B4 (de) * | 2004-07-23 | 2009-04-16 | Infineon Technologies Ag | Leistungshalbleitermodul |
EP2128519A3 (de) * | 2008-05-30 | 2011-02-16 | Toshiba Lighting & Technology Corporation | Beleuchtungsvorrichtung und Substrat mit mehreren lichtemittierenden Elementen, die darauf montiert und in diese Beleuchtungsvorrichtung integriert sind |
US8128263B2 (en) | 2008-09-16 | 2012-03-06 | Toshiba Lighting & Technology Corporation | Light source unit and lighting apparatus having light-emitting diodes for light source |
US8491163B2 (en) | 2009-09-25 | 2013-07-23 | Toshiba Lighting & Technology Corporation | Lighting apparatus |
DE102009006869B4 (de) | 2008-02-08 | 2023-02-02 | Denso Corporation | Halbleitermodul |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404045B1 (en) * | 1996-02-01 | 2002-06-11 | International Rectifier Corporation | IGBT and free-wheeling diode combination |
JP4089143B2 (ja) * | 2000-08-30 | 2008-05-28 | 三菱電機株式会社 | 電力用半導体装置 |
JP4756200B2 (ja) * | 2000-09-04 | 2011-08-24 | Dowaメタルテック株式会社 | 金属セラミックス回路基板 |
JP2003060157A (ja) * | 2001-08-08 | 2003-02-28 | Mitsubishi Electric Corp | パワーモジュール |
US7138712B2 (en) * | 2002-01-31 | 2006-11-21 | Micronas Gmbh | Receptacle for a programmable, electronic processing device |
US6991961B2 (en) * | 2003-06-18 | 2006-01-31 | Medtronic, Inc. | Method of forming a high-voltage/high-power die package |
JP4690861B2 (ja) | 2005-11-04 | 2011-06-01 | 新光電気工業株式会社 | 半導体モジュール及び半導体モジュール用放熱板 |
US7880283B2 (en) * | 2006-04-25 | 2011-02-01 | International Rectifier Corporation | High reliability power module |
JP5077693B2 (ja) * | 2008-08-28 | 2012-11-21 | 東芝ライテック株式会社 | 照明器具 |
JP2010129227A (ja) * | 2008-11-25 | 2010-06-10 | Toshiba Lighting & Technology Corp | 埋込形照明装置 |
JP5375552B2 (ja) * | 2009-11-24 | 2013-12-25 | 東芝ライテック株式会社 | 発光装置及びこれを備えた照明器具 |
JP5512377B2 (ja) * | 2010-04-28 | 2014-06-04 | 本田技研工業株式会社 | 回路基板 |
JP5614362B2 (ja) * | 2011-04-07 | 2014-10-29 | 三菱電機株式会社 | パワーモジュールの冷却器への固定方法 |
CN102820277B (zh) * | 2012-08-22 | 2015-08-26 | 中国科学院电工研究所 | 一种igbt模块的覆铜陶瓷基板结构 |
CN103954804B (zh) * | 2014-04-10 | 2016-08-24 | 中国科学院电工研究所 | 一种功率半导体芯片测试用覆铜陶瓷基板 |
JP2019009333A (ja) * | 2017-06-27 | 2019-01-17 | 三菱マテリアル株式会社 | セラミックス−金属接合体の製造方法、セラミックス回路基板の製造方法及びセラミックス−金属接合体 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3440925A1 (de) * | 1984-11-09 | 1986-05-15 | Brown, Boveri & Cie Ag, 6800 Mannheim | Leistungshalbleitermodul |
JP2656416B2 (ja) * | 1991-12-16 | 1997-09-24 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法 |
-
1996
- 1996-05-21 JP JP8125171A patent/JPH09312357A/ja active Pending
-
1997
- 1997-05-19 US US08/858,452 patent/US5767576A/en not_active Expired - Lifetime
- 1997-05-20 DE DE19721061A patent/DE19721061A1/de not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19843309A1 (de) * | 1998-09-22 | 2000-03-23 | Asea Brown Boveri | Kurzschlussfestes IGBT Modul |
US6426561B1 (en) | 1998-09-22 | 2002-07-30 | Abb Schweiz Holding Ag | Short-circuit-resistant IGBT module |
DE10329102A1 (de) * | 2003-06-27 | 2005-01-27 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Halbleitermodul |
US7932598B2 (en) | 2003-06-27 | 2011-04-26 | Infineon Technologies Ag | Connection between a semiconductor housing and a base plate comprising a passage opening for fastening to a heat sink |
DE10333315B4 (de) * | 2003-07-22 | 2007-09-27 | Infineon Technologies Ag | Leistungshalbleitermodul |
WO2005048347A3 (de) * | 2003-11-11 | 2005-08-11 | Eupec Gmbh & Co Kg | Leistungsmodul |
US7656672B2 (en) | 2003-11-11 | 2010-02-02 | Infineon Technologies Ag | Power module |
WO2005048347A2 (de) * | 2003-11-11 | 2005-05-26 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Leistungsmodul |
DE102004031623B4 (de) * | 2004-06-30 | 2007-12-13 | Infineon Technologies Ag | Leistungs-Halbleitermodul mit federndem Anschlusskontakt |
DE102004035746B4 (de) * | 2004-07-23 | 2009-04-16 | Infineon Technologies Ag | Leistungshalbleitermodul |
DE102009006869B4 (de) | 2008-02-08 | 2023-02-02 | Denso Corporation | Halbleitermodul |
US8556460B2 (en) | 2008-05-30 | 2013-10-15 | Toshiba Lighting & Technology Corporation | Lighting apparatus and light-emitting element mounting substrate having stress absorbing means |
US8545051B2 (en) | 2008-05-30 | 2013-10-01 | Toshiba Lighting & Technology Corporation | Lighting apparatus with heat conductive substrate |
US8668355B2 (en) | 2008-05-30 | 2014-03-11 | Toshiba Lightning & Technology Corporation | Light emitting module having heat conductive substrate |
US9279575B2 (en) | 2008-05-30 | 2016-03-08 | Kabushiki Kaisha Toshiba | Light emitting module having heat conductive substrate |
US9303855B2 (en) | 2008-05-30 | 2016-04-05 | Toshiba Lighting & Technology Corporation | Light emitting module having heat conductive substrate |
US9410685B2 (en) | 2008-05-30 | 2016-08-09 | Toshiba Lighting & Technology Corporation | Light emitting module having heat conductive substrate |
EP2128519A3 (de) * | 2008-05-30 | 2011-02-16 | Toshiba Lighting & Technology Corporation | Beleuchtungsvorrichtung und Substrat mit mehreren lichtemittierenden Elementen, die darauf montiert und in diese Beleuchtungsvorrichtung integriert sind |
US8128263B2 (en) | 2008-09-16 | 2012-03-06 | Toshiba Lighting & Technology Corporation | Light source unit and lighting apparatus having light-emitting diodes for light source |
US8491163B2 (en) | 2009-09-25 | 2013-07-23 | Toshiba Lighting & Technology Corporation | Lighting apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH09312357A (ja) | 1997-12-02 |
US5767576A (en) | 1998-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19721061A1 (de) | Halbleitermodul | |
DE19926128B4 (de) | Leistungs-Halbleiterbauteil-Gehäuse | |
DE112007001249B4 (de) | Kühlbares Halbleitergehäuse | |
DE112015002001B4 (de) | Halbleitermodul | |
EP0221399B1 (de) | Leistungshalbleitermodul | |
DE19736896A1 (de) | Gehäuse für Halbleiterbauteile | |
DE10393437T5 (de) | Halbleiterbauelementbaugruppe | |
DE102019112935B4 (de) | Halbleitermodul | |
EP0427143A2 (de) | Leistungshalbleitermodul | |
DE10129388A1 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE102008008141A1 (de) | Leistungshalbleitermodul und Verfahren zu seiner Herstellung | |
DE112020003885T5 (de) | Halbleiterbauteil | |
DE112019003336T5 (de) | Halbleitervorrichtung | |
DE10393769T5 (de) | Halbleitervorrichtung mit Klemmen zum Verbinden mit externen Elementen | |
DE112014006908T5 (de) | Halbleitervorrichtung | |
DE102017120747A1 (de) | SMD-Gehäuse mit Oberseitenkühlung | |
DE102016223651A1 (de) | Halbleitermodul und halbleitervorrichtung | |
DE112020002845T5 (de) | Halbleitervorrichtung | |
DE10119502A1 (de) | Halbleitergerät | |
DE19614501C2 (de) | Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat | |
DE112021001391T5 (de) | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements | |
DE19902462B4 (de) | Halbleiterbauelement mit Chip-on-Chip-Aufbau | |
DE102017218875B4 (de) | Leistungsmodul-Baugruppe | |
DE102019112936A1 (de) | Halbleitermodul | |
DE102019112934A1 (de) | Halbleitermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |