DE19707708C2 - Strombegrenzungsschaltung - Google Patents

Strombegrenzungsschaltung

Info

Publication number
DE19707708C2
DE19707708C2 DE19707708A DE19707708A DE19707708C2 DE 19707708 C2 DE19707708 C2 DE 19707708C2 DE 19707708 A DE19707708 A DE 19707708A DE 19707708 A DE19707708 A DE 19707708A DE 19707708 C2 DE19707708 C2 DE 19707708C2
Authority
DE
Germany
Prior art keywords
bipolar transistor
current
transistor
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19707708A
Other languages
English (en)
Other versions
DE19707708A1 (de
Inventor
Martin Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19707708A priority Critical patent/DE19707708C2/de
Priority to JP53715098A priority patent/JP2001513281A/ja
Priority to PCT/DE1998/000262 priority patent/WO1998038738A1/de
Priority to KR1019997007702A priority patent/KR20000075637A/ko
Priority to EP98907873A priority patent/EP0965169A1/de
Publication of DE19707708A1 publication Critical patent/DE19707708A1/de
Priority to US09/845,864 priority patent/USRE37778E1/en
Application granted granted Critical
Publication of DE19707708C2 publication Critical patent/DE19707708C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

Die vorliegende Erfindung betrifft eine Strombegrenzungs­ schaltung für gesteuerte Halbleiter-Leistungsbauelemente, und insbesondere eine Strombegrenzungsschaltung für Leistungs­ transistoren.
Integrierte Leistungsschaltungen benötigen einen wirksamen Schutz gegen eine Stromüberlastung ihrer Ausgänge, um im Fall eines möglichen Kurzschlusses eine thermische Zerstörung zu verhindern.
Obwohl prinzipiell für alle gesteuerten Halbleiter-Leistungs­ bauelemente anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Leistungs-ICs in Mischtechnologie, welche neben MOS-Leistungstransistoren auch bipolare Bauelemente und CMOS-Bauelemente zur Verfügung stellen, erläutert.
Das übliche Grundprinzip für eine solche Strombegrenzungs­ schaltung besteht darin, daß der Gesamtstrom, welcher durch den Leistungstransistor fließt, oder über das Sensezellen­ prinzip ein Teil dieses Gesamtstroms einen Spannungsabfall an einem Widerstand (auch als Shuntwiderstand bezeichnet) er­ zeugt.
Falls der Spannungsabfall einen vorgegebenen Maximalwert überschreitet, belastet die Strombegrenzungsschaltung das An­ steuersignal des Leistungstransistors so stark, daß der Aus­ gangsstrom des Leistungstransistors, welcher sich aus dem An­ steuersignal über das Ausgangskennlinienfeld bestimmen läßt, unter einem zulässigen Grenzwert bleibt.
Zur schaltungstechnischen Realisierung dieses Grundprinzips gibt es im Stand der Technik eine Reihe von Ansätzen.
Allgemein unterscheidet man zwischen Stromregelungs- Begrenzungsschaltungen und Spannungsregelungs-Begrenzungs­ schaltungen.
Stromregelungs-Begrenzungsschaltungen benötigen in der Regel ein Filter zur Maskierung von Einschaltspitzen. Spannungsre­ gelungs-Begrenzungsschaltungen benötigen Temperaturkompensa­ tionsschaltungen. Weiterhin erfordern die bekannten Schaltun­ gen beider Schaltungstypen wiederum selbst eine aufwendige Schutzbeschaltung für den Kurzschlußfall.
Beispiele dieses Standes der Technik finden sich in B. Mura­ ri, F. Bertotti und G. A. Vignola, "Smart Power ICs - Techno­ logies and Applications", S. 328, 400, 426, Springer Verlag, Berlin - Heidelberg - New York, 1996.
Des weiteren ist aus der DE 44 29 716 C1 eine Schaltungsan­ ordnung zur Strombegrenzung einer MOS-Ausgangsstufe bekannt. Diese Schaltungsanordnung weist einen MOS-Transistor auf, an dessen Source eine zu schaltende Last angeschlossen ist und dessen Drain über einen Meßwiderstand mit Masse verbunden ist. Eine Ansteuerschaltung führt dem Gate des MOS- Transistors ein Schaltsignal über einen Stromspiegel zu. Au­ ßerdem erfasst eine Strombegrenzungsschaltung die Spannung am Meßwiderstand und begrenzt abhängig von dieser Spannung den Ansteuerstrom des Gates des MOS-Transistors, wobei zwischen die Strombegrenzungsschaltung und das Gate des Transistors ein Stromspiegel geschaltet ist, dessen Eingangskreis der Ausgangsstrom der Strombegrenzungsschaltung und dessen Aus­ gangsstrom dem Gate des MOS-Transistors zugeführt ist.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Strombegrenzungsschaltung anzugeben, welche einfach reali­ sierbar ist und weitgehend unabhängig von ihrer Spannungsver­ sorgung funktioniert.
Erfindungsgemäß wird diese Aufgabe durch eine Strombegren­ zungsschaltung gemäß der Ansprüche 1 oder 9 gelöst, wobei die Spannungsbegrenzungsanordnung gemäß Anspruch 9 insbesondere für Highside-Schalter geeignet ist.
Bevorzugte Weiterbildungen sind in den Unteransprüchen ange­ geben.
Gemäß einer bevorzugten Weiterbildung weist die Stromspiegel- Schaltungseinrichtung auf:
  • - einen fünften und einen sechsten Bipolartransistor, wel­ che jeweils in Reihe mit einer zugehörigen Stromquelle zwi­ schen das erste und das zweite Bezugspotential geschaltet sind;
  • - wobei die Basis des zweiten Bipolartransistors mit einem zwischen dem Emitter des fünften Bipolartransistors und der entsprechenden Stromquelle liegenden Knoten verbunden ist und die Basis des fünften Bipolartransistors mit einem zwischen dem Emitter des dritten und dem Kollektor des vierten Bipo­ lartransistors liegenden Knoten verbunden ist; und
  • - wobei die Basis des vierten Bipolartransistors mit einem zwischen dem Emitter des sechsten Bipolartransistors und der entsprechenden Stromquelle liegenden Knoten verbunden ist und die Basis des sechsten Bipolartransistors mit einem zwischen dem Emitter des ersten und dem Kollektor des zweiten Bipo­ lartransistors liegenden Knoten verbunden ist.
Bei dieser Variante ist die Empfindlichkeit der erfindungsge­ mäßen Strombegrenzungsschaltung erhöht.
Nachstehend wird die vorliegende Erfindung anhand von Ausfüh­ rungsbeipielen unter Bezugnahme auf die begleitenden Zeich­ nungen erläutert.
Es zeigen:
Fig. 1 eine Prinzipdarstellung der erfindungsgemäßen Strombegrenzungsschaltung;
Fig. 2 ein Schaltbild einer ersten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungs­ schaltung;
Fig. 3 ein Schaltbild einer zweiten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungs­ schaltung;
Fig. 4 ein Schaltbild einer dritten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungs­ schaltung; und
Fig. 5 ein Schaltbild einer üblichen Referenzstromquellen­ schaltung als Ausgangspunkt für die vorliegende Er­ findung.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Die erfindungsgemäße Strombegrenzungsschaltung geht von einer üblichen Referenzstromquellenschaltung aus, welche in Fig. 5 dargestellt ist.
In Fig. 5 bezeichnen die Bezugszeichen 51, 52, 53 und 54 NPN- Bipolartransistoren, wobei die Transistoren 52 und 54 sowie 51 und 53 jeweils in Reihe geschaltet sind und einen ersten und zweiten Hauptstrompfad 501 bzw. 502 definieren.
Der erste Hauptstrompfad 501 liegt zwischen dem positiven Batteriepotential VB und dem negativen Batteriepotential (Masse) und enthält eine Konstantstromquelle 56.
Die Emitterflächen der Transistoren 52 und 51 stehen im Ver­ hältnis m : 1, die Emitterflächen der Transistoren 54 und 53 im Verhältnis 1 : n. Vernachlässigt man alle Basisströme, so sind die Kollektorströme der Transistoren 54 und 52 gleich, sowie die Kollektorströme der Transistoren 53 und 51.
Aus der Kreuzkopplung der Transistoren 54 und 53 ergibt sich zusammen mit der für Bipolartransistoren typischen exponenti­ ellen Abhängigkeit des Kollektorstroms von der Emitter-Basis- Spannung eine Differenz der Emitterpotentiale der Transisto­ ren 53 und 54 von
UR = ln(m . n) . kT/e
unabhängig vom Verhältnis der Ströme in den Pfaden 501 und 502.
Die Differenz der Emitterpotentiale UR ist gleichzeitig der Spannungsabfall UR am Widerstand 55, der ebenfalls im Strompfad 502 liegt. Der Widerstandswert des Widerstands 55 bestimmt somit den am AUSGANG abnehmbaren Strom Iref unabhän­ gig vom Strom der Stromquelle 56.
Fig. 1 zeigt eine Prinzipdarstellung der erfindungsgemäßen Strombegrenzungsschaltung.
Die in Fig. 1 dargestellte erfindungsgemäße Strombegrenzungs­ schaltung für gesteuerte Halbleiter-Leistungsbauelemente ist für einen MOS-Leistungstransistor 60 vorgesehen.
Bezugszeichen 20 bezeichnet einem Erfassungswiderstand, wel­ cher in Reihe mit dem Hauptstrompfad des MOS- Leistungstransistors 60 geschaltet ist, zum Erzeugen eines den Strom durch den MOS-Leistungstransistor 60 wiedergebenden Spannungsabfalls.
Eine Stromspiegel-Schaltungseinrichtung 30 umfaßt eine erste Stromquelleneinrichtung 31 zum Erzeugen eines ersten Stroms zwischen einem ersten und einem zweiten Bezugspotential, hier der positiven Batteriespannung VB und und der negativen Bat­ teriespannung (Masse), und durch den Erfassungswiderstand 20.
Weiterhin umfaßt die Stromspiegel-Schaltungseinrichtung 30 eine zweite Stromquelleneinrichtung 32 zum Erzeugen eines zweiten Stromes zwischen dem Steuerpotential VG des Steueran­ schlusses des MOS-Leistungstransistors 60 und einem dritten Bezugspotential (hier Masse).
Schließlich ist in der Stromspiegel-Schaltungseinrichtung 30 eine Stromquellen-Kopplungsschaltung 33 zum Koppeln der er­ sten und zweiten Stromquelleneinrichtung 31, 32 ansprechend auf den Spannungsabfall des Erfassungswiderstandes vorgese­ hen, welche so funktioniert daß, wenn der Spannungsabfall größer als ein vorbestimmter Wert ist, der zweite Strom zur Erniedrigung des Steuerpotentials erhöht wird, um den Strom durch das Halbleiter-Leistungsbauelement zu begrenzen.
Fig. 2 zeigt ein Schaltbild einer ersten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungsschaltung.
In Fig. 2 bezeichnen die Bezugszeichen 51', 52', 53' und 54' NPN-Bipolartransistoren, wobei die Transistoren 52' und 54' sowie 51' und 53' jeweils in Reihe geschaltet sind und einen ersten und zweiten Hauptstrompfad 501' bzw. 502' definieren.
Der erste Hauptstrompfad 501' liegt zwischen dem positiven Batteriepotential VB und dem negativen Batteriepotential (Masse) und enthält eine Konstantstromquelle 56' sowie den Widerstand 55'.
Der zweite Hauptstrompfad 502' liegt zwischen dem Steueran­ schluß (Gate) eines MOS-Leistungstransistors 60 und dem nega­ tiven Batteriepotential (Masse). Durch ihn wird die Ansteuer­ signalquelle, welche das Ansteuerpotential VG liefert, mit einem Strom IA belastet.
Die Emitterflächen der Transistoren 52' und 51' stehen im Verhältnis 1 : m, die Emitterflächen der Transistoren 54' und 53' im Verhältnis n : 1.
Wendet man die für diese Schaltung gültigen Maschengleichun­ gen analog wie bei der bereits beschriebenen Stromquellen­ schaltung nach Fig. 5 an, so ergibt sich für die Differenz der Emitterpotentiale der Transistoren 54' und 53'
UR' = ln(m . n) . kT/e
unabhängig vom Verhältnis der Ströme in den Pfaden 501' und 502'.
Die Differenz der Emitterspannungen wird als Spannungsabfall UR' an den Erfassungswiderstand 55' eingeprägt.
Ist der Spannungsabfall an UR' ungleich ln(m . n) . kT/e, so kön­ nen die Ströme in den Pfaden 501' und 502' so weit voneinan­ der abweichen, bis die Basisströme nicht mehr vernachlässig­ bar sind.
Ist UR' kleiner als ln(m . n) . kT/e, so nimmt der Strom im Zweig 502' einen um eine bis zwei Größenordnungen kleineren Wert an als der vorgegebene Strom im Zweig 501'.
Steigt die Spannung UR' über ln(m . n) . kT/e an, so steigt der Strom im Pfad 502' innerhalb weniger Millivolt Spannungsände­ rung um mehrere Dekaden an.
Diese Eigenschaft nutzt die Erfindung aus, um eine genaue und verzögerungsfreie Strombegrenzung zu realisieren, indem der Strom des Pfades 502' dazu benutzt wird, das Ansteuerpotenti­ al des Halbleiter-Leistungsschalters zu vermindern.
Der Widerstand 55', der zwischen den Transistor 54' und Masse geschaltet ist, liegt weiterhin in Reihe mit dem Hauptstrompfad des gesteuerten MOS-Leistungstransistors 60 und erzeugt einen den dadurch fließenden Strom wiedergebenden Spannungsabfall.
Die in Fig. 2 gezeigte erste Ausführungsform unterscheidet sich von der in Fig. 5 gezeigten Referenzstromquellenschal­ tung dadurch, daß anstelle des Widerstandes 55 gemäß Fig. 5 der Widerstand 55' als Shuntwiderstand vorgesehen ist, der vom Laststrom durchflossen wird. Er wirkt wegen seines um Größenordnungen niedrigeren Widerstandswerts wie eine last­ stromabhängige Spannungsquelle. Außerdem sind die Emitterver­ hältnisse gegenüber denjenigen von Fig. 5 vertauscht.
Aufgrund der internen Kopplung der beiden Strompfade 501' und 502' ist der Ausgangsstrom IA, der im zweiten Strompfad 502' fließt, wesentlich kleiner als der Eingangsstrom, der im er­ sten Strompfad 501' fließt, wenn der Spannungsabfall UR' an dem Widerstand 55' kleiner als ln(m . n) . kT/e ist.
Andererseits ist der Ausgangsstrom IA, der im zweiten Strompfad 502' fließt, wesentlich größer als der Ein­ gangsstrom, der im ersten Strompfad 501' fließt, wenn der Spannungsabfall an dem Widerstand 55' größer als ln(m . n) . kT/e ist.
Im Bereich des Spannungsabfalls mit dem Wert ln(m . n) . kT/e steigt der Ausgangsstrom innerhalb einer Änderung des Span­ nungsabfalls von einigen wenigen Millivolt um mehrere Dekaden an.
So kann man die gewünschte Strombegrenzung dadurch erreichen, daß man den Eingangsstrom größenordnungsmäßig richtig wählt und den Ausgangsstrom IA vom Steueranschluß des MOS- Leistungstransistors 60 abzweigt.
Fig. 3 zeigt ein Schaltbild einer zweiten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungsschaltung.
Diese zweite bevorzugte Ausführungsform ist eine Erweiterung der in Fig. 2 gezeigten ersten Ausführungsform und enthält zusätzlich die NPN-Bipolartransistoren 59' und 60' sowie die Stromquellen 57' und 58'.
Diese zusätzlichen Bauelemente dienen zu einer modifizierten Kopplung des ersten und zweiten Strompfades 501' bzw. 502'.
Insbesondere ist bei dieser zweiten Ausführungsform die Basis des zweiten Transistors 54' nicht wie bei der ersten Ausfüh­ rungsform mit dem zwischen dem Emitter des dritten Transi­ stors 51' und dem Kollektor des vierten Transistors 53' lie­ genden Knoten verbunden, sondern dazwischen liegt eine weite­ re Stromübersetzungsstufe, bestehend aus dem Transistor 60' und der Stromquelle 58'.
Analog ist bei dieser zweiten Ausführungsform die Basis des vierten Transistors 54' nicht wie bei der ersten Ausführungs­ form mit dem zwischen dem Emitter des ersten Transistors 52' und dem Kollektor des zweiten Transistors 54' liegenden Kno­ ten verbunden, sondern dazwischen liegt noch eine weitere Stromübersetzungssufe, bestehend aus dem Transistor 59' und der Stromquelle 57'.
Das Emitterflächenverhältnis zwischen der Stromübersetzungs­ stufe, bestehend aus dem Transistor 60' und der Stromquelle 58', und der Stromübersetzungssufe, bestehend aus dem Transi­ stor 59' und der Stromquelle 57' beträgt l : 1, wobei das Ver­ hältnis der durch die Stromquellen 58' und 57' erzeugten Ströme 1 : k beträgt.
Die in Fig. 3 gezeigte Schaltung gemäß der zweiten bevorzug­ ten Ausführungsform der vorliegenden Erfindung ermöglicht ei­ nen noch steileren Anstieg des Ausgangsstroms IA im Bereich des Spannungsabfalls mit dem Wert ln(mn . k . l) . kT/e, denn die beiden Stromübersetzungsstufen führen einen dritten und vier­ ten Faktor in den Logarithmus ein, was einen größeren Span­ nungsabfall UR' am Widerstand 55' ermöglicht.
Durch weitere Stromübersetzungsstufen ist also die relative Genauigkeit der Schaltung kontinuierlich erhöhbar.
Die Stromquellen 58' und 57' mit dem Emitterverhältnis 1 : k können im einfachsten Fall als Widerstände, bevorzugterweise allerdings als NMOS-Transistoren ausgebildet sein, wobei als gemeinsames Gatepotential dieser NMOS-Transistoren der ge­ meinsame Basisanschluß der Transistoren 52' und 51' in Frage kommt.
Fig. 4 zeigt ein Schaltbild einer dritten bevorzugten Ausfüh­ rungsform der erfindungsgemäßen Strombegrenzungsschaltung.
Während die oben beschriebene erste und zweite Ausführungs­ form vorzugsweise für einen Lowside-Schalter eingesetzt wer­ den, betrifft die nachstehend erläuterte dritte Ausführungs­ form speziell einen Highside-Schalter.
Bei solchen Highside-Schaltern steht bezogen auf das Ansteu­ ersignal des MOS-Leistungstransistors 60 und den mit der Last verbundenen Sourceanschluß des MOS-Leistungstransistors 60 keine Potentialversorgung zur Verfügung. Bei ihnen ist damit zu rechnen, daß beim Abschalten induktiver Lasten sowohl das Ansteuerpotential als auch das Sourcepotential negativer als das Substratpotential werden, so daß keine Kollektoren von NPN-Transistoren und keine Basen von lateralen PNP- Transistoren mit der Source oder dem Gate des MOS- Leistungstransistors 60 verbunden sein dürfen.
Die in Fig. 4 gezeigte dritte Ausführungsform der vorliegen­ den Erfindung erfüllt diese Voraussetzungen.
In Fig. 4 bezeichnet die Bezugszeichen 61, 62, 63 und 64 NPN- Bipolartransistoren und die Bezugszeichen 65, 66, 67 und 68 PNP-Bipolartransistoren.
Weiterhin bezeichnen die Bezugszeichen 71, 72, 73 und 74 so­ wie 76 und 78 MOS-Transistoren.
Bezugszeichen 75 steht für eine Diode, VD bezeichnet das Drain-Versorgungspotential und VG das Gateansteuerpotential des MOS-Leistungstransistors 60.
Ein erster Stromspiegel besteht aus dem ersten und dem zwei­ ten PNP-Bipolartransistor 65, 67, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden ist.
Ein zweiter Stromspiegel besteht aus dem dritten und dem vierten PNP-Bipolartransistor 66, 68, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden ist.
Ein dritter Stromspiegel besteht aus dem ersten und dem zwei­ ten MOS-Transistor 71, 73, deren Source jeweils mit einem Be­ zugspotential, zweckmäßigerweise mit dem mit dem Lastaus­ gangsanschluß verbundenen Anschluß des Erfassungswiderstands 55', verbunden ist.
Ein vierter Stromspiegel besteht aus dem dritten und dem vierten MOS-Transistor 72, 74, deren Source jeweils mit einem Bezugspotential, zweckmäßigerweise mit dem mit dem Lastaus­ gangsanschluß verbundenen Anschluß des Erfassungswiderstands 55', verbunden ist.
Der Emitter des ersten NPN-Bipolartransistors 62 ist mit dem Drain des dritten MOS-Transistors 72 verbunden.
Der zweite NPN-Bipolartransistor 64 ist zwischen den Kollek­ tor des vierten PNP-Bipolartransistors 68 und den mit dem Halbleiter-Leistungsbauelement 60 verbundenen Anschluß des Erfassungswiderstands 55' geschaltet.
Der Emitter des dritten NPN-Bipolartransistor 61 ist mit dem Drain des zweiten MOS-Transistors 73 verbunden.
Der vierte NPN-Bipolartransistor 63 ist zwischen den Kollek­ tor des ersten PNP-Bipolartransistors 65 und den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungswi­ derstands 55' geschaltet.
Die Basisanschlüsse des ersten und dritten NPN-Bipolar­ transistors 62, 61 sind zusammengeschlossen, und die Kollek­ toranschlüsse des ersten und dritten NPN-Bipolartransistors 62, 61 sind über eine Diode 75 in Flußrichtung mit dem An­ steuerpotential VG des Halbleiter-Leistungsbauelements 60 verbunden.
Der Emitter der ersten NPN-Bipolartransistors 62 ist mit der Basis des vierten NPN-Bipolartransistors 63 verbunden, und der Emitter der dritten NPN-Bipolartransistors 61 ist mit der Basis des zweiten NPN-Bipolartransistors 64 verbunden.
Der fünfte MOS-Transistor 76 und der sechste MOS-Transistor 78 sind in Reihe zwischen das Bezugspotential, also den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungswiderstands 55', und den mit einem Versorgungspotential VD verbundenen Anschluß des Halbleiter-Leistungsbauelements 60 geschaltet.
Dabei ist das Gate des fünften MOS-Transistors 76 mit dem Kollektor des dritten PNP-Bipolartransistors 66 und das Gate des sechsten MOS-Transistors 78 mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden.
Schließlich ist ein Knoten zwischen dem fünften und dem sech­ sten MOS-Transistor 76, 78 mit der gemeinsamen Basis des er­ sten und dritten NPN-Transistors 62, 61 verbunden.
Im Gegensatz zur zuvor beschriebenen ersten und zweiten Aus­ führungsform sind somit die vier NPN-Bipolartransistoren 61, 62, 63 und 64 nicht mehr paarweise in Reihe geschaltet, son­ dern die jeweiligen zwei Stromspiegel, die aus PNP- Bipolartransistoren 65, 66, 67 und 68 sowie MOS-Transistoren 71, 72, 73 und 74 aufgebaut sind, nehmen den Kollektorstrom des unteren NPN-Bipolartransistors 63, 64 ab und speisen ihn wieder in den oberen NPN-Bipolartransistor 61, 62 ein.
Damit ist kein Kollektor eines NPN-Transistors über in Fluß­ richtung gepolte PN-Übergänge mit dem Sourceanschluß des MOS- Leistungstransistors 60 verbunden.
Die vorliegende Erfindung ist nicht auf die oben beschriebe­ nen Ausführungsformen beschränkt. Insbesondere können zur Er­ höhung der Empfindlichkeit weitere Stromspiegel mit entspre­ chendem Stromverhältnis in die Schaltung eingefügt werden.
Bezugszeichenliste
20
Erfassungswiderstand
30
Stromspiegel-Schaltungseinrichtung
31
1
. Stromquelleneinrichtung
32
2
. Stromquelleneinrichtung
33
Stromquellen-Kopplungsschaltung
60
MOS-Leistungstransistor
VB
positives Batteriepotential
VG
Ansteuerpotential
VD
Drain-Versorgungspotential
51
,
51
'
3
. NPN-Transistor
52
,
52
'
1
. NPN-Transistor
53
,
53
'
4
. NPN-Transistor
54
,
54
'
2
. NPN-Transistor
56
,
56
' Stromquelle
501
,
501
'
1
. Strompfad
502
,
502
'
2
. Strompfad
55
,
55
' Erfassungswiderstand
Iref
Ausgangsstrom
UR
, UR
' Spannungsabfall am Erfassungswiderstand
57
' Stromquelle
58
' Stromquelle
59
'
6
. NPN-Transistor
60
'
5
. NPN-Transistor
61
3
. NPN-Transistor
62
1
. NPN-Transistor
63
4
. NPN-Transistor
64
2
. NPN-Transistor
65
1
. PNP-Transistor
66
3
. PNP-Transistor
67
2
. PNP-Transistor
68
4
. PNP-Transistor
71
1
. MOS-Transistor
72
3
. MOS-Transistor
73
2
. MOS-Transistor
74
4
. MOS-Transistor
75
Diode
76
5
. MOS-Transistor
78
6
. MOS-Transistor

Claims (9)

1. Strombegrenzungsschaltung für ein gesteuertes Halbleiter- Leistungsbauelement (60) mit einem Erfassungswiderstand (55'), welcher in Reihe mit dem Hauptstrompfad des gesteuerten Halbleiter-Leistungsbauelements (60) geschaltet ist, aufweisend:
einen ersten und einen zweiten Bipolartransistor (52', 54'), welche zusammen mit ihren Laststrecken und einer Stromquelle (56') in Reihe zwischen eine erste Versorgungsspannungsklemme (VB) und einen mit dem Sourceanschluß des Halbleiter-Leistungsbauelements (60) verbundenen Anschluß des Erfassungswiderstandes (55') geschaltet sind;
einen dritten und einen vierten Bipolartransistor (51', 53'), welche mit ihren Laststrecken in Reihe zwischen den Steueranschluß des Halbleiter-Leistungsbauelements (60) und eine zweite Versorgungsspannungsklemme (MASSE) geschaltet sind;
wobei der erste Bipolartransistor (52') mit seinem Kollektor und seiner Basis an die Basis des dritten Bipolartransistors (51') angeschlossen ist;
wobei die Basis des zweiten Bipolartransistors (54') mit einem zwischen dem Emitter des dritten (51') und dem Kollektor des vierten Bipolartransistors (53') liegenden Knoten (502') gekoppelt ist; und
wobei die Basis des vierten Bipolartransistors (53') mit einem zwischen dem Emitter des ersten (52') und dem Kollektor des zweiten Bipolartransistors (54') liegenden Knoten (501') gekoppelt ist.
2. Strombegrenzungsschaltung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Emitter-Basis-Spannung des vierten Bi­ polartransistors (53'; 63) als Spannungsanteile den Span­ nungsabfall am Erfassungswiderstand, die Emitter-Basis- Spannung des zweiten und dritten Bipolartransistors (54', 51'; 64, 61) mit positivem Vorzeichen und die Emitter-Basis- Spannung des ersten Bipolartransistors (52', 62) mit negati­ vem Vorzeichen enthält.
3. Strombegrenzungsschaltung nach Anspruch 2, dadurch ge­ kennzeichnet, daß mindestens einer der vier Bipolartransisto­ ren (51'-54'; 61-64) eine von den anderen Bipolartran­ sistoren abweichende Emitterfläche aufweist.
4. Strombegrenzungsschaltung nach Anspruch 2, dadurch ge­ kennzeichnet, daß die Emitter-Basis-Spannung des vierten Bi­ polartransistors (53'; 63) weitere konstante Spannungsanteile enthält, deren Beträge sich aus der Differenz der Emitter- Basis-Spannungen weiterer mit unterschiedlicher Emitterstrom­ dichte betriebener Bipolartransistoren ergeben.
5. Strombegrenzungsschaltung nach einem der Ansprüche 1 bis 4, gekennzeichnet durch:
einen fünften und einen sechsten Bipolartransistor (60', 59'), welche jeweils in Reihe mit einer zugehörigen Strom­ quelle (57', 58') zwischen das erste und das zweite Bezugspo­ tential (VB, MASSE) geschaltet sind;
wobei die Basis des zweiten Bipolartransistors (54') mit einem zwischen dem Emitter des fünften Bipolartransistors (60') und der entsprechenden Stromquelle (58") liegenden Kno­ ten verbunden ist und die Basis des fünften Bipolartran­ sistors (59') mit einem zwischen dem Emitter des dritten (51') und dem Kollektor des vierten Bipolartransistors (53') liegenden Knoten verbunden ist; und
wobei die Basis des vierten Bipolartransistors (53') mit einem zwischen dem Emitter des sechsten Bipolartransistors (59') und der entsprechenden Stromquelle (57') liegenden Kno­ ten verbunden ist und die Basis des sechsten Bipolartran­ sistors (59') mit einem zwischen dem Emitter des ersten (51') und dem Kollektor des zweiten Bipolartransistors (54') lie­ genden Knoten verbunden ist.
6. Strombegrenzungsschaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß die Stromquellen (57', 58') des fünften und sechsten Bipolartransistors (60', 59') jeweils ein Widerstand sind.
7. Strombegrenzungsschaltung nach Anspruch 5, dadurch ge­ kennzeichnet, daß die Stromquellen (57', 58') des fünften und sechsten Bipolartransistors (60', 59') jeweils ein NMOS- Transistor sind.
8. Strombegrenzungsschaltung nach Anspruch 7, dadurch ge­ kennzeichnet, daß das gemeinsame Gatepotential der NMOS- Transistoren das Potential des gemeinsamen Basisanschlusses des ersten und dritten Bipolartransistors (52', 51') ist.
9. Strombegrenzungsschaltung für ein gesteuertes Halblei­ ter-Leistungsbauelement (60) mit einem Erfassungswiderstand (55'), welcher in Reihe mit dem Hauptstrompfad des gesteuer­ ten Halbleiter-Leistungsbauelements (60) geschaltet ist, auf­ weisend:
einen ersten Stromspiegel bestehend aus einem ersten und einem zweiten PNP-Bipolartransistor (65, 67), deren Emitter jeweils mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden ist;
einen zweiten Stromspiegel bestehend aus einem dritten und einem vierten PNP-Bipolartransistor (66, 68), deren Emit­ ter jeweils mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden ist;
einen dritten Stromspiegel bestehend aus einem ersten und einem zweiten MOS-Transistor (71, 73), deren Source je­ weils mit einem Bezugspotential verbunden ist;
einen vierten Stromspiegel bestehend aus einem dritten und einem vierten MOS-Transistor (72, 74), deren Source je­ weils mit einem Bezugspotential verbunden ist;
einen ersten NPN-Bipolartransistor (62), dessen Emitter mit dem Drain des dritten MOS-Transistors (72) verbunden ist;
einen zweiten NPN-Bipolartransistor (64), der zwischen den Kollektor des vierten PNP-Bipolartransistors (68) und den mit dem Halbleiter-Leistungsbauelement (60) verbundenen Anschluß des Erfassungswiderstands (55') geschaltet ist;
einen dritten NPN-Bipolartransistor (61), dessen Emitter mit dem Drain des zweiten MOS-Transistors (73) verbunden ist;
einen vierten NPN-Bipolartransistor (63), der zwischen den Kollektor des ersten PNP-Bipolartransistors (65) und den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfas­ sungswiderstands (55') geschaltet ist;
wobei die Basisanschlüsse des ersten und dritten NPN- Bipolartransistors (62, 61) zusammengeschlossen sind und die Kollektoranschlüsse des ersten und dritten NPN-Bipolar­ transistors (62, 61) über eine Diode (75) in Flußrichtung mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden sind;
wobei der Emitter des ersten NPN-Bipolartransistors (62) mit der Basis des vierten NPN-Bipolartransistors (63) verbun­ den ist und der Emitter der dritten NPN-Bipolartransistors (61) mit der Basis des zweiten NPN-Bipolartransistors (64) verbunden ist;
einen fünften MOS-Transistor (76) und einen sechsten MOS-Transistor (78), die in Reihe zwischen das Bezugspotenti­ al des vierten Stromspiegels und den mit einem Versorgungspo­ tential (VD) verbundenen Anschluß des Halbleiter- Leistungsbauelements (60) geschaltet sind;
wobei das Gate des fünften MOS-Transistors (76) mit dem Kollektor des dritten PNP-Bipolartransistors (66) und das Ga­ te des sechsten MOS-Transistors (78) mit dem Ansteuerpotenti­ al (VG) des Halbleiter-Leistungsbauelements (60) verbunden ist; und
wobei ein Knoten zwischen dem fünften und dem sechsten MOS-Transistor (76, 78) mit der gemeinsamen Basis des ersten und dritten NPN-Bipolartransistors (62, 61) verbunden ist.
DE19707708A 1997-02-26 1997-02-26 Strombegrenzungsschaltung Expired - Fee Related DE19707708C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19707708A DE19707708C2 (de) 1997-02-26 1997-02-26 Strombegrenzungsschaltung
JP53715098A JP2001513281A (ja) 1997-02-26 1998-01-29 電流制限回路
PCT/DE1998/000262 WO1998038738A1 (de) 1997-02-26 1998-01-29 Strombegrenzungsschaltung
KR1019997007702A KR20000075637A (ko) 1997-02-26 1998-01-29 전류 리미터 회로
EP98907873A EP0965169A1 (de) 1997-02-26 1998-01-29 Strombegrenzungsschaltung
US09/845,864 USRE37778E1 (en) 1997-02-26 2001-04-30 Current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19707708A DE19707708C2 (de) 1997-02-26 1997-02-26 Strombegrenzungsschaltung

Publications (2)

Publication Number Publication Date
DE19707708A1 DE19707708A1 (de) 1998-09-03
DE19707708C2 true DE19707708C2 (de) 2002-01-10

Family

ID=7821557

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19707708A Expired - Fee Related DE19707708C2 (de) 1997-02-26 1997-02-26 Strombegrenzungsschaltung

Country Status (6)

Country Link
US (1) USRE37778E1 (de)
EP (1) EP0965169A1 (de)
JP (1) JP2001513281A (de)
KR (1) KR20000075637A (de)
DE (1) DE19707708C2 (de)
WO (1) WO1998038738A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549798B2 (en) 2001-02-07 2003-04-15 Epix Medical, Inc. Magnetic resonance angiography data
DE10130215B4 (de) 2001-06-22 2007-08-30 Hottinger Baldwin Messtechnik Gmbh Meßgrößenaufnehmer mit angeschlossenem Datenspeicher
TWI221406B (en) 2001-07-30 2004-10-01 Epix Medical Inc Systems and methods for targeted magnetic resonance imaging of the vascular system
US7173405B2 (en) * 2003-07-10 2007-02-06 Atmel Corporation Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage
ITTO20030533A1 (it) * 2003-07-10 2005-01-11 Atmel Corp Procedimento e circuito per la limitazione di corrente in
US7489490B2 (en) * 2006-06-07 2009-02-10 International Rectifier Corporation Current limiting MOSFET structure for solid state relays
JP6006913B2 (ja) * 2010-11-19 2016-10-12 ミツミ電機株式会社 電流制限回路及び電源回路
DE102013200764A1 (de) * 2013-01-18 2014-07-24 Robert Bosch Gmbh Schaltung zur Erkennung eines Überstroms
US9465055B2 (en) 2013-09-26 2016-10-11 Infineon Technologies Ag Electronic circuit and method for measuring a load current
FR3091082B1 (fr) * 2018-12-20 2021-12-10 Valeo Equip Electr Moteur système d’interrupteur comprenant un dispositif de limitation de courant
GB2618579A (en) * 2022-05-11 2023-11-15 Dyson Technology Ltd Circuit for limiting current through a conductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429716C1 (de) * 1994-08-22 1996-02-01 Siemens Ag Schaltungsanordnung zur Strombegrenzung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545039A1 (de) * 1985-12-19 1987-07-02 Sgs Halbleiterbauelemente Gmbh Spannungsbegrenzungsschaltung
DE3642618A1 (de) * 1986-12-13 1988-06-23 Philips Patentverwaltung Schaltungsanordnung zur bildung eines begrenzten stromes
JPH05315852A (ja) * 1992-05-12 1993-11-26 Fuji Electric Co Ltd 電流制限回路および電流制限回路用定電圧源
FR2691306B1 (fr) * 1992-05-18 1994-08-12 Sgs Thomson Microelectronics Amplificateur avec limitation de courant de sortie.
JP2635277B2 (ja) * 1992-12-01 1997-07-30 三菱電機株式会社 センサユニット制御システム
US5550462A (en) * 1993-06-29 1996-08-27 Sharp Kabushiki Kaisha Regulated power supply circuit and an emitter follower output current limiting circuit
JP3376668B2 (ja) * 1994-01-21 2003-02-10 株式会社デンソー 二重積分回路
US5519341A (en) * 1994-12-02 1996-05-21 Texas Instruments Incorporated Cross coupled quad comparator for current sensing independent of temperature
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
SG54603A1 (en) * 1996-12-13 1998-11-16 Texas Instruments Inc Current limiting circuit and method that may be shared among different circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429716C1 (de) * 1994-08-22 1996-02-01 Siemens Ag Schaltungsanordnung zur Strombegrenzung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MURARI, B. u.a.: Smart Power ICs, Springer Verlag, 1996, S. 328, 400, 426, ISBN 3-540- 60332-8 *

Also Published As

Publication number Publication date
WO1998038738A1 (de) 1998-09-03
JP2001513281A (ja) 2001-08-28
EP0965169A1 (de) 1999-12-22
USRE37778E1 (en) 2002-07-02
DE19707708A1 (de) 1998-09-03
KR20000075637A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
DE19707708C2 (de) Strombegrenzungsschaltung
DE3836338A1 (de) Temperaturkompensierte stromquellenschaltung mit zwei anschluessen
DE3821396C2 (de) Spannungsregler mit gegen Überspannungen und -ströme geschütztem Leistungstransistor
DE10143032C2 (de) Elektronische Schaltung zum Erzeugen einer Ausgangsspannung mit einer definierten Temperaturabhängigkeit
DE3003123C2 (de)
DE2635218A1 (de) Anordnung zum schutz eines transistors
EP1523703B1 (de) Bandabstands-referenzschaltung
WO1991006839A1 (de) Integrierbare temperatursensorschaltung
DE10053374C2 (de) Bipolarer Komparator
DE10047620B4 (de) Schaltung zum Erzeugen einer Referenzspannung auf einem Halbleiterchip
DE4020187C2 (de)
WO2004019149A1 (de) Schaltung und verfahren zur einstellung des arbeitspunkts einer bgr-schaltung
EP1264396A1 (de) Schaltungsanordnung zur arbeitspunkteinstellung eines hochfrequenztransistors und verstärkerschaltung
DE19604041C1 (de) Schaltungsanordnung zur Erkennung eines durch eine Last fließenden Laststroms
EP0552716B1 (de) Integrierte Transistorschaltung
DE3700296A1 (de) Halbleiter-differenzverstaerker
DE2635574C3 (de) Stromspiegelschaltung
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
DE4223274A1 (de) Treiberschaltung fuer induktive lasten
DE2908741C2 (de) HF-Breitbandverstärker
DE3643869C1 (de) Schaltungsanordnung zur UEberwachung einer Brueckenendstufe
DE102005040072B9 (de) Vorrichtung zum verpolungssicheren Versorgen einer elektronischen Komponente mit einer Zwischenspannung aus einer Versorgungsspannung
EP0990199B1 (de) Reglervorrichtung
EP0575587B1 (de) Schaltungsanordung zur unterspannungserkennung
EP0779702B1 (de) Elektrische Schaltungsanordnung zur Umformung einer Eingangsspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee