EP0965169A1 - Strombegrenzungsschaltung - Google Patents

Strombegrenzungsschaltung

Info

Publication number
EP0965169A1
EP0965169A1 EP98907873A EP98907873A EP0965169A1 EP 0965169 A1 EP0965169 A1 EP 0965169A1 EP 98907873 A EP98907873 A EP 98907873A EP 98907873 A EP98907873 A EP 98907873A EP 0965169 A1 EP0965169 A1 EP 0965169A1
Authority
EP
European Patent Office
Prior art keywords
bipolar transistor
current
base
emitter
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP98907873A
Other languages
English (en)
French (fr)
Inventor
Martin Feldtkeller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of EP0965169A1 publication Critical patent/EP0965169A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the present invention relates to a current limiting circuit for controlled semiconductor power components, and in particular to a current limiting circuit for power transistors.
  • Integrated power circuits require effective protection against current overloading of their outputs in order to prevent thermal destruction in the event of a possible short circuit.
  • the current limiting circuit loads the drive signal of the power transistor to such an extent that the output current of the power transistor, which can be determined from the drive signal via the output characteristic field, remains below an allowable limit value.
  • the object of the present invention is to provide a current limiting circuit which is simple to implement and functions largely independently of its voltage supply.
  • a detection resistor which is connected in series with the main current path of the controlled semiconductor power component, for generating a voltage drop reflecting the current through the controlled semiconductor power component; and a current mirror circuit device with:
  • a second current source device for generating a second current between the control potential of the control connection of the semiconductor power component and a third reference potential
  • a power source coupling circuit for coupling the first and second current source means at ⁇ talking on the voltage drop of Er chargedswi ⁇ DERS tandes so that, when the voltage drop is greater than a predetermined value, the second current is increased for decreasing the control potential to the power limit by the semiconductor power device.
  • the first current source device contains a first and a second bipolar transistor, which are connected in such a way that their collector currents are proportional to one another;
  • the second current source device contains a third and a fourth bipolar transistor, the third bipolar transistor receiving an embossed current at its emitter which is proportional to the collector current of the fourth bipolar transistor; and contains the emitter-base voltage of the fourth bipolar transistor as voltage components, the voltage drop across the detection resistor, the emitter-base voltage of the second and third bipolar transistors with a positive sign and the emitter-base voltage of the first bipolar transistor with a negative sign.
  • At least one of the four bipolar transistors has an emitter area which differs from the other bipolar transistors.
  • the emitter-base voltage of the fourth bipolar transistor contains further constant voltage components, the amounts of which result from the difference between the emitter-base voltages of other bipolar transistors operated with different emitter current densities.
  • the current mirror circuit device has:
  • a first and a second bipolar transistor which are connected together with a current source in series between the first reference potential and a connection of the detection resistor connected to the source connection of the semiconductor power component;
  • the first bipolar transistor being connected together at its collector and its base and the first and third bipolar transistors being connected together at their base;
  • the base of the second bipolar transistor being connected to a node located between the emitter of the third and the collector of the fourth bipolar transistor; and wherein the base of the fourth bipolar transistor is connected to a node located between the emitter of the first and the collector of the second bipolar transistor.
  • the current mirror circuit device has:
  • a first and a second bipolar transistor which are connected together with a current source m series between the first reference potential and a connection of the detection resistor connected to the source connection of the semiconductor power component;
  • the first bipolar transistor being connected together at its collector and its base and the first and third bipolar transistors being connected together at their base;
  • the base of the second bipolar transistor is connected to a node located between the emitter of the fifth bipolar transistor and the corresponding current source and the base of the fifth bipolar transistor is connected to a node located between the emitter of the third and the collector of the fourth bipolar transistor; and wherein the base of the fourth bipolar transistor is connected to a node located between the emitter of the sixth bipolar transistor and the corresponding current source and the base of the sixth bipolar transistor is connected to a node located between the emitter of the first and the collector of the second bipolar transistor.
  • the current sources of the fifth and sixth bipolar transistors are each a resistor.
  • the current sources of the fifth and sixth bipolar transistors are each an NMOS transistor.
  • the common gate potential of the NMOS transistors is the potential of the common base connection of the first and third bipolar transistors.
  • the current mirror circuit device has:
  • a first current mirror consisting of a first and a second PNP bipolar transistor, the emitters of which are each connected to the drive potential of the semiconductor power component;
  • a second current mirror consisting of a third and a fourth PNP bipolar transistor, the emitter of which is connected to the drive potential of the semiconductor power component;
  • a third current mirror consisting of a first and a second MOS transistor, the source of which is in each case connected to that with a reference potential;
  • a fourth current mirror consisting of a third and a fourth MOS transistor, the source of which is in each case connected to the reference potential;
  • the emitter of the first NPN bipolar transistor is connected to the base of the fourth NPN bipolar transistor and the emitter of the third NPN bipolar transistor is connected to the base of the second NPN bipolar transistor;
  • a fifth MOS transistor and a sixth MOS transistor, the m series between the reference potential of the fourth current mirror and connected to a supply potential terminal of the semiconductor power device ge ⁇ are on;
  • gate of the fifth MOS transistor is connected to the collector of the third PNP bipolar transistor and the gate of the sixth MOS transistor is connected to the drive potential of the semiconductor power component;
  • This variant is particularly suitable for highside switches.
  • FIG. 1 is a schematic diagram of the current limiting circuit according to the invention.
  • FIG. 2 shows a circuit diagram of a first preferred embodiment of the current limiting circuit according to the invention
  • FIG. 3 shows a circuit diagram of a second preferred embodiment of the current limiting circuit according to the invention
  • 4 shows a circuit diagram of a third preferred embodiment of the current limiting circuit according to the invention.
  • Fig. 5 is a circuit diagram of a conventional reference current source circuit as a starting point for the present invention.
  • the current limiting circuit according to the invention is based on a conventional reference current source circuit, which is shown in FIG. 5.
  • reference numerals 51, 52, 53 and 54 denote NPN bipolar transistors, the transistors 52 and 54 as well as 51 and 53 [each being connected in series and defining first and second main current paths 501 and 502, respectively.
  • the first main current path 501 lies between the positive battery potential V B and the negative battery potential (ground) and contains a constant current source 56.
  • the emitter areas of the transistors 52 and 51 are in the ratio m: l, the emitter areas of the transistors 54 and 53 in the ratio l: n. If all base currents are neglected, the collector currents of transistors 54 and 52 are the same, as are the collector currents of transistors 53 and 51.
  • the difference between the emitter potentials U R is at the same time the voltage drop U R across the resistor 55, which is also in the current path 502.
  • the resistance value of the resistor 55 thus determines the current I ref that can be taken off at the OUTPUT regardless of the current of the current source 56.
  • Fig. 1 shows an outline of the current limiting circuit according to the invention.
  • the current limiting circuit for controlled semiconductor power components shown in FIG. 1 is provided for a MOS power transistor 60.
  • Reference numeral 20 denotes a detection resistor, which is connected in series with the main current path of the MOS power transistor 60, for generating a voltage drop reflecting the current through the MOS power transistor 60.
  • a current mirror circuit device 30 comprises a first current source device 31 for generating a first current between a first and a second reference potential, here the positive battery voltage V B and and the negative battery voltage (ground), and through the detection resistor 20.
  • the current mirror circuit 30 comprises a second current source device 32 for generating one second current between the control potential V c of the control connection of the MOS power transistor 60 and a third reference potential (here ground).
  • a current source coupling circuit 33 for coupling the first and second current source devices 31, 32 in response to the voltage drop of the detection resistor, which functions so that when the voltage drop is larger than a predetermined value, the second current to Lowering the control potential is increased to limit the current through the semiconductor power device.
  • FIG. 2 shows a circuit diagram of a first preferred embodiment of the current limiting circuit according to the invention.
  • reference numerals 51 ', 52', 53 'and 54' denote NPN bipolar transistors, the transistors 52 'and 54' and 51 'and 53' are each connected in series and have a first and second main current path 501 'and 502 'define.
  • the first main current path 501 ' lies between the positive battery potential V B and the negative battery potential (ground) and contains a constant current source 56' and the resistor 55 '.
  • the second main current path 502 'lies between the control terminal (gate) of a MOS power transistor 60 and the negative battery potential (ground).
  • the drive signal source which supplies the drive potential V G , is loaded by it with a current I A.
  • the emitter areas of the transistors 52 'and 51' are in the ratio l: m, the emitter areas of the transistors 54 'and 53' in the ratio n: l. If the mesh equations valid for this circuit are applied analogously to the current source circuit according to FIG. 5 already described, the difference between the emitter potentials of the transistors 54 'and 53' results
  • the difference between the emitter voltages is impressed on the detection resistor 55 'as the voltage drop U R '.
  • This property exploits the invention to implement accurate and delay free current limitation by using the current of path 502 'to reduce the drive potential of the semiconductor power switch.
  • Resistor 55 ' which is connected between transistor 54' and ground, is still in series with the main current path of controlled MOS power transistor 60 and generates a current that flows through it
  • the first embodiment shown in FIG. 2 differs from the reference current source circuit shown in FIG. 5 in that instead of the resistor 55 according to FIG. 5, the resistor 55 'is provided as a shunt resistor, through which the load current flows. Because of its order of magnitude lower resistance, it acts as a load source dependent voltage source. In addition, the emitter ratios are interchanged with those of FIG. 5.
  • the output current I A which flows in the second current path 502 ' is significantly smaller than the input current which flows in the first current path 501' when the voltage drop U R 'across the resistor 55 'is less than ln (mn) kT / e.
  • the output current I A flowing in the second current path 502 ' is much larger than the input current flowing in the first current path 501' when the voltage drop across the resistor 55 'is greater than ln (mn) kT / e
  • the output current increases by several decades within a change in the voltage drop of a few millivolts.
  • Fig. 3 shows a circuit diagram of a second preferred embodiment of the current limiting circuit according to the invention.
  • This second preferred embodiment is an extension of the first embodiment shown in FIG. 2 and additionally contains the NPN bipolar transistors 59 'and 60' and the current sources 57 'and 58'.
  • the base of the second transistor 54 ' is not connected to the node lying between the emitter of the third transistor 51' and the collector of the fourth transistor 53 'as in the first embodiment, but there is a further current conversion stage consisting of transistor 60 'and current source 58'.
  • the base of the fourth transistor 54 ' is not connected to the node lying between the emitter of the first transistor 52' and the collector of the second transistor 54 'as in the first embodiment, but there is a further current translation stage in between from transistor 59 'and current source 57'.
  • the emitter area ratio between the current translation stage, consisting of the transistor 60 'and the current source 58', and the current translation stage, consisting of the transistor 59 'and the current source 57' is 1: 1, the ratio of the current sources 58 'and 57 'generated currents l: k.
  • the circuit shown in FIG. 3 according to the second preferred embodiment of the present invention enables an even steeper increase in the output current I A in the region of the voltage drop with the value In (mnk 1) kT / e, because the two current conversion stages carry a third and fourth stage Factor m the logarithm, which enables a larger voltage drop U R 'across resistor 55'.
  • the relative accuracy of the circuit can thus be continuously increased by further current conversion stages.
  • the current sources 58 'and 57' with the emitter ratio 1: k can be designed as resistors, but preferably as NMOS transistors, the common base connection of transistors 52 'and 51' being the question as the common gate potential of these NMOS transistors .
  • FIG. 4 shows a circuit diagram of a third preferred embodiment of the current limiting circuit according to the invention.
  • first and second embodiments described above are preferably used for a low-side switch
  • third embodiment explained below relates specifically to a high-side switch.
  • Power transistor 60 may be connected.
  • the third embodiment of the present invention shown in FIG. 4 fulfills these requirements.
  • reference numerals 61, 62, 63 and 64 denote NPN bipolar transistors and reference numerals 65, 66, 67 and 68 denote PNP bipolar transistors.
  • reference numerals 71, 72, 73 and 74 and 76 and 78 denote MOS transistors.
  • Reference numeral 75 stands for a diode
  • V D denotes the dram supply potential
  • V G the gate drive potential of the MOS power transistor 60.
  • a first current mirror consists of the first and the second PNP bipolar transistors 65, 67, the emitters of which are each connected to the drive potential of the semiconductor power component 60.
  • a second current mirror consists of the third and fourth PNP bipolar transistors 66, 68, the emitters of which are each connected to the drive potential of the semiconductor power component 60.
  • a third current mirror consists of the first and second MOS transistors 71, 73, the sources of which are each connected to a reference potential, expediently to the connection of the detection resistor 55 ′ which is connected to the load output connection.
  • a fourth current mirror consists of the third and fourth MOS transistors 72, 74, the sources of which are each one Reference potential, expediently connected to the connection of the detection resistor 55 'connected to the load output connection.
  • the emitter of the first NPN bipolar transistor 62 is connected to the drain of the third MOS transistor 72.
  • the second NPN bipolar transistor 64 is connected between the collector of the fourth PNP bipolar transistor 68 and the connection of the detection resistor 55 ′ connected to the semiconductor power component 60.
  • the emitter of the third NPN bipolar transistor 61 is connected to the drain of the second MOS transistor 73.
  • the fourth NPN bipolar transistor 63 is connected between the collector of the first PNP bipolar transistor 65 and the terminal of the detection resistor 55 'connected to the load output terminal.
  • the base connections of the first and third NPN bipolar transistors 62, 61 are connected together, and the collector connections of the first and third NPN bipolar transistors 62, 61 are connected to the drive potential V G of the semiconductor power component 60 via a 75 m flow direction diode.
  • the emitter of the first NPN bipolar transistor 62 is connected to the base of the fourth NPN bipolar transistor 63, and the emitter of the third NPN bipolar transistor 61 is connected to the base of the second NPN bipolar transistor 64.
  • the fifth MOS transistor 76 and the sixth MOS transistor 78 are in a row between the reference potential, that is to say the connection of the detection terminal connected to the load output connection. Resistor 55 ', and the connection of the semiconductor power component 60 connected to a supply potential V D.
  • the gate of the fifth MOS transistor 76 is connected to the collector of the third PNP bipolar transistor 66 and the gate of the sixth MOS transistor 78 is connected to the drive potential of the semiconductor power component 60.
  • a node between the fifth and sixth MOS transistors 76, 78 is connected to the common base of the first and third NPN transistors 62, 61.
  • the four NPN bipolar transistors 61, 62, 63 and 64 are no longer connected in pairs in series, but rather the respective two current mirrors, which consist of PNP bipolar transistors 65, 66, 67 and 68 and MOS Transistors 71, 72, 73 and 74 are constructed, take the collector current of the lower NPN bipolar transistor 63, 64 and feed it back into the upper NPN bipolar transistor 61, 62.
  • the present invention is not limited to the embodiments described above.
  • additional current mirrors with a corresponding current ratio can be inserted into the circuit to increase the sensitivity.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Strombegrenzungsschaltung für gesteuerte Halbleiter-Leistungsbauelemente (60), und insbesondere eine Strombegrenzungsschaltung für Leistungstransistoren, welche unabhängig von ihrer Spannungsversorgung ist. Dies wird durch eine Strombegrenzungsschaltung für gesteuerte Halbleiter-Leistungsbauelemente (60), und insbesondere für Leistungstransistoren, erreicht mit einem Erfassungswiderstand (20), welcher in Reihe mit dem Hauptstrompfad des gesteuerten Halbleiter-Leistungsbauelements (60) geschaltet ist, zum Erzeugen eines den Strom durch das gesteuerte Halbleiter-Leistungsbauelement (60) wiedergebenden Spannungsabfalls und mit einer Stromspiegel-Schaltungseinrichtung (30) mit einer ersten Stromquelleneinrichtung (31) zum Erzeugen eines ersten Stroms zwischen einem ersten und einem zweiten Bezugspotential, einer zweiten Stromquelleneinrichtung (32) zum Erzeugen eines zweiten Stromes zwischen dem Steuerpotential des Steueranschlusses des Halbleiter-Leistungsbauelements und einem dritten Bezugspotential; und einer Stromquellen-Kopplungsschaltung (33) zum Koppeln der ersten und zweiten Stromquelleneinrichtung (31, 32) ansprechend auf den Spannungsabfall des Erfassungswiderstandes, so daß, wenn der Spannungsabfall größer als ein vorbestimmter Wert ist, der zweite Strom zur Erniedrigung des Steuerpotentials erhöht wird, um den Strom durch das Halbleiter-Leistungsbauelement (60) zu begrenzen.

Description

Beschreibung
StrombegrenzungsSchaltung
Die vorliegende Erfindung betrifft eine Strombegrenzungsschaltung für gesteuerte Halbleiter-Leistungsbauelemente, und insbesondere eine Strombegrenzungsschaltung für Leistungstransistoren .
Integrierte Leistungsschaltungen benotigen einen wirksamen Schutz gegen eine Stromuberlastung ihrer Ausgange, um im Fall eines möglichen Kurzschlusses eine thermische Zerstörung zu verhindern.
Obwohl prinzipiell für alle gesteuerten Halbleiter-Leistungs- bauelemente anwendbar, werden die vorliegende Erfindung und die ihr zugrundeliegende Problematik anhand von Leistungs-ICs m Mischtechnologie, welche neben MOS-Leistungstransistoren auch bipolare Bauelemente und CMOS-Bauelemente zur Verfugung stellen, erläutert.
Das übliche Grundprinzip für eine solche Strombegrenzungsschaltung besteht darin, daß der Gesamtstrom, welcher durch den Leistungstransistor fließt, oder über das Sensezellenprinzip ein Teil dieses Gesamtstroms einen Spannungsabfall an einem Widerstand (auch als Shuntwiderstand bezeichnet) erzeugt .
Falls der Spannungsabfall einen vorgegebenen Maximalwert überschreitet, belastet die Strombegrenzungsschaltung das An- steuersignal des Leistungstransistors so stark, daß der Ausgangsstrom des Leistungstransistors, welcher sich aus dem An- steuersignal über das Ausgangskennlinienfeld bestimmen laßt, unter einem zulassigen Grenzwert bleibt. Zur schaltungstechnischen Realisierung dieses Grundprinzips gibt es im Stand der Technik eine Reihe von Ansätzen.
Allgemein unterscheidet man zwischen Stromregelungs- Begrenzungsschaltungen und Spannungsregelungs-Begrenzungs- schaltungen.
Stromregelungs-Begrenzungsschaltungen benotigen m der Regel ein Filter zur Maskierung von Einschaltspitzen. Spannungsre- gelungs-Begrenzungsschaltungen benotigen Temperaturkompensa- tionsschaltungen. Weiterhin erfordern die bekannten Schaltungen beider Schaltungstypen wiederum selbst eine aufwendige Schutzbeschaltung für den Kurzschlußfall.
Beispiele dieses Standes der Technik finden sich m B. Mura- π, F. Bertotti und G. A. Vignola, „Smart Power ICs - Techo- logies and Applications", S. 328, 400, 426, Springer Verlag, Berlin - Heidelberg - New York, 1996.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Strombegrenzungsschaltung anzugeben, welche einfach realisierbar ist und weitgehend unabhängig von ihrer Spannungsversorgung funktioniert.
Erfmdungsgemaß wird diese Aufgabe durch den Gegenstand des Anspruches 1 gelost, also durch eine Strombegrenzungsschal- tung für gesteuerte Halbleiter-Leistungsbauelemente, und insbesondere für Leistungstransistoren, mit:
einem Erfassungswiderstand, welcher m Reihe mit dem Hauptstrompfad des gesteuerten Halbleiter-Leistungs- bauelements geschaltet ist, zum Erzeugen eines den Strom durch das gesteuerte Halbleiter-Leistungsbauelement wiedergebenden Spannungsabfalls; und einer Stromspiegel-Schaltungsemrichtung mit:
a) einer ersten Stromquelleneinrichtung zum Erzeugen eines ersten Stroms zwischen einem ersten und einem zweiten Bezugspotential;
b) einer zweiten Stromquelleneinrichtung zum Erzeugen eines zweiten Stromes zwischen dem Steuerpotential des Steueranschlusses des Halbleiter-Leistungs- bauelements und einem dritten Bezugspotential; und
c) einer Stromquellen-Kopplungsschaltung zum Koppeln der ersten und zweiten Stromquelleneinrichtung an¬ sprechend auf den Spannungsabfall des Erfassungswi¬ derstandes, so daß, wenn der Spannungsabfall großer als ein vorbestimmter Wert ist, der zweite Strom zur Erniedrigung des Steuerpotentials erhöht wird, um den Strom durch das Halbleiter- Leistungsbauelement zu begrenzen.
Bevorzugte Weiterbildungen sind m den Unteranspruchen ange¬ geben.
Gemäß einer bevorzugten Weiterbildung enthalt die erste Stromquelleneinrichtung einen ersten und einen zweiten Bipolartransistor, die so verschaltet sind, daß sich deren Kollektorstrome proportional zueinander verhalten; enthalt die zweite Stromquelleneinrichtung einen dritten und einen vierten Bipolartransistor, wobei der dritte Bipolartransistor an seinem Emitter einen Strom eingeprägt erhalt, der zu dem Kollektorstrom des vierten Bipolartransistors proportional ist; und enthalt die Emitter-Basis-Spannung des vierten Bipolartransistors als Spannungsanteile den Spannungsabfall am Erfassungswiderstand, die Emitter-Basis-Spannung des zweiten und dritten Bipolartransistors mit positivem Vorzeichen und die Emitter-Basis-Spannung des ersten Bipolartransistors mit negativem Vorzeichen.
Gemäß einer weiteren bevorzugten Ausführungsform weist mindestens einer der vier Bipolartransistoren eine von den anderen Bipolartransistoren abweichende Emitterfläche auf.
Gemäß einer weiteren bevorzugten Ausführungsform enthält die Emitter-Basis-Spannung des vierten Bipolartransistors weitere konstante Spannungsanteile, deren Beträge sich aus der Differenz der Emitter-Basis-Spannungen weiterer mit unterschiedlicher Emitterstromdichte betriebener Bipolartransistoren ergeben.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Stromspiegel-Schaltungseinrichtung auf :
einen ersten und einen zweiten Bipolartransistor, welche zusammen mit einer Stromquelle in Reihe zwischen das erste Bezugspotential und einen mit dem Sourceanschluß des Halbleiter-Leistungsbauelements verbundenen Anschluß des Erfassungswiderstandes geschaltet sind;
einen dritten und einen vierten Bipolartransistor, welche in Reihe zwischen das Ansteuerpotential und das dritte Bezugspotential geschaltet sind;
wobei der erste Bipolartransistor an seinem Kollektor und seiner Basis zusammengeschlossen ist und der erste und der dritte Bipolartransistors an ihrer Basis zusammengeschlossen sind;
wobei die Basis des zweiten Bipolartransistors mit einem zwischen dem Emitter des dritten und dem Kollektor des vierten Bipolartransistors liegenden Knoten verbunden ist; und wobei die Basis des vierten Bipolartransistors mit einem zwischen dem Emitter des ersten und dem Kollektor des zweiten Bipolartransistor liegenden Knoten verbunden ist.
Gemäß einer weiteren bevorzugten Weiterbildung weist die Stromspiegel-Schaltungsemrichtung auf :
einen ersten und einen zweiten Bipolartransistor, welche zusammen mit einer Stromquelle m Reihe zwischen das erste Bezugspotential und einen mit dem Sourceanschluß des Halblei- ter-Leistungsbauelements verbundenen Anschluß des Erfassungswiderstandes geschaltet sind;
einen dritten und einen vierten Bipolartransistor, welche m Reihe zwischen das Ansteuerpotential und das dritte Bezugspotential geschaltet sind;
wobei der erste Bipolartransistor an seinem Kollektor und seiner Basis zusammengeschlossen ist und der erste und der dritte Bipolartransistor an ihrer Basis zusammengeschlossen sind;
einen fünften und einen sechsten Bipolartransistor, welche jeweils m Reihe mit einer zugehörigen Stromquelle zwischen das erste und das zweite Bezugspotential geschaltet sind;
wobei die Basis des zweiten Bipolartransistors mit einem zwischen dem Emitter des fünften Bipolartransistors und der entsprechenden Stromquelle liegenden Knoten verbunden ist und die Basis des fünften Bipolartransistors mit einem zwischen dem Emitter des dritten und dem Kollektor des vierten Bipolartransistors liegenden Knoten verbunden ist; und wobei die Basis des vierten Bipolartransistors mit einem zwischen dem Emitter des sechsten Bipolartransistors und der entsprechenden Stromquelle liegenden Knoten verbunden ist und die Basis des sechsten Bipolartransistors mit einem zwischen dem Emitter des ersten und dem Kollektor des zweiten Bipolartransistors liegenden Knoten verbunden ist.
Bei dieser Variante ist die Empfindlichkeit der erfindungsgemäßen Strombegrenzungsschaltung erhöht.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Stromquellen des fünften und sechsten Bipolartransistors jeweils ein Widerstand.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Stromquellen des fünften und sechsten Bipolartransistors jeweils ein NMOS-Transistor .
Gemäß einer weiteren bevorzugten Weiterbildung ist das gemeinsame Gatepotential der NMOS-Transistoren das Potential des gemeinsamen Basisanschlusses des ersten und dritten Bipolartransistors .
Gemäß einer bevorzugten Weiterbildung weist die Stromspiegel- Schaltungseinrichtung auf:
einen ersten Stromspiegel bestehend aus einem ersten und einem zweiten PNP-Bipolartransistor, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements verbunden ist;
einen zweiten Stromspiegel bestehend aus einem dritten und einem vierten PNP-Bipolartransistor, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter- Leistungsbauelements verbunden ist; einen dritten Stromspiegel bestehend aus einem ersten und einem zweiten MOS-Transistor, deren Source jeweils mit dem mit einem Bezugspotential verbunden ist;
einen vierten Stromspiegel bestehend aus einem dritten und einem vierten MOS-Transistor, deren Source jeweils mit dem Bezugspotential verbunden ist;
einen ersten NPN-Bipolartransistor, dessen Emitter mit dem Drain des dritten MOS-Transistors verbunden ist;
einen zweiten NPN-Bipolartransistor, der zwischen den Kollektor des vierten PNP-Bipolartransistors und den mit dem Halbleiter-Leistungsbauelement verbundenen Anschluß des Erfassungswiderstands geschaltet ist;
einen dritten NPN-Bipolartransistor, dessen Emitter mit dem Drain des zweiten MOS-Transistors verbunden ist;
einen vierten NPN-Bipolartransistor, der zwischen den Kollektor des ersten PNP-Bipolartransistors und den mit dem Last-ausgangsanschluß verbundenen Anschluß des Erfassungswi- derstands geschaltet ist;
wobei die Basisanschlüsse des ersten und dritten NPN- Bipolartransistors zusammengeschlossen sind und die Kollektoranschlüsse des ersten und dritten NPN-Bipolartransistors über eine Diode in Flußrichtung mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements verbunden sind;
wobei der Emitter der ersten NPN-Bipolartransistors mit der Basis des vierten NPN-Bipolartransistors verbunden ist und der Emitter der dritten NPN-Bipolartransistors mit der Basis des zweiten NPN-Bipolartransistors verbunden ist; einen fünften MOS-Transistor und einen sechsten MOS- Transistor, die m Reihe zwischen das Bezugspotential des vierten Stromspiegels und den mit einem Versorgungspotential verbundenen Anschluß des Halbleiter-Leistungsbauelements ge¬ schaltet sind;
wobei das Gate des fünften MOS-Transistors mit dem Kollektor des dritten PNP-Bipolartransistors und das Gate des sechsten MOS-Transistors mit dem Ansteuerpotential des Halb- leiter-Leistungsbauelements verbunden ist; und
wobei ein Knoten zwischen dem fünften und dem sechsten MOS-Transistor mit der gemeinsamen Basis des ersten und dritten NPN-Bipolartransistors verbunden ist.
Diese Variante eignet sich insbesondere für Highside- Schalter .
Nachstehend wird die vorliegende Erfindung anhand von Ausfuh- rungsbeipielen unter Bezugnahme auf die begleitenden Zeichnungen erläutert.
Es zeigen:
Fig. 1 eine Pπnzipdarstellung der erfmdungsgemaßen StrombegrenzungsSchaltung;
Fig. 2 ein Schaltbild einer ersten bevorzugten Ausfuhrungsform der erfmdungsgemaßen Strombegrenzungsschaltung;
Fig. 3 ein Schaltbild einer zweiten bevorzugten Ausfuhrungsform der erfmdungsgemaßen Strombegrenzungsschaltung; Fig. 4 ein Schaltbild einer dritten bevorzugten Ausfuhrungsform der erfmdungsgemaßen Strombegrenzungsschaltung; und
Fig. 5 ein Schaltbild einer üblichen Referenzstromquellenschaltung als Ausgangspunkt für die vorliegende Erfindung .
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Die erfmdungsgemaße Strombegrenzungsschaltung geht von einer üblichen Referenzstromquellenschaltung aus, welche m Fig. 5 dargestellt ist.
In Fig. 5 bezeichnen die Bezugszeichen 51, 52, 53 und 54 NPN- Bipolartransistoren, wobei die Transistoren 52 und 54 sowie 51 und 53 [jeweils m Reihe geschaltet sind und einen ersten und zweiten Hauptstrompfad 501 bzw. 502 definieren.
Der erste Hauptstrompfad 501 liegt zwischen dem positiven Batteriepotential VB und dem negativen Batteriepotential (Masse) und enthalt eine Konstantstromquelle 56.
Die Emitterflachen der Transistoren 52 und 51 stehen im Verhältnis m:l, die Emitterflachen der Transistoren 54 und 53 im Verhältnis l:n. Vernachlässigt man alle Basisstrome, so sind die Kollektorstrome der Transistoren 54 und 52 gleich, sowie die Kollektorstrome der Transistoren 53 und 51.
Aus der Kreuzkopplung der Transistoren 54 und 53 ergibt sich zusammen mit der für Bipolartransistoren typischen exponenti- ellen Abhängigkeit des Kollektorstroms von der Emitter-Basis- Spannung eine Differenz der Emitterpotentiale der Transistoren 53 und 54 von
UR = In (m n) kT/e
unabhängig vom Verhältnis der Strome m den Pfaden 501 und 502.
Die Differenz der Emitterpotentiale UR ist gleichzeitig der Spannungsabfall UR am Widerstand 55, der ebenfalls im Strompfad 502 liegt. Der Widerstandswert des Widerstands 55 bestimmt somit den am AUSGANG abnehmbaren Strom Iref unabhängig vom Strom der Stromquelle 56.
Fig. 1 zeigt eine Prmzipdarstellung der erfmdungsgemaßen StrombegrenzungsSchaltung.
Die m Fig. 1 dargestellte erfmdungsgemaße Strombegrenzungs- schaltung für gesteuerte Halbleiter-Leistungsbauelemente ist für einen MOS-Leistungstransistor 60 vorgesehen.
Bezugszeichen 20 bezeichnet einem Erfassungswiderstand, welcher m Reihe mit dem Hauptstrompfad des MOS- Leistungstransistors 60 geschaltet ist, zum Erzeugen eines den Strom durch den MOS-Leistungstransistor 60 wiedergebenden Spannungsabfalls .
Eine Stromspiegel-Schaltungsemrichtung 30 umfaßt eine erste Stromquelleneinrichtung 31 zum Erzeugen eines ersten Stroms zwischen einem ersten und einem zweiten Bezugspotential, hier der positiven Batteriespannung VB und und der negativen Batteriespannung (Masse), und durch den Erfassungswiderstand 20.
Weiterhin umfaßt die Stromspiegel-Schaltungsemπchtung 30 eine zweite Stromquelleneinrichtung 32 zum Erzeugen eines zweiten Stromes zwischen dem Steuerpotential Vc des Steueranschlusses des MOS-Leistungstransistors 60 und einem dritten Bezugspotential (hier Masse) .
Schließlich ist m der Stromspiegel-Schaltungsemrichtung 30 eine Stromquellen-Kopplungsschaltung 33 zum Koppeln der ersten und zweiten Stromquelleneinrichtung 31, 32 ansprechend auf den Spannungsabfall des Erfassungswiderstandes vorgesehen, welche so funktioniert daß, wenn der Spannungsabfall großer als ein vorbestimmter Wert ist, der zweite Strom zur Erniedrigung des Steuerpotentials erhöht wird, um den Strom durch das Halbleiter-Leistungsbauelement zu begrenzen.
Fig. 2 zeigt ein Schaltbild einer ersten bevorzugten Ausfuhrungsform der erfmdungsgemaßen Strombegrenzungsschaltung .
In Fig. 2 bezeichnen die Bezugszeichen 51', 52', 53' und 54' NPN-Bipolartransistoren, wobei die Transistoren 52' und 54' sowie 51' und 53' jeweils m Reihe geschaltet sind und einen ersten und zweiten Hauptstrompfad 501' bzw. 502' definieren.
Der erste Hauptstrompfad 501' liegt zwischen dem positiven Batteriepotential VB und dem negativen Batteriepotential (Masse) und enthalt eine Konstantstromquelle 56' sowie den Widerstand 55' .
Der zweite Hauptstrompfad 502' liegt zwischen dem Steueranschluß (Gate) eines MOS-Leistungstransistors 60 und dem negativen Batteriepotential (Masse) . Durch ihn wird die Ansteuersignalquelle, welche das Ansteuerpotential VG liefert, mit einem Strom IA belastet.
Die Emitterflachen der Transistoren 52' und 51' stehen im Verhältnis l:m, die Emitterflachen der Transistoren 54' und 53' im Verhältnis n:l. Wendet man die für diese Schaltung gültigen Maschengleichun- gen analog wie bei der bereits beschriebenen Stromquellenschaltung nach Fig. 5 an, so ergibt sich f r die Differenz der Emitterpotentiale der Transistoren 54' und 53'
UR' = ln(m n) kT/e
unabhängig vom Verhältnis der Strome m den Pfaden 501' und 502' .
Die Differenz der Emitterspannungen wird als Spannungsabfall UR' an den Erfassungswiderstand 55' eingeprägt.
Ist der Spannungsabfall an UR' ungleich ln(mn) kT/e, so können die Strome m den Pfaden 501' und 502' so weit voneinander abweichen, bis die Basisstrome nicht mehr vernachlassig- bar sind.
Ist UR' kleiner als ln(mn) kT/e, so nimmt der Strom im Zweig 502' einen um eine bis zwei Größenordnungen kleineren Wert an als der vorgegebene Strom im Zweig 501' .
Steigt die Spannung UR' über In (m n) kT/e an, so steigt der Strom im Pfad 502' innerhalb weniger Millivolt Spannungsande- rung um mehrere Dekaden an.
Diese Eigenschaft nutzt die Erfindung aus, um eine genaue und verzogerungsfreie Strombegrenzung zu realisieren, indem der Strom des Pfades 502' dazu benutzt wird, das Ansteuerpotential des Halbleiter-Leistungsschalters zu vermindern.
Der Widerstand 55' , der zwischen den Transistor 54' und Masse geschaltet ist, liegt weiterhin m Reihe mit dem Hauptstrompfad des gesteuerten MOS-Leistungstransistors 60 und erzeugt einen den dadurch fließenden Strom wiedergebenden
Spannungsabfall .
Die m Fig. 2 gezeigte erste Ausfuhrungsform unterscheidet sich von der m Fig. 5 gezeigten Referenzstromquellenschaltung dadurch, daß anstelle des Widerstandes 55 gemäß Fig. 5 der Widerstand 55' als Shuntwiderstand vorgesehen ist, der vom Laststrom durchflössen wird. Er wirkt wegen seines um Größenordnungen niedrigeren Widerstandswerts wie eine last- stro abhangige Spannungsquelle. Außerdem sind die Emitterverhaltnisse gegenüber den enigen von Fig. 5 vertauscht.
Aufgrund der internen Kopplung der beiden Strompfade 501' und 502' ist der Ausgangsstrom IA, der im zweiten Strompfad 502' fließt, wesentlich kleiner als der Eingangsstrom, der im ersten Strompfad 501' fließt, wenn der Spannungsabfall UR' an dem Widerstand 55' kleiner als ln(mn) kT/e ist.
Andererseits ist der Ausgangsstrom IA, der im zweiten Strompfad 502' fließt, wesentlich großer als der Eingangsstrom, der im ersten Strompfad 501' fließt, wenn der Spannungsabfall an dem Widerstand 55' großer als ln(mn) kT/e
Im Bereich des Spannungsabfalls mit dem Wert ln(rtιn) kT/e steigt der Ausgangsstrom innerhalb einer Änderung des Spannungsabfalls von einigen wenigen Millivolt um mehrere Dekaden an.
So kann man die gewünschte Strombegrenzung dadurch erreichen, daß man den Eingangsstrom großenordnungsmaßig richtig wählt und den Ausgangsstrom IA vom Steueranschluß des MOS- Leistungstransistors 60 abzweigt. Fig. 3 zeigt ein Schaltbild einer zweiten bevorzugten Ausfuhrungsform der erf dungsgemaßen Strombegrenzungsschaltung.
Diese zweite bevorzugte Ausfuhrungsform ist eine Erweiterung der m Fig. 2 gezeigten ersten Ausfuhrungsform und enthalt zusatzlich die NPN-Bipolartransistoren 59' und 60' sowie die Stromquellen 57' und 58' .
Diese zusatzlichen Bauelemente dienen zu einer modifizierten Kopplung des ersten und zweiten Strompfades 501' bzw. 502'.
Insbesondere ist bei dieser zweiten Ausfuhrungsform die Basis des zweiten Transistors 54' nicht wie bei der ersten Ausfuhrungsform mit dem zwischen dem Emitter des dritten Transistors 51' und dem Kollektor des vierten Transistors 53' liegenden Knoten verbunden, sondern dazwischen liegt eine weitere Stromubersetzungsstufe, bestehend aus dem Transistor 60' und der Stromquelle 58' .
Analog ist bei dieser zweiten Ausfuhrungsform die Basis des vierten Transistors 54' nicht wie bei der ersten Ausfuhrungsform mit dem zwischen dem Emitter des ersten Transistors 52' und dem Kollektor des zweiten Transistors 54' liegenden Knoten verbunden, sondern dazwischen liegt noch eine weitere Stromubersetzungssufe, bestehend aus dem Transistor 59' und der Stromquelle 57'.
Das Emitterflachenverhaltnis zwischen der Stromubersetzungs- stufe, bestehend aus dem Transistor 60' und der Stromquelle 58', und der Stromubersetzungssufe, bestehend aus dem Transistor 59' und der Stromquelle 57' betragt 1:1, wobei das Verhältnis der durch die Stromquellen 58' und 57' erzeugten Strome l:k betragt. Die m Fig. 3 gezeigte Schaltung gemäß der zweiten bevorzugten Ausfuhrungs form der vorliegenden Erfindung ermöglicht einen noch steileren Anstieg des Ausgangsstroms IA im Bereich des Spannungsabfalls mit dem Wert In (m n k 1) kT/e, denn die beiden Stromubersetzungsstufen fuhren einen dritten und vierten Faktor m den Logarithmus ein, was einen größeren Spannungsabfall UR' am Widerstand 55' ermöglicht.
Durch weitere Stromubersetzungsstufen ist also die relative Genauigkeit der Schaltung kontinuierlich erhohbar.
Die Stromquellen 58' und 57' mit dem Emitterverhaltnis l:k können im einfachsten Fall als Widerstände, bevorzugterweise allerdings als NMOS-Transistoren ausgebildet sein, wobei als gemeinsames Gatepotential dieser NMOS-Transistoren der gemeinsame Basisanschluß der Transistoren 52' und 51' m Frage kommt .
Fig. 4 zeigt ein Schaltbild einer dritten bevorzugten Ausfuhrungsform der erfmdungsgemaßen Strombegrenzungsschaltung.
Wahrend die oben beschriebene erste und zweite Ausfuhrungsform vorzugsweise für einen Lowside-Schalter eingesetzt werden, betrifft die nachstehend erläuterte dritte Ausfuhrungsform speziell einen Highside-Schalter .
Bei solchen Highside-Schaltern steht bezogen auf das Ansteu- ersignal des MOS-Leistungstransistors 60 und den mit der Last verbundenen Sourceanschluß des MOS-Leistungstransistors 60 keine Potentialversorgung zur Verfugung. Bei ihnen ist damit zu rechnen, daß beim Abschalten induktiver Lasten sowohl das Ansteuerpotential als auch das Sourcepotential negativer als das Substratpotential werden, so daß keine Kollektoren von NPN-Transistoren und keine Basen von lateralen PNP- Transistoren mit der Source oder dem Gate des MOS-
Leistungstransistors 60 verbunden sein dürfen.
Die m Fig. 4 gezeigte dritte Ausfuhrungsform der vorliegenden Erfindung erfüllt diese Voraussetzungen.
In Fig. 4 bezeichnet die Bezugszeichen 61, 62, 63 und 64 NPN- Bipolartransistoren und die Bezugszeichen 65, 66, 67 und 68 PNP-Bipolartransistören.
Weiterhin bezeichnen die Bezugszeichen 71, 72, 73 und 74 sowie 76 und 78 MOS-Transistoren.
Bezugszeichen 75 steht für eine Diode, VD bezeichnet das DramVersorgungspotential und VG das Gateansteuerpotential des MOS-Leistungstransistors 60.
Ein erster Stromspiegel besteht aus dem ersten und dem zweiten PNP-Bipolartransistor 65, 67, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden ist.
Ein zweiter Stromspiegel besteht aus dem dritten und dem vierten PNP-Bipolartransistor 66, 68, deren Emitter jeweils mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden ist.
Ein dritter Stromspiegel besteht aus dem ersten und dem zweiten MOS-Transistor 71, 73, deren Source jeweils mit einem Bezugspotential, zweckmaßigerweise mit dem mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungswiderstands 55', verbunden ist.
Ein vierter Stromspiegel besteht aus dem dritten und dem vierten MOS-Transistor 72, 74, deren Source jeweils mit einem Bezugspotential, zweckmaßigerweise mit dem mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungswiderstands 55', verbunden ist.
Der Emitter des ersten NPN-Bipolartransistors 62 ist mit dem Drain des dritten MOS-Transistors 72 verbunden ist.
Der zweite NPN-Bipolartransistor 64 ist zwischen den Kollektor des vierten PNP-Bipolartransistors 68 und den mit dem Halbleiter-Leistungsbauelement 60 verbundenen Anschluß des Erfassungswiderstands 55' geschaltet.
Der Emitter des dritten NPN-Bipolartransistor 61 ist mit dem Drain des zweiten MOS-Transistors 73 verbunden.
Der vierte NPN-Bipolartransistor 63 ist zwischen den Kollektor des ersten PNP-Bipolartransistors 65 und den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungswiderstands 55' geschaltet.
Die Basisanschlusse des ersten und dritten NPN-Bipolartransistors 62, 61 sind zusammengeschlossen, und die Kollek- toranschlusse des ersten und dritten NPN-Bipolartransistors 62, 61 sind über eine Diode 75 m Flußrichtung mit dem Ansteuerpotential VG des Halbleiter-Leistungsbauelements 60 verbunden.
Der Emitter der ersten NPN-Bipolartransistors 62 ist mit der Basis des vierten NPN-Bipolartransistors 63 verbunden, und der Emitter der dritten NPN-Bipolartransistors 61 ist mit der Basis des zweiten NPN-Bipolartransistors 64 verbunden.
Der fünfte MOS-Transistor 76 und der sechste MOS-Transistor 78 sind m Reihe zwischen das Bezugspotential, also den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfassungs- Widerstands 55' , und den mit einem Versorgungspotential VD verbundenen Anschluß des Halbleiter-Leistungsbauelements 60 geschaltet .
Dabei ist das Gate des fünften MOS-Transistors 76 mit dem Kollektor des dritten PNP-Bipolartransistors 66 und das Gate des sechsten MOS-Transistors 78 mit dem Ansteuerpotential des Halbleiter-Leistungsbauelements 60 verbunden.
Schließlich ist ein Knoten zwischen dem fünften und dem sechsten MOS-Transistor 76, 78 mit der gemeinsamen Basis des ersten und dritten NPN-Transistors 62, 61 verbunden.
Im Gegensatz zur zuvor beschriebenen ersten und zweiten Ausführungsform sind somit die vier NPN-Bipolartransistoren 61, 62, 63 und 64 nicht mehr paarweise in Reihe geschaltet, sondern die jeweiligen zwei Stromspiegel, die aus PNP- Bipolartransistoren 65, 66, 67 und 68 sowie MOS-Transistoren 71, 72, 73 und 74 aufgebaut sind, nehmen den Kollektorstrom des unteren NPN-Bipolar-transistors 63, 64 ab und speisen ihn wieder in den oberen NPN-Bipolartransistor 61, 62 ein.
Damit ist kein Kollektor eines NPN-Transistors über in Flußrichtung gepolte PN-Übergänge mit dem Sourceanschluß des MOS- Leistungstransistors 60 verbunden.
Die vorliegende Erfindung ist nicht auf die oben beschriebenen Ausfuhrungsformen beschränkt. Insbesondere können zur Erhöhung der Empfindlichkeit weitere Stromspiegel mit entsprechendem Stromverhältnis in die Schaltung eingefügt werden.

Claims

Patentansprüche
1. Strombegrenzungsschaltung für gesteuerte Halbleiter- Leistungsbauelemente (60) mit einem Erfassungswiderstand
(55'), welcher in Reihe mit dem Hauptstrompfad des gesteuerten Halbleiter-Leistungsbauelements (60) geschaltet ist g e k e n n z e i c h n e t durch
- einen ersten und einen zweiten Bipolartransistor (52', 54'), welche zusammen mit ihren Laststrecken und einer Stromquelle (56') in Reihe zwischen eine erste Versorgungsspan- nungsklemme (VB) und einen mit dem Sourceanschluß des Halbleiter-Leistungsbauelements (60) verbundenen Anschluß des Er- fassungswiderstandes (55') geschaltet sind;
- einen dritten und einen vierten Bipolartransistor (51', 53' ) , welche mit ihren Laststrecken in Reihe zwischen den Steueranschluß und eine zweite Versorgungsspannungsklemme
(MASSE) geschaltet sind;
- wobei der erste Bipolartransistor (52') mit seinem Kollektor und seiner Basis an die Basis des dritten Bipolartransistor (52') angeschlossen ist;
- wobei die Basis des zweiten Bipolartransistors (54') mit einem zwischen dem Emitter des dritten (54' ) und dem Kollektor des vierten Bipolartransistors (53' ) liegenden Knoten gekoppelt ist; und
- wobei die Basis des vierten Bipolartransistors (53' ) mit einem zwischen dem Emitter des ersten (52') und dem Kollektor des zweiten Bipolartransistors (54' ) liegenden Knoten gekoppelt ist.
2. Strombegrenzungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Stromquelleneinrichtung (31) einen ersten und einen zweiten Bipolartransistor (52', 54'; 62, 64) enthält, die so verschaltet sind, daß sich deren Kollektorstrome proportional zueinander verhalten; die zweite Stromquelleneinrichtung (32) einen dritten und einen vierten Bipolartransistor (51', 53'; 61, 63) enthalt, wobei der dritte Bipolartransistor (51'; 61) an seinem Emitter einen Strom eingeprägt erhalt, der zu dem Kollektorstrom des vierten Bipolartransistors (53'; 63) proportional
die Emitter-Basis-Spannung des vierten Bipolartransistors (53'; 63) als Spannungsanteile den Spannungsabfall am Erfassungswiderstand, die Emitter-Basis-Spannung des zweiten und dritten Bipolartransistors (54', 51'; 64, 61) mit positivem Vorzeichen und die Emitter-Basis-Spannung des ersten Bipolartransistors (52', 62) mit negativem Vorzeichen enthalt.
3. Strombegrenzungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß mindestens einer der vier Bipolartransistoren (51' - 54'; 61 - 64) eine von den anderen Bipolartransistoren abweichende Emitterflache aufweist.
4. Strombegrenzungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Emitter-Basis-Spannung des vierten Bipolartransistors (53'; 63) weitere konstante Spannungsanteile enthalt, deren Betrage sich aus der Differenz der Emitter- Basis-Spannungen weiterer mit unterschiedlicher Emitterstrom- dichte betriebener Bipolartransistoren ergeben.
5. Strombegrenzungsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Stromspiegel- Schaltungsemπchtung (30) aufweist: einen ersten und einen zweiten Bipolartransistor (52', 54'), welche zusammen mit einer Stromquelle (56') Reihe zwischen das erste Bezugspotential (VB) und einen mit dem Sourceanschluß des Halbleiter-Leistungsbauelements (60) ver- bundenen Anschluß des Erfassungswiderstandes (55') geschaltet sind; einen dritten und einen vierten Bipolartransistor (51', 53'), welche in'.Reihe zwischen das Ansteuerpotential (VG) und das dritte Bezugspotential (MASSE) geschaltet sind; wobei der erste Bipolartransistor (52' ) an seinem Kollektor und seiner Basis zusammengeschlossen ist und der erste und der dritte Bipolartransistor (52', 51') an ihrer Basis zusammengeschlossen sind; wobei die Basis des zweiten Bipolartransistors (54') mit einem zwischen dem Emitter des dritten (54') und dem Kollektor des vierten Bipolartransistors (53') liegenden Knoten verbunden ist; und wobei die Basis des vierten Bipolartransistors (53') mit einem zwischen dem Emitter des ersten (52') und dem Kollektor des zweiten Bipolartransistors (54') liegenden Knoten verbunden ist.
6. Strombegrenzungsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Stromspiegel- Schaltungseinrichtung aufweist: einen ersten und einen zweiten Bipolartransistor (52', 54'), welche zusammen mit einer Stromquelle (56') in Reihe zwischen das erste Bezugspotential (VB) und einen mit dem Sourceanschluß des Halbleiter-Leistungsbauelements (60) verbundenen Anschluß des Erfassungswiderstandes (55' ) geschaltet sind; einen dritten und einen vierten Bipolartransistor (51', 53'), welche in Reihe zwischen das Ansteuerpotential (VG) und das dritte Bezugspotential (MASSE) geschaltet sind; wobei der erste Bipolartransistor (52' ) an seinem Kollektor und seiner Basis zusammengeschlossen ist und der erste und der dritte Bipolartransistor (52', 51') an ihrer Basis zusammengeschlossen sind; einen fünften und einen sechsten Bipolartransistor (60',
59'), welche jeweils in Reihe mit einer zugehörigen Stromquelle (57', 58') zwischen das erste und das zweite Bezugspotential (VB, MASSE) geschaltet sind; wobei die Basis des zweiten Bipolartransistors (54') mit einem zwischen dem Emitter des fünften Bipolartransistors (60') und der entsprechenden Stromquelle (58') liegenden Knoten verbunden ist und die Basis des fünften Bipolartransistors (59') mit einem zwischen dem Emitter des dritten (51') und dem Kollektor des vierten Bipolartransistors (53') liegenden Knoten verbunden ist; und wobei die Basis des vierten Bipolartransistors (53') mit einem zwischen dem Emitter des sechsten Bipolartransistors (59') und der entsprechenden Stromquelle (57') liegenden Knoten verbunden ist und die Basis des sechsten Bipolartransistors (59') mit einem zwischen dem Emitter des ersten (51') und dem Kollektor des zweiten Bipolartransistors (54' ) liegenden Knoten verbunden ist.
7. Strombegrenzungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Stromquellen (57', 58') des fünften und sechsten Bipolartransistors (60', 59') jeweils ein Widerstand sind.
8. Strombegrenzungsschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Stromquellen (57', 58') des fünften und sechsten Bipolartransistors (60', 59') jeweils ein NMOS- Transistor sind.
9. Strombegrenzungsschaltung nach Anspruch 8, dadurch gekennzeichnet, daß das gemeinsame Gatepotential der NMOS- Transistoren das Potential des gemeinsamen Basisanschlusses des ersten und dritten Bipolartransistors (52', 51') ist.
10. Strombegrenzungsschaltung nach einem der Ansprüche 1 bis
4, dadurch gekennzeichnet, daß die Stromspiegel- Schaltungseinrichtung (30) aufweist: einen ersten Stromspiegel bestehend aus einem ersten und einem zweiten PNP-Bipolartransistor (65, 67), deren Emitter jeweils mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden ist; einen zweiten Stromspiegel bestehend aus einem dritten und einem vierten PNP-Bipolartransistor (66, 68), deren Emitter jeweils mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden ist; einen dritten Stromspiegel bestehend aus einem ersten und einem zweiten MOS-Transistor (71, 73), deren Source jeweils mit einem Bezugspotential verbunden ist; einen vierten Stromspiegel bestehend aus einem dritten und einem vierten MOS-Transistor (72, 74), deren Source jeweils mit einem Bezugspotential verbunden ist; einen ersten NPN-Bipolartransistor (62), dessen Emitter mit dem Drain des dritten MOS-Transistors (72) verbunden ist; einen zweiten NPN-Bipolartransistor (64), der zwischen den Kollektor des vierten PNP-Bipolartransistors (68) und den mit dem Halbleiter-Leistungsbauelement (60) verbundenen Anschluß des Erfassungswiderstands (55' ) geschaltet ist; einen dritten NPN-Bipolartransistor (61), dessen Emitter mit dem Drain des zweiten MOS-Transistors (73) verbunden ist; einen vierten NPN-Bipolartransistor (63), der zwischen den Kollektor des ersten PNP-Bipolartransistors (65) und den mit dem Lastausgangsanschluß verbundenen Anschluß des Erfas- sungswiderstands (55') geschaltet ist; wobei die Basisanschlüsse des ersten und dritten NPN- Bipolartransistors (62, 61) zusammengeschlossen sind und die Kollektoranschlüsse des ersten und dritten NPN-Bipolartransistors (62, 61) über eine Diode (75) in Flußrichtung mit dem Ansteuerpotential (VG) des Halbleiter- Leistungsbauelements (60) verbunden sind; wobei der Emitter der ersten NPN-Bipolartransistors (62) mit der Basis des vierten NPN-Bipolartransistors (63) verbunden ist und der' Emitter der dritten NPN-Bipolartransistors (61) mit der Basis des zweiten NPN-Bipolartransistors (64) verbunden ist; einen fünften MOS-Transistor (76) und einen sechsten MOS-Transistor (78), die in Reihe zwischen das Bezugspotential des vierten Stromspiegels und den mit einem Versorgungspotential (VD) verbundenen Anschluß des Halbleiter- Leistungsbauelements (60) geschaltet sind; wobei das Gate des fünften MOS-Transistors (76) mit dem Kollektor des dritten PNP-Bipolartransistors (66) und das Gate des sechsten MOS-Transistors (78) mit dem Ansteuerpotential (VG) des Halbleiter-Leistungsbauelements (60) verbunden ist; und wobei ein Knoten zwischen dem fünften und dem sechsten MOS-Transistor (76, 78) mit der gemeinsamen Basis des ersten und dritten NPN-Bipolartransistors (62, 61) verbunden ist.
EP98907873A 1997-02-26 1998-01-29 Strombegrenzungsschaltung Ceased EP0965169A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19707708A DE19707708C2 (de) 1997-02-26 1997-02-26 Strombegrenzungsschaltung
DE19707708 1997-02-26
PCT/DE1998/000262 WO1998038738A1 (de) 1997-02-26 1998-01-29 Strombegrenzungsschaltung

Publications (1)

Publication Number Publication Date
EP0965169A1 true EP0965169A1 (de) 1999-12-22

Family

ID=7821557

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98907873A Ceased EP0965169A1 (de) 1997-02-26 1998-01-29 Strombegrenzungsschaltung

Country Status (6)

Country Link
US (1) USRE37778E1 (de)
EP (1) EP0965169A1 (de)
JP (1) JP2001513281A (de)
KR (1) KR20000075637A (de)
DE (1) DE19707708C2 (de)
WO (1) WO1998038738A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549798B2 (en) 2001-02-07 2003-04-15 Epix Medical, Inc. Magnetic resonance angiography data
DE10130215B4 (de) * 2001-06-22 2007-08-30 Hottinger Baldwin Messtechnik Gmbh Meßgrößenaufnehmer mit angeschlossenem Datenspeicher
TWI221406B (en) 2001-07-30 2004-10-01 Epix Medical Inc Systems and methods for targeted magnetic resonance imaging of the vascular system
US7173405B2 (en) * 2003-07-10 2007-02-06 Atmel Corporation Method and apparatus for current limitation in voltage regulators with improved circuitry for providing a control voltage
ITTO20030533A1 (it) * 2003-07-10 2005-01-11 Atmel Corp Procedimento e circuito per la limitazione di corrente in
US7489490B2 (en) * 2006-06-07 2009-02-10 International Rectifier Corporation Current limiting MOSFET structure for solid state relays
JP6006913B2 (ja) * 2010-11-19 2016-10-12 ミツミ電機株式会社 電流制限回路及び電源回路
DE102013200764A1 (de) * 2013-01-18 2014-07-24 Robert Bosch Gmbh Schaltung zur Erkennung eines Überstroms
US9465055B2 (en) 2013-09-26 2016-10-11 Infineon Technologies Ag Electronic circuit and method for measuring a load current
FR3091082B1 (fr) * 2018-12-20 2021-12-10 Valeo Equip Electr Moteur système d’interrupteur comprenant un dispositif de limitation de courant
GB2618579A (en) * 2022-05-11 2023-11-15 Dyson Technology Ltd Circuit for limiting current through a conductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429716C1 (de) * 1994-08-22 1996-02-01 Siemens Ag Schaltungsanordnung zur Strombegrenzung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3545039A1 (de) * 1985-12-19 1987-07-02 Sgs Halbleiterbauelemente Gmbh Spannungsbegrenzungsschaltung
DE3642618A1 (de) * 1986-12-13 1988-06-23 Philips Patentverwaltung Schaltungsanordnung zur bildung eines begrenzten stromes
JPH05315852A (ja) * 1992-05-12 1993-11-26 Fuji Electric Co Ltd 電流制限回路および電流制限回路用定電圧源
FR2691306B1 (fr) * 1992-05-18 1994-08-12 Sgs Thomson Microelectronics Amplificateur avec limitation de courant de sortie.
JP2635277B2 (ja) * 1992-12-01 1997-07-30 三菱電機株式会社 センサユニット制御システム
US5550462A (en) * 1993-06-29 1996-08-27 Sharp Kabushiki Kaisha Regulated power supply circuit and an emitter follower output current limiting circuit
JP3376668B2 (ja) * 1994-01-21 2003-02-10 株式会社デンソー 二重積分回路
US5519341A (en) * 1994-12-02 1996-05-21 Texas Instruments Incorporated Cross coupled quad comparator for current sensing independent of temperature
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
SG54603A1 (en) * 1996-12-13 1998-11-16 Texas Instruments Inc Current limiting circuit and method that may be shared among different circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4429716C1 (de) * 1994-08-22 1996-02-01 Siemens Ag Schaltungsanordnung zur Strombegrenzung

Also Published As

Publication number Publication date
DE19707708C2 (de) 2002-01-10
USRE37778E1 (en) 2002-07-02
WO1998038738A1 (de) 1998-09-03
DE19707708A1 (de) 1998-09-03
KR20000075637A (ko) 2000-12-26
JP2001513281A (ja) 2001-08-28

Similar Documents

Publication Publication Date Title
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE69223775T2 (de) Schaltung zur Steuerung des maximalen Stroms in einen Leistungs-MOS-Transistor mit einer Last, die an Masse geschaltet ist
DE69802065T2 (de) Hybrider regler
DE4034371C1 (de)
DE69020266T2 (de) Schnellansprechender Differenzverstärker mit einer Eingangsfähigkeit über den ganzen Versorgungsspannungsbereich.
DE2230364B2 (de) Temperaturmeßeinrichtung
DE3686431T2 (de) Schaltung zur detektion eines automatischen verstaerkungsregelungssignals.
EP0648019B1 (de) CMOS-Schaltung mit erhöhter Spannungsfestigkeit
DE19707708C2 (de) Strombegrenzungsschaltung
DE69221999T2 (de) Bezugsstromschleife
DE3003123C2 (de)
DE10143032C2 (de) Elektronische Schaltung zum Erzeugen einer Ausgangsspannung mit einer definierten Temperaturabhängigkeit
DE2905659C3 (de) Gegentakt-Verstärkerkreis
DE69026468T2 (de) Anpassungsfähige Gate-Entladeschaltung für Leistungs-Fets
DE10237122B4 (de) Schaltung und Verfahren zur Einstellung des Arbeitspunkts einer BGR-Schaltung
DE10053374C2 (de) Bipolarer Komparator
DE69008893T2 (de) TTL-kompatible Ausgangsschaltung mit hoher Schaltgeschwindigkeit.
DE3700296C2 (de)
DE4020187C2 (de)
DE3731130C2 (de) Spannungs/Strom-Wandleranordnung
EP1264396A1 (de) Schaltungsanordnung zur arbeitspunkteinstellung eines hochfrequenztransistors und verstärkerschaltung
DE3119048C2 (de)
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
DE4427974C1 (de) Bipolare kaskadierbare Schaltungsanordnung zur Signalbegrenzung und Feldstärkedetektion
DE2635574B2 (de) Stromspiegelschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990820

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IE IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

RIC1 Information provided on ipc code assigned before grant

Free format text: 7H 03K 17/082 A, 7G 05F 3/26 B

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20020212

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20020810