DE19701337A1 - Eine Stiftrasterarraylösung für Mikrowellen-Mehrchipmodule - Google Patents

Eine Stiftrasterarraylösung für Mikrowellen-Mehrchipmodule

Info

Publication number
DE19701337A1
DE19701337A1 DE19701337A DE19701337A DE19701337A1 DE 19701337 A1 DE19701337 A1 DE 19701337A1 DE 19701337 A DE19701337 A DE 19701337A DE 19701337 A DE19701337 A DE 19701337A DE 19701337 A1 DE19701337 A1 DE 19701337A1
Authority
DE
Germany
Prior art keywords
base plate
circuit arrangement
substrate
arrangement
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19701337A
Other languages
English (en)
Other versions
DE19701337C2 (de
Inventor
Dean B Nicholson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE19701337A1 publication Critical patent/DE19701337A1/de
Application granted granted Critical
Publication of DE19701337C2 publication Critical patent/DE19701337C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1616—Cavity shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

Die Erfindung ist auf das Gebiet der Packung von Mehrchipmo­ dulen gerichtet. Insbesondere ist die Erfindung auf das Vor­ sehen einer hohen Isolation sowohl zwischen den Leitungen als auch entlang den Leitungen bei Mikrowellenanwendungen gerichtet.
Die Packung von integrierten Schaltungen (ICs; ICs = inte­ grated circuits = integrierte Schaltungen) für eine Mikro­ wellentestausrüstung erfordert eine Reihe von Kennzeichen: Zwischen den unterschiedlichen Funktionsblöcken ist eine ho­ he Isolation erforderlich, es müssen verlustarme HF-Übertra­ gungswege (HF = Hochfrequenz) vorgesehen sein, und die end­ gültige Anordnung muß preisgünstig sein. Üblicherweise wurde für Frequenzen unterhalb von 20 GHz das Führen von Mikrowel­ lensignalen in Geräten mittels Koaxialkabeln mit SMA-Verbin­ dern an den Enden durchgeführt. In den letzten Jahren wurden jedoch viele ICs, die bei Frequenzen von bis zu 10 GHz ar­ beiten, in Oberflächenbefestigungsgehäusen aus Kunststoff oder Keramik zum Befestigen auf gedruckten Schaltungsplati­ nen preisgünstig verfügbar.
Es wäre zweckmäßig, ein Packungsschema zu besitzen, das preiswerte, verlustarme, reflexionsarme Übergänge mit hoher Isolation entweder zu den gedruckten Schaltungsplatinen oder den SMA-Verbindern ermöglicht. Zusätzlich wäre es vorteil­ haft, die Dichte von Gleichstrom- und HF-Verbindungen zu der Außenwelt über den 5 mm-Zwischenraum, der der Standard für Mikroschaltungen war, zu erhöhen. Es wird ein Mehrchipmo­ dul-Packungssystem benötigt, das diesen Problemen begegnet.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Packungsschema für integrierte Schaltungen zu schaffen.
Die Aufgabe der vorliegenden Erfindung wird durch eine Packungsanordnung gemäß Anspruch 1 und ein Mikrowellenge­ häuse gemäß Anspruch 3 gelöst.
Eine Modultechnologie ermöglicht es, daß eine PGA-artige (PGA = pin grid array = Stiftrasterarray) Packungsanordnung bei Mikrowellengeräten oder anderen Hochfrequenzsystemen verwendet wird, bei denen preisgünstige Mehrchipmodule mit hoher Isolation und niedriger Reflexion benötigt werden. Die Packungsanordnung umfaßt eine Basisplattenvorform, die zwi­ schen einer Basisplatte und einer Schaltungsanordnung, die Anschlußstifte aufweist, positioniert ist. Die Basisplatten­ vorform ist aus einem Material hergestellt, das die unter­ schiedliche thermische Ausdehnung zwischen dem Basisplatten­ material und der Schaltungsanordnung ausgleicht. Eine Deckelvorform, die zwischen der Schaltungsanordnung und ei­ nem Deckel positioniert ist, gleicht außerdem die Unter­ schiede der thermischen Ausdehnung aus.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen näher erläutert. Es zeigen:
Fig. 1 eine PGA-artige Lösung für eine Mikrowellenin­ strumentation.
Fig. 2 eine PGA-artige Lösung mit niedriger Induktivi­ tät.
Fig. 3A-B eine PGA-artige Lösung mit mehrfacher Isolation.
Fig. 4A-C ein vollständig angeordnetes Modul.
Das Packungsschema beginnt mit einem Stiftrasterarraygehäuse (PGA-Gehäuse) und modifiziert daraufhin dasselbe, um eine höhere Isolation und ein besseres Verhalten für die Übergän­ ge auf das Gehäuse und von dem Gehäuse weg zu erreichen.
Grundlegende Vorteile der PGA-Architektur für Mehrchipmodule sind die hohe Dichte der Verbindungen, die die PGA-Architek­ tur ermöglicht, und die Fähigkeit, physikalisch große Module an den gedruckten Schaltungsplatinen zu befestigen, ohne daß die unterschiedliche Ausdehnung des Moduls gegenüber der ge­ druckten Schaltungsplatine ein Problem darstellt, da die PGA-Stifte seitwärts biegbar sind. Diese Vorteile werden bei diesem Schema bewahrt, wobei jedoch Verbesserungen herge­ stellt werden, um bessere Frequenzübergänge in das Modul und aus demselben heraus bereitzustellen, um die Wärme von dem Modul besser abzuleiten, und um eine höhere elektrische Isolation von einem Anschlußstift zum anderen zu schaffen.
Fig. 1 stellt ein Ausführungsbeispiel der vorliegenden Er­ findung dar. Eine Packungsanordnung 10 umfaßt eine elek­ trisch leitfähige, klebende Basisplattenvorform 12, die zwi­ schen einer Basisplatte 14 und einer Schaltungsanordnung 16, die Anschlußstifte aufweist, positioniert ist. Die Basis­ plattenvorform 12 schafft eine mechanische Befestigung zwi­ schen der Basisplatte und der Schaltungsanordnung, während außerdem die Masseflächen elektrisch verbunden sind. Die Ba­ sisplattenvorform 12 wirkt ferner, um die unterschiedliche thermische Ausdehnung zwischen der Basisplatte 14 und der Schaltungsanordnung 16 auszugleichen. Eine elektrisch leit­ fähige, mechanisch klebende Deckelvorform 18 ist zwischen der Schaltungsanordnung 16 und einem Deckel 20 positioniert, um diese zwei Teile mechanisch und elektrisch zu befestigen, und um die unterschiedliche thermische Ausdehnung zwischen denselben auszugleichen.
Bei dem bevorzugten Ausführungsbeispiel ist die Basisplatte eine Metallmassefläche, die die Anschlußstifte der Schal­ tungsanordnung elektrisch isoliert. Die Anschlußstifte der Schaltungsanordnung sind somit von einer Metallmassefläche umgeben, um eine koaxiale Luftleitungsstruktur zu schaffen, welche die Induktivität beseitigt, die freiliegenden An­ schlußstiften zugeordnet ist.
Die Abmessungen des Masseflächenlochdurchmessers können op­ timiert werden, um die Reflexionen zu hohen Frequenzen hin für Übergänge entweder zu einer gedruckten Schaltungsplatine oder einem SMA-Verbinder zu minimieren. Bei diesem Ausfüh­ rungsbeispiel wurde für die Anschlußstifte ein Durchmesser von 0,58 mm (0,020 Zoll) ausgewählt, da dies eine handelsüb­ lich erhältlich PGA-Größe ist, und dies ferner der korrekte Durchmesser ist, um mit einem SMA-Verbinder zusammenzupas­ sen. Die Anschlußstifte sind auf der oberen Seite des Sub­ strats mit der Schaltung elektrisch und mechanisch verbun­ den, um einen größeren Zwischenraum zwischen dem Loch durch die Metallmasse und dem Anschlußstift zu ermöglichen. Es kann eine Schulter mit einem ein wenig größeren Durchmesser (ca. 0,71 mm = 0,028 Zoll) verwendet werden, um den vor­ stehenden Teil des Anschlußstiftes durch das Substrat einzu­ stellen, ohne diesen Zwischenraum deutlich zu beeinträchti­ gen. Das Substrat ist ein 0,635 mm (0,025 Zoll) dickes Alu­ miniumoxidsubstrat, wobei jedoch auch ein dickeres oder dün­ neres Aluminiumoxid verwendet werden kann, ebenso wie andere Keramikmaterialien oder sogar organische gedruckte Schal­ tungsplatinen verwendet werden können. Die koaxiale Luftlei­ tungsstruktur weist ferner eine ausgezeichnete elektrische Isolation auf, wodurch ein weiterer Nachteil des Standard-PGA-Gehäuses beseitigt wird.
Fig. 2 stellt ein Ausführungsbeispiel mit niedriger Induk­ tivität dar. Dort wo eine elektrische Masse mit sehr niedri­ ger Induktivität benötigt wird, oder dort wo ein IC angeord­ net ist, der beträchtliche Wärmemengen ableitet, ist das Aluminiumoxidsubstrat mittels eines Lasers weggearbeitet, wobei der IC direkt an einem Metallsockel befestigt werden kann, der in die Basisplatte gearbeitet ist.
Fig. 3A und 3B stellen ein Ausführungsbeispiel mit Mehrfach­ isolation dar. Fig. 3A stellt die Schaltungsanordnung 16 mit leitfähigen Durchführungen zu dem oberen Teil dar. Fig. 3B ist eine Unteransicht des Deckels 20, die die Hohlräume für eine elektrische Isolation zeigt. Um eine hohe Isolation zwischen den unterschiedlichen Regionen der Schaltung zu er­ reichen, und um eine gute elektrische Masse für den Deckel zu schaffen, sind mittels eines Lasers Löcher (typischerwei­ se mit einem Durchmesser von 0,2032 mm = 0,008 Zoll) in das Aluminiumoxid gearbeitet und mit einem guten Leiter ausge­ füllt, um die Massefläche nach oben zu dem oberen Teil des Substrats zu bringen. Wenn der Deckel 20 befestigt ist, sind die verschiedenen Hohlräume, die der Deckel definiert, in einem hohen Maße voneinander elektrisch isoliert. Die schma­ le Breite des zentralen HF-Kanals erzeugt einen Wellenleiter über die Grenzfrequenz für die Betriebsfrequenzen hinaus, wodurch eine hohe Isolation zwischen dem HF-Eingang und dem Ausgang geschaffen wird.
Das Aluminiumoxidsubstrat ist an der Basisplattenvorform und dem Deckel mittels Epoxidharzvorformen befestigt, um den Aufbau zu erleichtern, und um die Auswirkungen der Fehlan­ passung der thermischen Ausdehnung zwischen der Basisplatte, dem Aluminiumoxidsubstrat und dem Deckel abzuschwächen.
Fig. 4A-C stellen ein vollständig angeordnetes Modul dar. Ein Vorteil der Packungsanordnung besteht darin, daß bereits viele kraftfrei einzuführende Fassungen zum Testen der PGA- Gehäuse existieren. Durch korrektes Entwerfen der Anordnun­ gen können dieselben völlig kompatibel mit diesen Fassungen hergestellt werden, und dieselben können bis zu Frequenzen von 200 MHz ziemlich genau und schnell funktionsmäßig gete­ stet werden.
Nach dem Aufbau wird die Packungsanordnung mit einer ge­ druckten Schaltungsplatine verschraubt. Eine erste elek­ trisch leitfähige, nachgiebige Dichtung ist zwischen der Packungsanordnung und der gedruckten Schaltungsplatine pla­ ziert, um eine durchgehende Masseverbindung zwischen dem oberen Teil der gedruckten Schaltungsplatine und dem unteren Teil der Anordnung zu schaffen. Die PGA-Stifte der Schal­ tungsanordnung werden dort an die Rückseite der gedruckten Schaltungsplatine gelötet, wo die PGA-Stifte durch dieselbe hervorstehen. Eine Rückplatte, welche mit Gewinden versehen ist, um die SMA-Verbinder wenn nötig aufzunehmen, wird dann mit der Hinterseite der gedruckten Schaltungsplatine ver­ schraubt, wobei sich eine zweite elektrisch leitfähige, nachgiebige Dichtung zwischen derselben und der gedruckten Schaltungsplatine befindet. Die HF-Signale können auf abge­ schirmten Innenschichtleiterbahnen der gedruckten Schal­ tungsplatine in das Modul gebracht werden, falls eine hohe Isolation erforderlich ist.

Claims (4)

1. Eine Packungsanordnung (10) mit folgenden Merkmalen:
einer Basisplatte (14);
einer Schaltungsanordnung (16) mit Anschlußstiften;
einer Basisplattenvorform (12), die zwischen der Basis­ platte und der Schaltungsanordnung positioniert ist, die wirksam ist, um die unterschiedliche thermische Ausdehnung auszugleichen, und um die Basisplatte und die Schaltungsanordnung elektrisch mit der Masse zu verbinden;
einem Deckel (20);
einer Deckelvorform (12), die zwischen der Schaltungs­ anordnung und dem Deckel positioniert ist, um die un­ terschiedliche thermische Ausdehnung auszugleichen, und um die Schaltungsanordnung und den Deckel elektrisch mit der Masse zu verbinden.
2. Eine Packungsanordnung gemäß Anspruch 1, wobei die Ba­ sisplatte eine Metallmassefläche aufweist, die die An­ schlußstifte der Schaltungsanordnung elektrisch iso­ liert.
3. Ein preisgünstiges Mikrowellengehäuse mit folgenden Merkmalen:
einer Packungsanordnung (10), die folgende Merkmale aufweist:
eine Basisplatte (14),
eine Schaltungsanordnung (16) mit Anschlußstiften,
eine Basisplattenvorform (12), die zwischen der Ba­ sisplatte (14) und der Schaltungsanordnung positio­ niert ist, die wirksam ist, um die unterschiedliche thermische Ausdehnung auszugleichen, und um die Ba­ sisplatte und die Schaltungsanordnung elektrisch mit der Masse zu verbinden,
einen Deckel (20), und
eine Deckelvorform (18), die zwischen der Schal­ tungsanordnung und dem Deckel positioniert ist, um die unterschiedliche thermische Ausdehnung aus zu­ gleichen, und um die Schaltungsanordnung und den Deckel elektrisch mit der Masse zu verbinden;
einem Substrat mit Löchern, wobei die Packungsanordnung auf dem Substrat positioniert ist, und die Anschluß­ stifte durch die Löcher hervorstehen;
einer ersten nachgiebigen Dichtung, die elektrisch leitfähig ist, die zwischen dem Substrat und der Packungsanordnung positioniert ist, die wirksam ist, um eine durchgehende Masseverbindung zwischen der gedruck­ ten Schaltungsplatine und der Schaltungsanordnung zu schaffen;
einem Lötmittelarray, das wirksam ist, um die Anschluß­ stifte an dem Substrat zu befestigen;
einer Rückplatte, die an dem Substrat befestigt ist; und
einer zweiten nachgiebigen Dichtung, die elektrisch leitfähig ist, und die zwischen dem Substrat und der Rückplatte positioniert ist.
4. Ein preisgünstiges Mikrowellengehäuse gemäß Anspruch 3, wobei die Basisplatte eine Metallmassefläche aufweist, die die Anschlußstifte der Schaltungsanordnung elek­ trisch isoliert.
DE19701337A 1996-04-12 1997-01-16 Gehäuse für Mehrchimpmodule Expired - Fee Related DE19701337C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/629,949 US5668408A (en) 1996-04-12 1996-04-12 Pin grid array solution for microwave multi-chip modules

Publications (2)

Publication Number Publication Date
DE19701337A1 true DE19701337A1 (de) 1997-10-16
DE19701337C2 DE19701337C2 (de) 2000-11-02

Family

ID=24525135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19701337A Expired - Fee Related DE19701337C2 (de) 1996-04-12 1997-01-16 Gehäuse für Mehrchimpmodule

Country Status (4)

Country Link
US (1) US5668408A (de)
JP (1) JPH1041421A (de)
DE (1) DE19701337C2 (de)
GB (1) GB2312091B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028497A (en) * 1998-01-28 2000-02-22 Trw Inc. RF pin grid array
JP3129288B2 (ja) * 1998-05-28 2001-01-29 日本電気株式会社 マイクロ波集積回路マルチチップモジュール、マイクロ波集積回路マルチチップモジュールの実装構造
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6323743B1 (en) * 1999-08-24 2001-11-27 Tresness Irrevocable Patent Trust Electronic filter assembly
GB2371674A (en) * 2001-01-30 2002-07-31 Univ Sheffield Micro-element package
US6482038B2 (en) 2001-02-23 2002-11-19 Fci Americas Technology, Inc. Header assembly for mounting to a circuit substrate
US6498551B1 (en) * 2001-08-20 2002-12-24 Xytrans, Inc. Millimeter wave module (MMW) for microwave monolithic integrated circuit (MMIC)
US6803252B2 (en) 2001-11-21 2004-10-12 Sierra Monolithics, Inc. Single and multiple layer packaging of high-speed/high-density ICs
US20030095014A1 (en) * 2001-11-21 2003-05-22 Lao Binneg Y. Connection package for high-speed integrated circuit
US6791317B1 (en) 2002-12-02 2004-09-14 Cisco Technology, Inc. Load board for testing of RF chips
US7811100B2 (en) 2007-07-13 2010-10-12 Fci Americas Technology, Inc. Electrical connector system having a continuous ground at the mating interface thereof
US8764464B2 (en) 2008-02-29 2014-07-01 Fci Americas Technology Llc Cross talk reduction for high speed electrical connectors
EP2284881B1 (de) 2008-05-12 2021-02-17 Mitsubishi Electric Corporation Hochfrequenzmodul mit einem gehäuse und mehreren hochfrequenzschaltkreisen
US7772694B2 (en) * 2008-11-26 2010-08-10 Freescale Semiconductor, Inc. Integrated circuit module and method of packaging same
US9277649B2 (en) 2009-02-26 2016-03-01 Fci Americas Technology Llc Cross talk reduction for high-speed electrical connectors
US8267721B2 (en) 2009-10-28 2012-09-18 Fci Americas Technology Llc Electrical connector having ground plates and ground coupling bar
US8616919B2 (en) 2009-11-13 2013-12-31 Fci Americas Technology Llc Attachment system for electrical connector
DE102010030317B4 (de) * 2010-06-21 2016-09-01 Infineon Technologies Ag Schaltungsanordnung mit Shuntwiderstand
US9312817B2 (en) * 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US9401342B2 (en) 2013-06-27 2016-07-26 Freescale Semiconductor, Inc. Semiconductor package having wire bond wall to reduce coupling
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
CN109148421B (zh) * 2018-08-31 2020-04-28 成都天箭科技股份有限公司 一种微波单片集成电路接地结构及其安装工艺
CN111707929A (zh) * 2020-06-29 2020-09-25 深圳赛西信息技术有限公司 一种pga封装微波测试夹具

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689804A (en) * 1971-09-30 1972-09-05 Nippon Denso Co Hybrid circuit device
US4410902A (en) * 1981-03-23 1983-10-18 The United States Of America As Represented By The Secretary Of The Army Planar doped barrier semiconductor device
DE3527818A1 (de) * 1985-08-02 1987-02-26 Rose Elektrotech Gmbh Gehaeuse fuer einen hybridschaltkreis
US5438481A (en) * 1987-11-17 1995-08-01 Advanced Interconnections Corporation Molded-in lead frames
US5012213A (en) * 1989-12-19 1991-04-30 Motorola, Inc. Providing a PGA package with a low reflection line
US5102029A (en) * 1990-06-22 1992-04-07 Watkins-Johnson Company Microwave integrated circuit package to eliminate alumina substrate cracking and method
US5198824A (en) * 1992-01-17 1993-03-30 Texas Instruments Incorporated High temperature co-fired ceramic integrated phased array packaging
US5235300A (en) * 1992-03-16 1993-08-10 Trw Inc. Millimeter module package
JPH05335432A (ja) * 1992-05-29 1993-12-17 Mitsubishi Materials Corp パッケージ構造体
US5481436A (en) * 1992-12-30 1996-01-02 Interconnect Systems, Inc. Multi-level assemblies and methods for interconnecting integrated circuits
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
US5465008A (en) * 1993-10-08 1995-11-07 Stratedge Corporation Ceramic microelectronics package
US5451818A (en) * 1994-03-18 1995-09-19 Trw Inc. Millimeter wave ceramic package
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
US5574313A (en) * 1994-10-17 1996-11-12 Litten Systems, Inc. Hermetically sealed microwave integrated circuit package with ground plane fused to package frame
US5567984A (en) * 1994-12-08 1996-10-22 International Business Machines Corporation Process for fabricating an electronic circuit package
GB2298957A (en) * 1995-03-16 1996-09-18 Oxley Dev Co Ltd Microstrip microwave package

Also Published As

Publication number Publication date
GB2312091A (en) 1997-10-15
JPH1041421A (ja) 1998-02-13
DE19701337C2 (de) 2000-11-02
US5668408A (en) 1997-09-16
GB9705171D0 (en) 1997-04-30
GB2312091B (en) 2000-08-23

Similar Documents

Publication Publication Date Title
DE19701337A1 (de) Eine Stiftrasterarraylösung für Mikrowellen-Mehrchipmodule
DE19903342B4 (de) Multi-Chipmodul-Gehäuse für Mikrowellenanwendungen mit Hochfrequenz-Anschlußstift-Gitteranordnung
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE4323928C2 (de) Vorrichtung zum Verbinden einer Koaxialkabelabschirmung mit einem Masseleiter
US4878155A (en) High speed discrete wire pin panel assembly with embedded capacitors
DE69735157T2 (de) Kugelmatrixmodul
DE19944980A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
KR100700235B1 (ko) 다극성 플러그-인 커넥터를 가진 인쇄회로기판
DE4015788C2 (de) Baugruppe
DE4417586A1 (de) Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
DE60317638T2 (de) Sonde vom kapazitätslasttyp und testvorrichtung welche diese sonde enthält
WO1998024283A1 (de) Sockel für eine integrierte schaltung
JP2004523908A (ja) プラスチックリード付きチップキャリア（ｐｌｃｃ）および他の表面実装技術（ｓｍｔ）チップキャリアのためのアダプタ
DE102005056263B4 (de) Elektronische Anordnung mit äußeren Impedanzabgleichskomponentenverbindungen mit nichtkompensierten Anschlussleitungen und ihr Herstellungsverfahren
DE60131643T2 (de) Leiterplatte und entsprechendes Herstellungsverfahren zur Installation von Mikrowellenchips bis zu 80 Ghz
EP0376100B1 (de) Verfahren und Leiterplatte zum Montieren eines Halbleiter-Bauelements
DE4240755A1 (de) Steuergerät, insbesondere für ein Kraftfahrzeug
DE10032796A1 (de) Optomodul
DE10127268A1 (de) Schaltungsträger, insbesondere Leiterplatte
DE102011088028B3 (de) Leistungsverstärkereinrichtung für eine Magnetresonanzeinrichtung
DE19748005A1 (de) Anordnung zum Übertragen von elektrischen Signalen zwischen einem auf einer Trägerplatte thermisch isoliertem Modul und angrenzenden Nachbarmodulen
DE10113912A1 (de) Elektronische Vorrichtung
US6933805B1 (en) High density capacitor filter bank with embedded faraday cage
DE4315847A1 (de) Verbindung zwischen einem Sender und/oder Empfänger sowie einer Antenne
WO2010050132A1 (ja) 試験装置および回路モジュール

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D. STAATES, US

8339 Ceased/non-payment of the annual fee