DE19648729A1 - Matrix-Anordnung einer Flüssigkristallanzeige mit aktiver Matrix und Herstellverfahren dafür - Google Patents
Matrix-Anordnung einer Flüssigkristallanzeige mit aktiver Matrix und Herstellverfahren dafürInfo
- Publication number
- DE19648729A1 DE19648729A1 DE19648729A DE19648729A DE19648729A1 DE 19648729 A1 DE19648729 A1 DE 19648729A1 DE 19648729 A DE19648729 A DE 19648729A DE 19648729 A DE19648729 A DE 19648729A DE 19648729 A1 DE19648729 A1 DE 19648729A1
- Authority
- DE
- Germany
- Prior art keywords
- gate line
- layer
- electrode
- region
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
ΔVp = Vsc - Vpc = Vg (Cgs/Ct). (2).
Claims (38)
einem Isoliersubstrat (30),
einer sich auf dem Substrat (30) in eine erste Richtung erstreckende und einen ersten, einer Gate-Elektrode (31) entsprechenden Bereich und einen zweiten, mit dem ersten Bereich verbundenen und an diesen angrenzenden Bereich, aufweisende Gate-Leitung (50), wobei die Gate-Leitung (50) ein Teil des Substrats (30) nicht bedeckt,
einer ersten auf der Gate-Leitung (50) und auf dem Teil des unbedeckten Teils des Substrats (30) ausgebildeten Isolierschicht ( 35),
einer inselförmigen, über dem ersten Bereich der Gate- Leitung ausgebildeten und diese überdeckenden Halbleiterschicht (36),
einer Daten-Leitung (60), die auf dem Substrat (30) so angeordnet ist, daß sie den Bereich der Gate-Leitung (50) auf der Halbleiterschicht (36) überdeckt und einen ersten vorstehenden Bereich aufweist, der sich in die erste Richtung oberhalb der Gate-Leitung (50) erstreckt und einen sich an den ersten Bereich anschließenden zweiten Bereich aufweist, wobei der erste Bereich und der zweite Bereich der Daten-Leitung (60) über der Gate-Leitung (50) liegen,
einer den vorstehenden Teil der Daten-Leitung (60) aufweisenden Source-Elektrode (38),
einem auf dem Substrat (30) vorgesehenen Dünnschichttransistor (70), der eine gegenüber der Source- Elektrode (38) ausgebildete Drain-Elektrode (39) aufweist,
einer mit der Drain-Elektrode (39) gekoppelten Pixel- Elektrode (45), die über dem zweiten Bereich der Gate-Leitung (50) liegt,
einem Speicherkondensator, der einen Teil des zweiten Bereichs der Gate-Leitung (50) als erste Speicherkondensator- Elektrode (32) aufweist.
eine auf dem unbedeckten Teil des Isoliersubstrats (30) und der ersten Speicherkondensator-Elektrode (32) ausgebildete Elektroden-Isolierschicht (35),
eine auf der Elektroden-Isolierschicht (35) ausgebildete Halbleiterschicht (36),
eine auf der Halbleiterschicht (36) ausgebildete zweite Speicherkondensator-Elektrode (40),
eine auf der Elektroden-Isolierschicht (35) und auf der zweiten Speicherkondensator-Elektrode (40) ausgebildete Passivierungsschicht (42),
wobei die im Wesentlichen undurchsichtige Schicht unterhalb der Passivierungs-Schicht (42) eine unbedeckte Schicht aufweist und in der Passivierungs-Schicht (42) ein Kontaktloch (44) vorgesehen ist, um einen Kontakt zwischen der Pixel-Elektrode (45) und der zweiten Speicherkondensator- Elektrode (40) herzustellen.
eine in eine erste Richtung verlaufende Gate-Leitung (50),
eine in eine von der ersten Richtung verschiedene zweite Richtung verlaufende Daten-Leitung (60), wobei die Daten- Leitung (60) einen sich in die erste Richtung erstreckenden, ersten vorstehenden Teil, und einen dem ersten Teil benachbarten zweiten Teil aufweist, wobei der erste Teil und der zweite Teil die Gate-Leitung (50) überdecken,
eine von dem ersten Teil und von dem zweiten Teil der Daten-Leitung (60) räumlich getrennte Drain-Elektrode (39), wobei beim Anlegen einer Spannung an die Gate-Leitung (50) zwischen dem ersten Teil der Daten-Leitung (60) und dem zweiten Teil der Daten-Leitung (60) ein Strom zur Source-Elektrode (38) fließt.
eine im Wesentlichen undurchsichtige Schicht, die den ersten Bereich der Gate-Leitung (50), eingeschlossen einen Bereich unterhalb des ersten Bereichs der Daten-Leitung (60) und des zweiten Bereichs der Daten-Leitung (60), überdeckt, wobei die im Wesentlichen undurchsichtige Schicht einen zweiten Bereich der Gate-Leitung (50) nicht überdeckt, und
einen Speicherkondensator, wobei der zweite Bereich der Gate-Leitung (50) als eine Elektrode des Speicherkondensators dient.
eine mit der Drain-Elektrode (39) gekoppelte Pixel- Elektrode (45), wobei ein Teil der Pixel-Elektrode (45) auf der im Wesentlichen undurchsichtigen Schicht ausgebildet ist.
eine Gate-Leitung (50), die einen in eine erste Richtung verlaufenden ersten Teil und einen in eine von der ersten Richtung verschiedene, zweite Richtung verlaufenden Teil aufweist,
eine in die zweite Richtung verlaufende Daten-Leitung (60), wobei die Daten-Leitung (60) einen ersten in die erste Richtung verlaufenden vorstehenden Teil und einen dem ersten Teil benachbarten zweiten, in die zweite Richtung verlaufenden Teil aufweist, wobei der erste Teil der Daten-Leitung (60) den ersten Teil der Gate-Leitung (50) und der zweite Teil der Daten-Leitung (60) den zweiten Teil der Gate-Leitung (50) überdeckt, und
eine vom ersten Teil der Daten-Leitung (60) und vom zweiten Teil der Daten-Leitung (60) räumlich abgetrennte Source-Elektrode (38), wobei beim Anlegen einer Spannung an die Gate-Leitung (50) ein Strom von dem ersten Teil der Daten- Leitung (60) und dem zweiten Teil der Daten-Leitung (60) zur Source-Elektrode (38) fließt.
einem Isoliersubstrat (30),
einer sich auf dem Substrat (30) in eine erste Richtung erstreckenden Gate-Leitung (82), die einen ersten Bereich entsprechend einem Gate-Bereich (82-1) und einen zweiten Bereich entsprechend einem Nicht-Gate-Bereich (82-2) und ein an den ersten Bereich und an den zweiten Bereich angrenzendes Kontaktloch (T) aufweist, wobei die Gate-Leitung (82) einen Teil des Substrates (30) nicht bedeckt,
einer auf der Gate-Leitung (82) und auf dem nicht bedeckten Teil des Substrates (30) ausgebildeten ersten Isolierschicht (85-1),
einer inselförmigen Halbleiterschicht, die über dem ersten Bereich und einem Teil des Kontaktlochs (T) der Gate-Leitung (82) ausgebildet ist und diese überdeckt,
einem Ätz-Stopper (87), damit ein Teil der Halbleiterschicht (86) nicht bedeckt wird,
einer auf dem Substrat (30) ausgebildeten Daten-Leitung (81), die den Bereich der Gate-Leitung überdeckt und einen ersten vorstehenden Teil, der in der ersten Richtung oberhalb des ersten Bereichs der Gate-Leitung (82) verläuft und mit dem unbedeckten Teil der Halbleiterschicht (86) in Verbindung steht, und einen sich an den ersten Teil direkt anschließenden zweiten Teil aufweist, wobei der erste Teil der Daten-Leitung (81) und der zweite Teil der Daten-Leitung (81) die Gate- Leitung (82) überdecken, und der vorstehende Teil der Daten- Leitung (81), einschließlich des inneren Seitenteils der Daten- Leitung (81), eine Source-Elektrode (83) und eine in Übereistimmung mit der Source-Elektrode (83) ausgebildete Drain-Elektrode (84) bildet.
Aufbringen einer ersten leitfähigen Schicht auf die Oberfläche eines Substrats (30),
Ausbilden der ersten leitfähigen Schicht auf der Oberfläche des Substrats (30), so daß sie einen Teil der Oberfläche des Substrats (30) nicht bedeckt und in eine erste Richtung auf der Oberfläche des Substrats (30) verläuft,
Aufbringen einer Isolierschicht (35) auf die ersten leitfähigen Schicht und dem nicht bedeckten Teil der Oberfläche des Substrats (30),
Aufbringen einer ersten Halbleiterschicht (36) auf die Isolierschicht (35),
Ausbilden der ersten Halbleiterschicht (36), so daß sie den nicht bedeckten Teil der Oberfläche des Substrats (30) und die ersten leitfähigen Schicht überdeckt,
Aufbringen einer zweiten leitfähigen Schicht auf das Substrat (30),
Ausbilden der zweiten leitfähigen Schicht, so daß sie eine Daten-Leitung (60) über einem Teil der Halbleiterschicht (36) bildet, die die erste leitfähige Schicht überdeckt und in eine von der ersten Richtung verschiedene zweite Richtung verläuft, wobei die Daten-Leitung (60) einen vorstehenden Teil über dem Teil der Halbleiterschicht (36) aufweist, die die erste leitfähige Schicht überdeckt und in der ersten Richtung verläuft, und
Ausbilden einer Source-Elektrode (38), die über dem nichtbedeckten Teil der Oberfläche des Substrats (30) liegt, wobei die Source-Elektrode (38) vom vorstehenden Teil und einem Teil der Daten-Leitung (60), die sich direkt an den hervorstehenden Teil anschließt, räumlich getrennt ist, so daß bei Anlegen einer Spannung an die erste leitfähige Schicht ein Strom von dem Teil der Daten-Leitung (60), der sich direkt an den vorstehenden Teil anschließt, und von dem vorstehenden Teil zur Source-Elektrode (38) fließt.
Aufbringen einer durchsichtigen leitfähigen Schicht, die einen Teil des unbedeckten Teils der Oberfläche des Substrats (30) überdeckt, und
Ausbilden der durchsichtigen leitfähigen Schicht so, daß eine Pixel-Elektrode (45) gebildet wird, die in Kontakt mit der Source-Elektrode (38) steht.
Aufbringen einer im Wesentlichen undurchsichtigen, die Halbleiterschicht (36) überdeckende Schicht.
Aufbringen einer ersten leitfähigen Schicht auf die Oberfläche eines Substrats (30),
Ausbilden der ersten leitfähigen Schicht so, daß eine Gate-Leitung (82) auf der Oberfläche des Substrats (30) gebildet wird, wobei die Gate-Leitung (82) einen dem Gate- Bereich (82-1) entsprechenden, ersten Bereich und einen dem Nicht-Gate-Bereich (82-2) entsprechenden, zweiten Bereich und ein zum ersten Bereich und zum zweiten Bereich benachbartes Kontaktloch (T) aufweist, das mit dem ersten Bereich in Kontakt steht, wobei die Gate-Leitung (82) einen Teil des Substrats (30) nicht bedeckt,
Aufbringen einer Isolierschicht (85-1) auf die erste leitfähige Schicht und den nichtbedeckten Teil der Oberfläche des Substrats (30),
Aufbringen einer amorphen Siliziumschicht (86) auf die Isolierschicht,
Ausbilden der amorphen Siliziumschicht (86) so, daß sie den ersten Bereich und einen Teil des Kontaktlochs (T) der Gate-Leitung (82) überdeckt,
Ausbilden einer Isolierschicht als Ätz-Stopper (87) auf einer nicht bedeckten Fläche der ersten Isolierschicht (85-1) auf der halbleiteraktiven Schicht,
Ausbilden der Isolierschicht als Ätz-Stopper (87), der die gleiche Form wie die Gate-Leitung (82) aufweist, damit ein Teil der ausgebildeten amorphen Siliziumschicht (86) nicht bedeckt ist,
Aufbringen einer zweiten leitfähigen Schicht auf das Substrat (30), und
Ausbilden der zweiten leitfähigen Schicht, um eine auf dem Substrat (30) ausgebildete Daten-Leitung (81) zu bilden, die den Bereich der Gate-Leitung (82) überdeckt und einen ersten vorstehenden, in die erste Richtung verlaufenden Teil oberhalb des ersten Bereichs der Gate-Leitung (82) aufweist, der in Kontakt mit dem unbedeckten Teil der Halbleiterschicht (86) steht, und einen zweiten, sich direkt an den ersten Teil anschließenden Teil aufweist, wobei der erste Teil und der zweite Teil der Daten-Leitung (81) die Gate-Leitung (82) überdecken, und der vorstehende Teil der Daten-Leitung (81), einschließlich des inneren Seitenteils der Daten-Leitung (81), eine Source-Elektrode (83) bildet.
Aufbringen einer positiv lichtempfindlichen Fotolackschicht auf der Isolierschicht für den Ätz-Stopper (87),
Durchführen eines rückseitigen Belichtens mittels Einstrahlen von Licht auf die Rückseite des Substrats (30),
Entwickeln der rückwärtig belichteten Fotolackschicht des Substrats (30) zum Ausbilden eines Fotolackmusters auf der Isolierschicht, und
Ätzen der Isolierschicht für den Ätz-Stopper (87) unter Verwendung des Fotolackmusters als Maske.
Aufbringen einer ersten leitfähigen Schicht auf die Oberfläche eines Substrats (30),
Ausbilden der ersten leitfähigen Schicht so, daß eine Gate-Leitung (82) auf der Oberfläche des Substrats (30) gebildet wird, wobei die Gate-Leitung (82) einen einem Gate- Bereich (82-1) entsprechenden ersten Bereich und einen einem Nicht-Gate-Bereich (82-2) entsprechenden zweiten Bereich und ein dem ersten Bereich und dem zweiten Bereich benachbartes Kontaktloch (T) aufweist, wobei die Gate-Leitung (82) einen Teil des Substrats (39) nicht bedeckt,
nacheinanderfolgendes Ausbilden einer Isolierschicht (85- 1), einer amorphen Siliziumschicht (86) und einer Isolierschicht für einen Ätz-Stopper (87) auf der Gate-Leitung (82),
Ausbilden der Isolierschicht für den Ätz-Stopper (87) mittels rückseitigen Belichtens unter Verwendung der Gate- Leitung (82) als Maske, um den Ätz-Stopper (87) so auszubilden, daß er die gleiche Form wie die Gate-Leitung (82) aufweist,
Ausbilden des Ätz-Stoppers (87) so, daß ein Teil des Ätz- Stoppers (87) übrigbleibt, der dem ersten Bereich der Gate- Leitung (82) entspricht, und
Ausbilden der amorphen Siliziumschicht (86) auf der Isolierschicht (85-1) so, daß ein Teil der amorphen Siliziumschicht (86) nicht bedeckt ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19655412A DE19655412B4 (de) | 1995-11-25 | 1996-11-25 | Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950043742A KR0158260B1 (ko) | 1995-11-25 | 1995-11-25 | 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법 |
KR95-43742 | 1995-11-25 | ||
KR1019960036719A KR100219118B1 (ko) | 1996-08-30 | 1996-08-30 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
KR96-36719 | 1996-08-30 | ||
DE19655412A DE19655412B4 (de) | 1995-11-25 | 1996-11-25 | Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19648729A1 true DE19648729A1 (de) | 1997-05-28 |
DE19648729B4 DE19648729B4 (de) | 2007-09-06 |
Family
ID=26631422
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19648729A Expired - Lifetime DE19648729B4 (de) | 1995-11-25 | 1996-11-25 | Matrix-Anordnung einer Flüssigkristallanzeige mit aktiver Matrix und Herstellverfahren dafür |
DE19655412A Expired - Lifetime DE19655412B4 (de) | 1995-11-25 | 1996-11-25 | Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19655412A Expired - Lifetime DE19655412B4 (de) | 1995-11-25 | 1996-11-25 | Flüssigkristallanzeigevorrichtung mit aktiver Matrix und Herstellverfahren |
Country Status (3)
Country | Link |
---|---|
DE (2) | DE19648729B4 (de) |
FR (1) | FR2741740B1 (de) |
GB (1) | GB2307768B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127945B4 (de) * | 2000-06-09 | 2007-04-12 | Lg. Philips Lcd Co., Ltd. | Matrix-Substrat für Flüssigkristallanzeige und Verfahren zum Herstellen eines Matrix-Substrats für eine Flüssigkristallanzeige |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60192369A (ja) * | 1984-03-13 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
EP0288011A3 (de) * | 1987-04-20 | 1991-02-20 | Hitachi, Ltd. | Flüssigkristallanzeigeeinrichtung und Steuerungsverfahren dafür |
JP2807496B2 (ja) * | 1989-08-11 | 1998-10-08 | シャープ株式会社 | アクティブマトリクス基板 |
US5058995A (en) * | 1990-03-15 | 1991-10-22 | Thomson Consumer Electronics, Inc. | Pixel electrode structure for liquid crystal display devices |
KR920006894A (ko) * | 1990-09-27 | 1992-04-28 | 쓰지 하루오 | 액티브 매트릭스 표시장치 |
JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
US5441905A (en) * | 1993-04-29 | 1995-08-15 | Industrial Technology Research Institute | Process of making self-aligned amorphous-silicon thin film transistors |
JPH0766419A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | 液晶表示装置 |
US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
JPH07271020A (ja) * | 1994-03-18 | 1995-10-20 | Internatl Business Mach Corp <Ibm> | ブラックマトリックス形成用感光性組成物、カラーフィルター基板及びそれを用いた液晶表示装置 |
JP2797972B2 (ja) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
-
1996
- 1996-11-21 GB GB9625097A patent/GB2307768B/en not_active Expired - Lifetime
- 1996-11-22 FR FR9614312A patent/FR2741740B1/fr not_active Expired - Lifetime
- 1996-11-25 DE DE19648729A patent/DE19648729B4/de not_active Expired - Lifetime
- 1996-11-25 DE DE19655412A patent/DE19655412B4/de not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127945B4 (de) * | 2000-06-09 | 2007-04-12 | Lg. Philips Lcd Co., Ltd. | Matrix-Substrat für Flüssigkristallanzeige und Verfahren zum Herstellen eines Matrix-Substrats für eine Flüssigkristallanzeige |
Also Published As
Publication number | Publication date |
---|---|
DE19648729B4 (de) | 2007-09-06 |
DE19655412B4 (de) | 2009-05-28 |
FR2741740A1 (fr) | 1997-05-30 |
FR2741740B1 (fr) | 1998-06-05 |
GB9625097D0 (en) | 1997-01-22 |
GB2307768B (en) | 1998-06-10 |
GB2307768A (en) | 1997-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE102005029265B4 (de) | Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren | |
DE102006057773B4 (de) | Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE3750573T2 (de) | Dünnschicht-Transistoranordnung für Anzeigetafel aus Flüssigkristallen. | |
DE19811624B4 (de) | Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD | |
DE3587536T2 (de) | Flüssigkristall-anzeigeelement und verfahren zu dessen herstellung. | |
DE3587485T2 (de) | Flüssigkristall-anzeige-element und dessen herstellung. | |
DE102004053587B4 (de) | Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE3587470T2 (de) | Flüssigkristallanzeigevorrichtung. | |
DE69111906T2 (de) | Verfahren zur Herstellung von Matrixen von MIM-Anordnungen und solche Matrixen enthaltende Anzeigevorrichtungen. | |
DE19828591B4 (de) | Flüssigkristallanzeige mit einem hohen Öffnungsverhältnis und ein Verfahren zur Herstellung derselben | |
DE69110563T2 (de) | Flüssigkristall-Anzeigevorrichtung. | |
DE19746055C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE68921567T2 (de) | Flüssigkristallanzeigetafel mit verminderten Pixeldefekten. | |
DE69017262T2 (de) | Aktiv-Matrix-Anzeigevorrichtung und Verfahren zu ihrer Herstellung. | |
DE102004051624B4 (de) | Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben | |
DE102007027645B4 (de) | IPS-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen derselben | |
DE3881978T2 (de) | Duennschichttransistoren-matrix. | |
DE19623292C2 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung | |
DE19650787C2 (de) | Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben | |
DE10127945A1 (de) | Matrix-Substrat für Flüssigkristallanzeige und Verfahren zum Herstellen eines Matrix-Substrats für eine Flüssigkristallanzeige | |
DE19710248C2 (de) | Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür | |
DE19610283A1 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR |
|
8172 | Supplementary division/partition in: |
Ref document number: 19655412 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 19655412 Country of ref document: DE Kind code of ref document: P |
|
AH | Division in |
Ref document number: 19655412 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R071 | Expiry of right |