DE19646704C2

DE19646704C2 - Steuersignalform-Erzeugungsschaltung der Einbitart

Info

Publication number: DE19646704C2
Application number: DE19646704A
Authority: DE
Inventors: Takeshi Chujo
Original assignee: Mitsubishi Electric Corp
Current assignee: Sharp NEC Display Solutions Ltd
Priority date: 1996-06-11
Filing date: 1996-11-12
Publication date: 1999-01-14
Anticipated expiration: 2016-11-13
Also published as: JP3414935B2; DE19646704A1; JPH09330070A; US5742247A

Description

Die vorliegende Erfindung bezieht sich auf eine Steuersignalform-Erzeugungsschaltung der Einbitart. Diese dient zur Erzeugung verschiedener Arten von horizontalen und vertikalen Steuersignalformen für Steuertreiber von Kathodenstrahlröhren- Anzeigemonitoren (CRT = Cathode Ray Tube).

Im Stand der Technik gibt es konventionelle Steuersignalform- Erzeugungsschaltungen als Schaltungen, um Datenelemente auszulesen, welche pro Byte in Speichern gespeichert sind, und um einen Operationsverstärker zu betreiben, so daß dieser verschiedene Arten von Steuersignalformen erzeugt, welche zur Steuerung des Betriebs von CRT-Anzeigemonitoren verwendet werden, wie Horizontalsignalformen und Vertikalsignalformen, und um diese an externe Treiberschaltungen zu liefern. Beispielsweise wird eine Technik in der japanischen Patentveröffentlichung der Anmeldung 6-186947 offenbart.

Fig. 18 ist ein Blockdiagramm, welches die Konfiguration einer konventionellen Steuersignalform-Erzeugungsschaltung zeigt. In Fig. 18 bezeichnet die Ziffer 18 einen Referenztaktgenerator, welcher ein Synchronisiersignal und ein Taktsignal empfängt und ein Referenztaktsignal erzeugt, 2 bezeichnet eine Grenzdaten- Halteschaltung, welche einen Zählgrenzwert empfängt und vorübergehend speichert, welcher eingestellt und verwendet wurde für einen Adreßzähler 4, welcher später ausführlich beschrieben wird.

Bezugsziffer 3 zeigt eine NAND-Schaltung, welche Ausgangssignale aus dem Referenztaktgenerator 1 empfängt, und aus einem Komparator, welcher später ausführlich beschrieben wird, und dann unter Verwendung der empfangenen Ausgangssignale arbeitet. Bezugsziffer 4 bezeichnet einen Adreßzähler, welcher die Ausgabe aus der NAND-Schaltung empfängt und diese als einen Adreßzähltakt zählt. Dieser von dem Adreßzähler 4 gezählte Wert wird durch Empfangen eines Synchronisiersignals zurückgesetzt. Bezugsziffer 5 bezeichnet den Komparator, welcher den von dem Adreßzähler 4 übertragenen Zählwert mit dem in der Grenzdaten- Halteschaltung 2 gespeicherten, eingestellten Wert vergleicht und ein Steuersignal erzeugt, dessen Pegel von einem hohen Pegel auf einen niedrigen Pegel verändert wird, wenn das Vergleichsresultat anzeigt, daß sie gleich sind. Bezugsziffer 6 bezeichnet einen Speicher, welcher einen gezählten Wert als ein Adreßdatenelement aus dem Adreßzähler 4 empfängt und dann ein Einbyte-Datenelement liest, welches in diesem Speicher 6 gespeichert ist und von dem empfangenen Zählwert adressiert wird. 8 bezeichnet eine Einbyte-Halteschaltung, welche vorübergehend ein von dem Speicher 6 übertragenes Einbyte- Datenelement speichert, in dem das Taktsignal als Haltezeitsignal von dem Referenztaktgenerator 1 empfangen wird. Bezugsziffer 34 bezeichnet einen Digital-zu-Analog Umwandler (D/A), welcher Datenelemente empfängt, die von der Einbyte- Halteschaltung 8 übertragen werden, und diese Datenelemente einer Digitalform in ein Analogsignal einer Analogform umwandelt.

Der Betrieb dieser konventionellen Steuersignal- Erzeugungsschaltung wird nun erklärt.

Fig. 19A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 18 gezeigten, konventionellen Steuersignal- Erzeugungsschaltung zeigt.

Der Referenztaktgenerator 1 erzeugt ein Referenztaktsignal synchron mit einem Synchronisiersignal, welches von außen zugeführt wird, und teilt das Referenztaktsignal, um ein Referenztaktsignal zu erhalten, welches einen gewünschten Frequenzwert hat. Der Adreßzähler 4 empfängt das Referenztaktsignal als einen Adreßzähltakt und erhöht den Zähler (nicht abgebildet) um 1 und überträgt den gezählten Wert.

Als nächstes empfängt der in Fig. 19B gezeigte Speicher 6 eine Ausgabe als eine Adresse von dem Adreßzähler 4, und liest ein Einbyte-Datenelement aus, welches in einem Speicherfeld in dem Speicher 6 gespeichert ist, welches durch die empfangene Adresse empfangen wird. Die Einbyte-Halteschaltung 8 empfängt das Einbyte-Datenelement aus dem Speicher 6 und speichert dieses vorübergehend. Der D/A Wandler 34 wandelt das Einbyte- Datenelement der Digitalform in eine Steuersignalform als ein Analogsignal um, und überträgt dann die Steuersignalform an Treiberschaltungen (nicht abgebildet).

Die Grenzdaten-Halteschaltung 2 speichert den Zählgrenzwert für den Adreßzähler 4. Die Grenzdaten-Halteschaltung 2 speichert vorübergehend den Grenzzählwert und überträgt den Grenzzählwert gleichzeitig an den Komparator 5.

Der Komparator 5 vergleicht den Zählgrenzwert aus der Grenzdaten-Halteschaltung 2 mit dem gezählten Wert des Adreßzählers 4. Wenn sie übereinstimmen, erzeugt der Komparator 5 ein Signal, dessen Wert von einem hohen Pegel auf einen niedrigen Pegel verändert wird, und überträgt das erzeugte Signal an die NAND-Schaltung 3.

Als nächstes, wenn das Signal aus dem Komparator 5 das Signal niedrigen Pegels ist, in anderen Worten, wenn die Daten aus der Grenzdaten-Halteschaltung 2 und der gezählte Wert aus dem Adreßzähler 4 übereinstimmen, empfängt ein Eingangsanschluß der NAND-Schaltung 3 die Eingabe niedrigen Pegels. Dementsprechend, sogar wenn die NAND-Schaltung 3 das Referenztaktsignal mit dem gewünschten Frequenzwert empfängt, welches von der Referenztakt-Erzeugungsschaltung 1 übertragen wird, gibt die NAND-Schaltung 3 nur das Signal hohen Pegels aus.

In anderen Worten wird die Übertragung des Referenztaktsignals mit dem gewünschten Frequenzwert aus der Referenztakt- Erzeugungsschaltung 1 an den Adreßzähler 4 angehalten (der Haltezustand der Referenztaktsignal-Übertragung). Die Übertragung des Referenztaktsignals als dem Adreßzähltakt zur Erhöhung des Adreßzähler 4 um eins, ist angehalten. In diesem Fall verändert sich der Zählerwert, welcher das Speicherfeld in dem Speicher 6 angibt, nämlich die an den Speicher 6 zu übertragenden Adressen, nicht. Daher wird kein neues Einbyte- Datenelement aus dem Speicher 6 gelesen.

Auf der Grundlage der oben beschriebenen Prozedur, werden Steuersignalformen gemäß der Veränderung der Frequenz des Synchronisiersignals erzeugt und an Treiberschaltungen (nicht abgebildet) übertragen, welche den Betrieb einer CRT steuern.

Da die konventionelle Steuersignalform-Erzeugungsschaltung die oben beschriebene Konfiguration hat, ist der Einbau eines Speichers und eines D/A-Wandlers in der konventionellen Steuersignalform-Erzeugungsschaltung für jede der erforderlichen Steuersignalformen erforderlich. Daher erhöht sich die Schaltungsgröße und der Energieverbrauch der konventionellen Steuersignalform-Erzeugungsschaltung, entsprechend der Zunahme der Anzahl an erforderlichen Steuersignalformen.

Aus Patent Abstracts of Japan, Veröffentlichungsnummer 07 234 654 A ist eine Signalform-Erzeugungsvorrichtung bekannt, bei welcher ein Mikroprozessor digital eine erzeugte Signalform berechnet und das Ergebnis in einem Speicher ablegt. Wenn die in dem Speicher abgelegte Signalform ausgelesen wird, geschieht dies dadurch, daß der Wert eines Zählers als Adresse verwendet wird. Die Ausgabe wird durch einen D/A-Wandler in ein Analogsignal umgewandelt, welches dann an eine Kathodenstrahlröhre geschickt wird.

Aus DD-257 564 A3 ist ein digitales Verfahren und eine entsprechende Anordnung zur Erzeugung von treppenförmigen Auslenksignalen für die Rasterelektronenmikroskopie bekannt. Bei dem System sind sowohl die Stufenhöhe als auch die Stufenlänge unabhängig voneinander einstellbar. Dies geschieht dadurch, daß ein aktueller Zählerstand durch Triggertaktimpulse in einem Register zwischengespeichert wird, und der Ausgangswert des Registers einer D/A-Wandlung unterzogen wird. Hierfür vorgesehen ist eine Anordnung, welche aus einem binären Zähler, einem Register, einem D/A-Wandler, zwei digitalen Frequenzteilen und einem Grundtaktgenerator besteht.

Aufgabe der vorliegenden Erfindung ist es, eine Steuersignalform-Erzeugungsschaltung der Einbitart zu schaffen, welche ein Verarbeitungsverfahren der Bitart verwendet, in welchem die kleinste Verarbeitungseinheit eines Signals ein Bit ist, und die Steuersignalform- Erzeugungsschaltung der Einbitart eine kleine Schaltungsgröße hat, wobei die Vergrößerungen eines Speichers und eines D/A-Wandlers so klein wie möglich gehalten werden sollen, sogar wenn die Zahl der an die Treiberschaltungen zu übertragenden Steuersignalformen zunimmt.

Gelöst wird diese Aufgabe durch eine Schaltung mit den Merkmalen des Patentanspruchs 1. Vorteilhafte Weiterbildungen finden sich in den Unteransprüchen.

Gemäß einer bevorzugten Ausführung der vorliegenden Erfindung, umfaßt eine Steuersignalform-Erzeugungsschaltung der Einbitart eine Referenztakt-Erzeugungsvorrichtung zur Erzeugung eines Referenztaktsignals, welches einen gewünschten Frequenzwert hat, synchron mit dem Synchronisiersignal, eine Dekodiervorrichtung, welche einen Adreßzähltakt synchron mit dem Referenztakt erzeugt, wobei der Wert des Adreßzähltakts von der Dekodiervorrichtung zurückgesetzt wird, indem das Synchronisiersignal empfangen wird, eine Adreßzählervorrichtung, welche die Zahl der Adreßzähltakte zählt, die von der Dekodiervorrichtung übertragen wurden, eine Komparatorvorrichtung, welche den gezählten Wert aus der Zählervorrichtung mit einem vorgebbaren Zählgrenzwert vergleicht und die Übertragung des Referenztaktes an die Dekodiervorrichtung anhält, wenn beide Zählwerte gleich sind, und eine Auslese-Umwandlungsvorrichtung, welche einen Datenelement mit vorbestimmter Datenlänge aus einer Speichervorrichtung ausliest, welches von dem von der Adreßzählervorrichtung übertragenen Zählwert adressiert wird, und welche ein Bitdatenelement pro Bit aus den Auslesedaten, welche die vorbestimmte Datenlänge haben, ausliest, zur Umwandlung des Bitdatenelements einer Digitalform in ein Analogsignal, um eine optionale Steuersignalform zu bilden, und welche die optionale Steuersignalform nach außen leitet. Somit hat die Steuersignalform-Erzeugungsschaltung der Einbitart eine Konfiguration kleiner Schaltungsgröße, und kann effizient verschiedene Arten von Steuersignalformen schaffen, welche für viele Arten von Treiberschaltungen verwendet werden sollen.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, empfängt die Takterzeugungsvorrichtung ein Taktsignal und ein Horizontalsynchronisiersignal als Synchronisiersignal, und erzeugt einen Referenztakt, welcher einen vorbestimmten Frequenzwert hat, der mit dem Synchronisiersignal synchronisiert ist. Die Steuersignalform-Erzeugungsschaltung der Einbitart dieser Ausführung umfaßt ferner eine Grenzdaten- Haltevorrichtung zur Speicherung eines Horizontalperioden- Zählgrenzwerts als einen Zählgrenzwert, welcher für das Horizontalsynchronisiersignal verwendet wird. Die Dekodiervorrichtung erzeugt einen Adreßzähltakt, welcher synchron mit dem Referenztakt ist. Der Wert des Adreßzähltakts wird auf der Grundlage des Horizontalsynchronisier-Taktsignals zurückgesetzt. Die Adreßzählervorrichtung zählt die Zahl des Adreßzähltakts aus der Dekodiervorrichtung. Der gezählte Wert aus der Adreßzählervorrichtung wird auf der Grundlage des Horizontalsynchronisiersignals zurückgesetzt. Die Komparatorvorrichtung vergleicht den gezählten Wert aus der Adreßzählervorrichtung mit dem Horizontalsynchronzählgrenzwert und hält die Übertragung des Referenztakts an die Dekodiervorrichtung an, wenn der gezählte Wert und der Horizontalsynchron-Zählgrenzwert gleich sind. Die Speichervorrichtung stellt als Datenelement mit vorbestimmter Datenlänge ein Einbytedatenelement bereit. Die Auslese- Umwandlungsvorrichtung umfaßt eine Bytehaltevorrichtung, welche das von der Speichervorrichtung übertragene Bytedatenelement empfängt, auf der Grundlage des Adreßzähltakts als einer von der Dekodiervorrichtung übertragenen Datenhaltezeit, und welche das empfangene Bytedatenelement speichert, eine Schieberegistervorrichtung, welche das in der Einbyte-Haltevorrichtung gespeicherte Datenelement auf der Grundlage des Referenztakts in ein Bitdatenelement umwandelt, eine Bithaltevorrichtung zur Speicherung des Bitdatenelements, welches von der Schieberegistervorrichtung übertragen wurde, auf der Grundlage des Referenztakts, und eine Analogumwandlungsvorrichtung zur Umwandlung des Bitdatenelements, welches in Digitalform in der Einbit-Haltevorrichtung gespeichert ist, in ein Analogsignal, zur Erzeugung der optionalen Steuersignalform und zur Übertragung der erzeugten Steuersignalform nach außen. Somit hat die Steuersignalform-Erzeugungsschaltung der Einbitart der vorliegenden Erfindung eine Konfiguration einer kleinen Schaltungsgröße und kann effizient verschiedene Arten von Horizontalsteuersignalformen bereitstellen, welche mit verschiedenen Arten von Treiberschaltungen verwendet werden können.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, empfängt die Referenztakt- Erzeugungsvorrichtung ein Vertikalsynchronisiersignal und ein Horizontalsynchronisiersignal als Synchronisiersignal, und erzeugt einen Referenztakt, welcher einen vorbestimmten Frequenzwert hat, der mit dem Vertikalsynchronisiersignal synchronisiert ist. Die Steuersignalform-Erzeugungsschaltung der Einbitart dieser Ausführung umfaßt ferner eine Grenzdaten- Haltevorrichtung zur Speicherung eines Vertikalperioden- Zählgrenzwerts als Zählgrenzwert, welcher für das Vertikalsynchronisiersignal verwendet wird. Die Dekodiervorrichtung erzeugt einen Adreßzähltakt, welcher synchron mit dem Referenztakt ist. Der Wert des Adreßzähltakts wird auf der Grundlage des Horizontalsynchronisier-Taktsignals zurückgesetzt. Die Adreßzählervorrichtung zählt die Anzahl des Zähltakts aus der Dekodiervorrichtung. Der gezählte Wert aus der Adreßzählvorrichtung wird auf der Grundlage des Vertikalsynchronisiersignals zurückgesetzt. Die Komparatorvorrichtung vergleicht den gezählten Wert aus der Adreßzählervorrichtung mit dem Vertikalsynchron-Zählgrenzwert und hält die Übertragung des Referenzzähltakts an die Dekodiervorrichtung an, wenn der gezählte Wert und der Vertikalsynchron-Zählgrenzwert gleich sind. Die Speichervorrichtung stellt als Datenelement mit vorbestimmter Datenlänge ein Einbytedatenelement bereit. Die Auslese- Umwandlungsvorrichtung umfaßt eine Einbyte- Haltevorrichtung zum Empfangen des Einbytedatenelements aus der Speichervorrichtung, auf der Grundlage des Adreßzähltakts als einer von der Dekodiervorrichtung übertragenen Datenhaltezeit, und zur Speicherung des empfangenen Bytedatenelements, eine Schieberegistervorrichtung zur Umwandlung des in der Einbyte-Haltevorrichtung gespeicherten Bytedatenelements, auf der Grundlage des Referenztakts, in ein Bitdatenelement, eine Einbit-Haltevorrichtung, zur Speicherung des Bitdatenelements, welches von der Schieberegistervorrichtung übertragen wurde, auf der Grundlage des Referenztakts, und eine Analogumwandlungsvorrichtung, zur Umwandlung des Bitdatenelements der in der Einbit- Haltevorrichtung gespeicherten Digitalform in ein Analogsignal, zur Erzeugung der optionalen Steuersignalform und zur Übertragung der erzeugten Steuersignalform nach außen. Somit hat die Steuersignalform-Erzeugungsschaltung der Einbitart der vorliegenden Erfindung eine Konfiguration kleiner Schaltungsgröße, und kann effizient verschiedene Arten von Vertikalsteuersignalformen schaffen, welche von vielen Arten von Treiberschaltungen verwendet werden können.

In Übereinstimmung mit eine weiteren bevorzugten Ausführung der vorliegenden Erfindung, umfaßt die Einbit-Haltevorrichtung ein erstes Flip-Flop, welches den Referenztakt empfängt, eine erste NOR-Schaltung zum Empfangen eines Ausgangssignals aus dem ersten Flip-Flop und des Referenztakts, eine zweite NOR- Schaltung zum Empfangen des umgekehrten Signals des Ausgangssignals aus dem ersten Flip-Flop und des Referenztakts, ein zweites Flip-Flop zum Halten eines Einbit- Datenelements aus der Schieberegistervorrichtung, auf der Grundlage der Ausgabe aus der NOR-Schaltung als einem Taktsignal und zur Ausgabe eines Addiersignals, und ein drittes Flip-Flop zum Halten des von der Schieberegistervorrichtung übertragenen Bitdatenelements, auf der Grundlage der Ausgabe aus der zweiten NOR-Schaltung als einem Taktsignal und zur Ausgabe eines Subtrahiersignals. Die Einbit-Haltevorrichtung schafft Addiersignale und Subtrahiersignale, um die Analogumwandlungsschaltung zu betreiben.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, umfaßt die Analogumwandlungsvorrichtung eine Addier/Subtrahier-Schaltung zum Empfangen des Addiersignals aus dem zweiten Flip-Flop an einem invertierenden Eingang und des subtrahierten Signals aus dem dritten Flip-Flop an einem nicht invertierenden Eingang, und zur gleichzeitigen Ausführung eines Addiervorganges und eines Subtrahiervorganges, eine Integralschaltung zum Empfangen des Ausgangssignals aus der Addier/Subtrahier- Schaltung an einem invertierenden Eingang, und eine Spannungsfolgerschaltung zum Empfangen des Ausgangs der Integralschaltung an einem nicht invertierenden Eingang und zur Erzeugung der Steuersignalform, welche zu den Treiberschaltungen geführt werden kann.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, umfaßt die Steuersignalform- Erzeugungsschaltung der Einbitart ferner eine Einschreibe- Erlaubnisvorrichtung, um einen Datenersetzungsvorgang zu gestatten, um Datenelemente, welche in der Speichervorrichtung gespeichert sind, durch neue Datenelemente zu ersetzen, während ein Austastungssignal zur Löschung des Rücklaufstrichs einer Bildzeile empfangen wird. Die Einschreibe- Erlaubnisvorrichtung führt den Datenersetzungsvorgang während einer Bildanzeigeperiode durch, welche auf der Grundlage der Steuersignalformen durchgeführt wird, ohne daß eine Verzerrung der angezeigten Bilder bewirkt wird.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, speichert die Speichervorrichtung eine Gleichstromkomponente und eine Wechselstromkomponente eines Bytedatenelements in unterschiedlichen Speicherfeldern, welche jeweils von verschiedenen Adressen adressiert werden.

Die Dekodiervorrichtung erzeugt Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente synchron mit dem Referenztakt. Die Steuersignalform- Erzeugungsvorrichtung der Einbitart umfaßt ferner eine Adressumschaltvorrichtung, um alternierend die Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente zu schalten, eine Einbyte-Haltevorrichtung, um den Adreßzähltakt für die Gleichstromkomponente, welcher von der Dekodiervorrichtung übertragen wurde, als einen Haltezeittakt zu empfangen, und ein Einbyte-Datenelement aus der Speichervorrichtung, nämlich die Gleichstromkomponente, speichert, und die D/A-Umwandlungsvorrichtung zur Umwandlung der Gleichstromkomponente einer Digitalform in ein Analogsignal einer Analogform und zur optionalen Bestimmung einer Spannung als einer Startspannung, indem die Gleichstromkomponente verwendet wird, und einer Spannung, welche nach der Startspannung verwendet wird, indem die Wechselstromkomponente verwendet wird, um eine Steuersignalform zu erzeugen, welche einen großen Dynamikbereich hat, der pro Periode veränderbar sein kann.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, umfaßt die Steuersignalform- Erzeugungsschaltung der Einbitart eine digitale Ausgabeperiode-Erlaubnisschaltung, um ein Erlaubnispulssignal zu empfangen, zur Steuerung einer Periode, so daß ein Bitdatenelement aus der Einbit-Haltevorrichtung zu der Analogumwandlungsvorrichtung geführt wird, und um zu steuern, so daß das Bitdatenelement der Analogvorrichtung während des Empfang des Erlaubnispulssignals geliefert wird, und zur Erzeugung einer optionalen Steuersignalform, welche einen gleichmäßigen Pulshöhenwert hat, entsprechend der Veränderung der Frequenz des Synchronisiersignals, während Bilder auf einem CRT angezeigt werden, auf der Grundlage der Steuersignalform. Dies kann das Auftreten von Bildverzerrungen verhindern, welche durch die Veränderung der Frequenz des horizontalen oder vertikalen Synchronisiersignals verursacht werden.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, umfaßt die Steuersignalform- Erzeugungsschaltung der Einbitart eine Umkehrtakt- Erzeugungsvorrichtung zum Empfangen des Referenztakts, welcher einen vorbestimmten Frequenzwert hat und von der Referenztakt- Erzeugungsvorrichtung übertragen wird, und zur Erzeugung und Bereitstellung eines Umkehrtakts des Referenztakts, eine zweite Einbyte-Haltevorrichtung zum Empfangen des Bytedatenelements aus der Speichervorrichtung, auf der Grundlage des Adreßzähltakts als einer von der Dekodiervorrichtung übertragenen Datenhaltezeit, und zur Speicherung des empfangenen Bytedatenelements auf der Grundlage des Adreßzähltakts, eine zweite Schieberegistervorrichtung zur Umwandlung des in der zweiten Einbyte-Haltevorrichtung gespeicherten Bytedatenelements auf der Grundlage des Umkehrtakts in ein Bitdatenelement, und eine zweite Einbit- Haltevorrichtung zum vorübergehenden Speichern des Bitdatenelements, welches von der zweiten Schiebevorrichtung übertragen wurde, auf der Grundlage des invertierten Takts. Die Analogumwandlungsvorrichtung erzeugt eine Steuersignalform auf der Grundlage der Ausgaben aus der Einbit-Haltevorrichtung und der zweiten Einbit-Haltevorrichtung. Somit kann die Auflösung der Steuersignalform pro Bit während einer Bildanzeigeperiode auf einem CRT verbessert werden, auf der Grundlage der von der Analogumwandlungsvorrichtung übertragenen Steuersignalform.

In Übereinstimmung mit einer weiteren bevorzugten Ausführung der vorliegenden Erfindung, empfängt die Referenztakt- Erzeugungsvorrichtung ein Synchronisiersignal und erzeugt einen Referenztakt, welcher synchron zu dem Synchronisiersignal einen gewünschten Frequenzwert hat. Die Steuersignalform- Erzeugungsschaltung der Einbitart umfaßt ferner eine Umkehrtakt-Erzeugungsvorrichtung zum Empfangen des Referenztakts, welcher einen gewünschten Frequenzwert hat und von der Referenztakt-Erzeugungsvorrichtung übertragen wird, und zu Erzeugung und Bereitstellung eines Umkehrtakts des Referenztakts. Die Grenzdaten-Haltevorrichtung speichert einen Periodenzählgrenzwert als einen Zählgrenzwert, welcher für das Synchronisiersignal verwendet wird. Die Dekodiervorrichtung erzeugt einen Adreßzähltakt, welcher für die Gleichstromkomponente und die Wechselstromkomponente synchron mit dem Referenztakt verwendet wird. Die Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente werden auf der Grundlage des Synchronisiersignals zurückgesetzt. Die Steuersignalform-Erzeugungsvorrichtung der Einbitart umfaßt ferner eine Adressumschaltungsvorrichtung, um alternierend die Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente, welche von der Dekodiervorrichtung übertragen werden, umzuschalten, eine Adreßzählervorrichtung zum Zählen der Zahl der Adreßtakte, welche von der Adressumschaltevorrichtung übertragen werden, wobei der Zählerwert auf der Grundlage des Synchronisiersignals zurückgesetzt wird, eine Speichervorrichtung zur Speicherung einer Gleichstromkomponente und einer Wechselstromkomponente eines Bytedatenelements in unterschiedlichen Speicherfeldern, welche von verschiedenen Adressen adressiert werden, und zum Auslesen eines Bytedatenelements, das bereits im Speicher selbst gespeichert wurde, beim Empfang des adreßgezählten Wertes als von der Adreßzählervorrichtung übertragenen Adressen, eine Einbyte-Haltevorrichtung, welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet ist, zum Empfangen der Adreßzähltakte, welche von der Dekodiervorrichtung übertragen wurden, als einem Haltezeittakt, und zur Speicherung eines Einbyte-Datenelements aus der Speichervorrichtung auf der Grundlage des Adreßzähltakts, eine Schieberegistervorrichtung, welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet ist, zur Umwandlung des in der Einbyte-Haltevorrichtung gespeicherten Bytedatenelements auf der Grundlage des Referenztakts und des Umkehrtakts in ein Bitdatenelement, eine Einbit-Haltevorrichtung, welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet ist, zur Speicherung des Bitdatenelements, welches an die Schieberegistervorrichtung übertragen wurde, auf der Grundlage des Referenztakts und des Umkehrtakts, eine Analogumwandlungsvorrichtung zur Umwandlung des Bitdatenelements einer Digitalform, welches in der Einbit- Haltevorrichtung gespeichert wurde, in ein Analogsignal, eine Einschreibe-Erlaubnisvorrichtung zum Gestatten eines Datenersetzungsvorgangs, um in der Speichervorrichtung gespeicherte Datenelemente durch neue Datenelemente zu ersetzen, während ein Austastungssignal zur Löschung des Rücklaufstrichs einer Bildzeile empfangen wird, eine Einbit- Haltevorrichtung für die Gleichstromkomponente, zum Empfangen des Adreßzähltakts für die Gleichstromkomponente aus der Dekodiervorrichtung als einer Haltezeit und zur Speicherung des Datenelements der Gleichstromkomponente aus der Speichervorrichtung, eine Digital/Analog-Umwandlungsvorrichtung (D/A) zur Umwandlung des in der Einbyte-Haltevorrichtung für die Gleichstromkomponente gespeicherten Bytedatenelements in ein Analogsignal, und eine digitale Ausgabeperiode- Erlaubnisvorrichtung, welche zwischen der Einbit- Haltevorrichtung und der Analogumwandlungsvorrichtung angeordnet ist, um ein Erlaubnispulssignal zu empfangen, zur Steuerung eine Periode, um ein Bitdatenelement aus der Einbit- Haltevorrichtung an die Analogumwandlungsvorrichtung zu liefern, und zur Steuerung, so daß das Bitdatenelement der Analogvorrichtung während des Empfangs des Erlaubnispulssignals geliefert wird, und zur Erzeugung einer optionalen Steuersignalform, welche einen gleichmäßigen Pulshöhenwert hat, gemäß der Veränderung der Frequenz des Synchronisiersignals, während Bilder auf einem großen CRT auf der Grundlage der Steuersignalformen angezeigt werden. Die Steuersignalform- Erzeugungsschaltung der Einbitart addiert die Steuersignalform aus der Analogumwandlungsvorrichtung und die Ausgabe aus der D/A-Umwandlungsvorrichtung und erzeugt eine optionale Steuersignalform und liefert diese nach außen. Die Steuersignalform-Erzeugungsschaltung der Einbitart kann die Erzeugung der Bildverzerrungen verhindern, die von der Veränderung der Frequenz des horizontalen oder vertikalen Synchronisiersignals herrühren, und kann die Vertikalkomponente in der Steuersignalform pro Periode steuern, und kann optionale Steuersignalformen erzeugen, welche einen gleichmäßigen Pulshöhenwert haben, entsprechend der Veränderung der Frequenz des Synchronisiersignals, während Bilder auf einem CRT auf der Grundlage der Steuersignalformen angezeigt werden, und kann die Auflösung der Steuersignalform verbessern, und kann den Pulshöhenwert der Steuersignalform mit hoher Genauigkeit steuern.

Diese und andere Verbesserungen, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden, ausführlichen Beschreibung der vorliegenden Erfindung besser verständlich, insbesondere zusammengenommen mit den begleitenden Zeichnungen, in welchen:

Fig. 1 ein Blockdiagramm ist, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als einer ersten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 2A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 1 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 2B ist ein Erklärungsdiagramm, welches den Inhalt des Speichers zeigt.

Fig. 3 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der zweiten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 4A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 3 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 4B ist ein Erklärungsdiagramm, welches den Inhalt des Speichers zeigt.

Fig. 5 ist ein Blockdiagramm, welches eine Konfiguration der Einbit-Halteschaltung zeigt, die in der Steuersignalform- Erzeugungsschaltung der Einbitart enthalten ist, die in den Fig. 1 und 3 gezeigt ist.

Fig. 6 ist ein Zeitdiagramm, welches den Betrieb der Einbit- Halteschaltung zeigt, die in Fig. 5 gezeigt ist.

Fig. 7 ist ein Blockdiagramm, welches eine Konfiguration der Analogumwandlungsschaltung zeigt, die in den Steuersignalform- Erzeugungsschaltungen der Einbitart enthalten ist, die in den Fig. 1 und 3 gezeigt werden.

Fig. 8 ist ein Zeitdiagramm, welches den Betrieb der in Fig. 7 gezeigten Analogumwandlungsschaltung zeigt.

Fig. 9 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der dritten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 10 ist ein Zeitdiagramm, welches den Betrieb der in der Fig. 9 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 11 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der vierten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 12A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 11 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 12B ist ein Erklärungsdiagramm, welches den Inhalt des Speichers zeigt.

Fig. 13 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der fünften Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 14 ist ein Zeitdiagramm, welches den Betrieb Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 15 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der sechsten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 16 ist ein Taktdiagramm, welches den Betrieb der in Fig. 15 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 17 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als der siebten Ausführung gemäß der vorliegenden Erfindung zeigt.

Fig. 18 ist ein Blockdiagramm, welches eine Konfiguration einer konventionellen Steuersignalform-Erzeugungsschaltung der Einbitart zeigt.

Fig. 19A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 18 gezeigten, konventionellen Steuersignalform- Erzeugungsschaltung der Einbitart zeigt.

Fig. 19B ist ein Erklärungsdiagramm, welches den Inhalt des Speichers zeigt.

Andere Merkmale dieser Erfindung gehen aus der folgenden Beschreibung bevorzugter Ausführungen hervor, welche zum Zwecke der Veranschaulichung der Erfindung dargelegt werden, und nicht als beschränkend anzusehen sind.

Bevorzugte Ausführungen einer Steuersignalform- Erzeugungsschaltung der Einbitart gemäß der vorliegenden Erfindung werden nun unter Bezugnahme auf die Zeichnungen beschrieben.

Ausführung 1

Fig. 1 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als erster Ausführung gemäß der vorliegenden Erfindung zeigt. In dem Diagramm bezeichnet die Bezugsziffer 1 eine Referenztakt- Erzeugungsschaltung (Referenztakt-Erzeugungsvorrichtung), welche ein Horizontalsynchronisiersignal HD empfängt und einen Referenztakt erzeugt, der einen vorbestimmten Frequenzwert hat, synchron zu dem Horizontalsynchronisiersignal, 2 bezeichnet eine Grenzdaten-Halteschaltung (Grenzdaten-Haltevorrichtung) zur Einstellung eines Zählgrenzwerts, welcher zur Begrenzung eines in einem Adreßzähler (Adreßzählervorrichtung) 4 gespeicherten Zählwerts verwendet wird, wobei der Adreßzähler 4 später beschrieben wird, und zur vorübergehenden Speicherung des Zählgrenzwerts, 3 bezeichnet eine NAND-Schaltung, welche zur Bewirkung der Funktion der NAND-Schaltung selbst aus der Referenztakt-Generatorschaltung 1 und einen Komparator (Komparatorvorrichtung), welcher später beschrieben wird, Ausgabesignale empfängt, und 4 bezeichnet einen Adreßzähler, welcher einen Zähler hat, zur Zählung der Zahl der von einem Dekodierer (Dekodiervorrichtung) übertragenen Adreßzähltakte, wobei auch der Dekodierer 7 später beschrieben wird. Der in dem Adreßzähler 4 gespeicherte Zählwert wird zurückgesetzt, wenn der Adreßzähler das von außen übertragene Horizontalsynchronisiersignal empfängt.

Die Bezugsziffer 5 bezeichnet den Komparator zum Vergleichen des gezählten Wertes aus dem Adreßzähler 4 mit den in der Grenzdaten-Halteschaltung 2 gespeicherten, eingestellten Daten, und zur Schaffung eines Steuersignals für die NAND-Schaltung 3, wobei ein Spannungspotential des Steuersignals von einem hohem Pegel auf einen niedrigen Pegel verändert wird, wenn der gezählte Wert und die in der Grenzdaten-Halteschaltung 2 gespeicherten Zählgrenzdaten gleich sind.

Bezugsziffer 6 bezeichnet eine Speichervorrichtung, welche den gezählten Wert als ein Adreßdatenelement empfängt, welches von dem Adreßzähler 4 übertragen wird, und ein Bytedatenelement eines Bytes, welches in dem Speicherfeld gespeichert ist, das von dem gezählten Wert adressiert wird, bereitstellt, die Bezugsziffer 7 den Dekodierer zur Erzeugung von Adreßzähl- Taktsignalen synchron mit dem Referenztakt, welcher den vorbestimmten Frequenzwert hat und durch die NAND-Schaltung 3 übertragen wird. Der Wert des Adreßzähltakts wird zurückgesetzt, indem das Horizontalsynchronisiersignal empfangen wird.

Die Bezugsziffer 8 bezeichnet eine Einbyte-Halteschaltung (Einbyte-Haltevorrichtung), welche den Adreßzähltakt als eine von dem Dekodierer 7 übertragene Haltezeit empfängt, und vorübergehend ein Bytedatenelement aus dem Speicher 6 synchron mit dem Adreßzähltakt speichert, 9 bezeichnet ein Schieberegister (Schieberegistervorrichtung), welches den Referenztakt mit dem vorbestimmten Frequenzwert, der von der Referenztakt-Erzeugungsschaltung 1 übertragen wird, empfängt, und das in der Einbyte-Halteschaltung 8 gespeicherte Bytedatenelement in Bitdatenelemente umwandelt und das Bitdatenelement pro Bit bereitstellt, 10 bezeichnet eine Einbit-Halteschaltung (Einbit-Haltevorrichtung) zum vorübergehenden Speichern des Bitdatenelements, welches von der Schieberegisterschaltung 9 übertragen wird, synchron mit dem Referenztaktsignal, welches den vorbestimmten Frequenzwert hat und von der Referenztakt-Erzeugungsschaltung 1 übertragen wird.

Die Bezugsziffer 11 bezeichnet eine Analogumwandlungsvorrichtung (Analogumwandlungsvorrichtung), welche das Bitdatenelement aus der Einbit-Halteschaltung 10 in ein Analogsignal umwandelt. Somit erzeugt die Analogumwandlungsschaltung 11 die Analogsignale als Horizontalsteuersignalformen und liefert die Horizontalsteuersignalformen an Treiberschaltungen (nicht abgebildet), welche für CRTs verwendet werden. Die Einbyte- Halteschaltung 8, das Schieberegister 9, die Einbit- Halteschaltung 10 und die Analogumwandlungsschaltung bilden eine Auslese-Umwandlungsschaltung (Auslese- Umwandlungsvorrichtung).

Jedes der Bitdatenelemente in dem Bytedatenelement aus dem Speicher 6 wird pro Bit der Analogumwandlungsschaltung 11 über die Einbit-Halteschaltung 10 durch die Schieberegisterschaltung 9 bereitgestellt. Schließlich wandelt die Analogumwandlungsschaltung 11 das aus der Einbit- Halteschaltung 10 übertragene Bitdatenelement in eine optionale Steuersignalform um.

Als nächstes wird der Betrieb der Steuersignalform- Erzeugungsschaltung der Einbitart der ersten Ausführung beschrieben.

Fig. 2A ist ein Zeitdiagramm, welches den Betrieb der in Fig. 1 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart der ersten Ausführung zeigt.

Die Referenztaktsignal-Erzeugungsschaltung 1 erzeugt einen Referenztakt, welcher einen vorbestimmten Frequenzwert hat, indem das von außen übertragene Taktsignal synchron mit dem Horizontalsynchronisiersignal geteilt wird. Der Adreßzähler 4 empfängt den Adreßzähltakt, welcher von dem Dekodierer 7 synchron mit dem Referenztakt, der den vorbestimmten Frequenzwert hat, übertragen wird, und erhöht einen gezählten Wert um ein 1, auf der Grundlage des empfangenen Adreßzähltakts.

Als nächstes empfängt der Speicher 6 die Ausgabe als ein von der Adreßzählerschaltung 4 übertragenes Adreßdatenelement, und liest ein in dem Speicher 6 selbst gespeichertes Bytedatenelement aus, welches von dem Adreßdatenelement adressiert wird. Die Einbyte-Halteschaltung 8 empfängt den Adreßzähltakt als eine Haltezeit aus dem Dekodierer 7 (der Wert des Adreßzähltakt wird zurückgesetzt, wenn der Dekodierer 7 das Horizontalsynchronisiersignal von außen empfängt), und speichert vorübergehend das aus dem Speicher 6 ausgelesene Bytedatenelement. Zur gleichen Zeit, während die Einbyte- Halteschaltung 8 das Bytedatenelement hält, wandelt das Schieberegister 9 das Bytedatenelement in Bitdatenelemente um und stellt die Bitdatenelemente pro Bit der Einbit- Halteschaltung 10 bereit, synchron mit dem Referenztakt, der den vorbestimmten Frequenzwert hat und von der Referenztakt- Erzeugungsschaltung 1 erzeugt wird.

Die Einbit-Halteschaltung 10 speichert vorübergehend das Bitdatenelement, welches aus dem Schieberegister 9 übertragen wurde, synchron mit dem Referenztakt aus der Referenztakt- Erzeugungsschaltung 1. Gleichzeitig wandelt die Analogumwandlungsschaltung 11 das Bitdatenelement aus der Einbit-Halteschaltung 10 in ein Analogsignal um, und erzeugt eine Horizontalsteuersignalform und liefert diese an die Treiber (nicht abgebildet) für die CRTs.

Andererseits wurde der Adreßzählgrenzwert in der Grenzdaten- Halteschaltung 2 bereits gespeichert, um den von dem Adreßzähler 4 durchgeführten Zählvorgang zu begrenzen. Der Komparator 5 vergleicht den in der Grenzdaten-Halteschaltung 2 gespeicherten Adreßzählgrenzwert mit dem gezählten Wert aus dem Adreßzähler 4. Wenn beide Werte übereinstimmen, erzeugt der Komparator 5 ein Steuersignal, dessen Spannungspotential von einem hohen Pegel auf einen niedrigen Pegel verändert wird, und liefert das erzeugte Steuersignal an die NAND-Schaltung 3. Da der Pegel des Steuersignals aus dem Komparator 5 den hohen Pegel annimmt, wenn beide Werte übereinstimmen, d. h. die NAND- Schaltung 3 das Steuersignal mit niedrigem Pegel empfängt, welches von dem Komparator 5 übertragen wurde, überträgt der Dekodierer 7 nicht den Adreßzähltakt an den Adreßzähler 4 und die Einbyte-Halteschaltung 8 synchron mit dem Referenztakt aus der Referenztakt-Erzeugungsschaltung 1.

Die Übertragung des Adreßzähltakts aus dem Dekodierer 7 an die Adreßzählerschaltung 4 zur Erhöhung des gezählten Werts des Zählers in dem Adreßzähler 4 um eins, wird angehalten. Ferner wird ebenfalls die Übertragung des Adreßzähltakts vom Dekodierer 7 an die Einbyte-Halteschaltung 8 angehalten. In diesem Fall werden keine Datenelemente aus dem Speicher 6 ausgelesen. Auf die oben beschriebene Weise werden optionale Steuersignalformen erzeugt, synchron mit der Veränderung der Frequenz des Horizontalsynchronisiersignals HD. Die erzeugte Horizontalsteuersignalform wird von der Steuersignalform- Erzeugungsschaltung der Einbitart der ersten Ausführung an äußere Treiber (in den Zeichnungen weggelassen) für CRTs übertragen.

Der Betrieb und die Konfiguration der Einbit-Halteschaltung 10 und der Analogumwandlungsschaltung 11 werden ausführlich in der Beschreibung der zweiten Ausführung beschrieben. In der zweiten Ausführung sind die Konfiguration und der Betrieb der Einbit- Halteschaltung 10 und der Analogumwandlungsschaltung 11 die gleichen wie in den ersten und zweiten Ausführung.

Wie oben ausführlich beschrieben, wird in der Steuersignalform- Erzeugungsschaltung der Einbitart der ersten Ausführung gemäß der vorliegenden Erfindung, ein in dem Speicher 6 gespeichertes Bytedatenelement ausgelesen und in Bitdatenelemente getrennt. Jedes der von dem Schieberegister 9 getrennte und von der Einbit-Halteschaltung 10 gehaltene Bitdatenelement wird von der Analogumwandlungsschaltung 11 in ein Analogsignal umgewandelt, um eine optionale Horizontalsteuersignalform zu erzeugen. Daher kann die vorliegende Erfindung eine Steuersignalform- Erzeugungsschaltung der Einbitart schaffen, die in ihrer Schaltungskonfiguration eine kleine Größe hat.

Ausführung 2

In der Zeichnung bezeichnet die Bezugsziffer 1 eine Referenztakt-Erzeugungsschaltung (Referenztaktgenerator), welche ein Horizontalsynchronisiersignal HD und ein Vertikalsynchronisiersignal VD empfängt, welche von außen übertragen werden, und einen Referenztakt erzeugt, der einen vorbestimmten Frequenzwert hat, welcher synchron ist mit dem Vertikalsynchronisiersignal VD. Einer der Ausgangsanschlüsse des Adreßzählers 4 und des Dekodierers 7 empfängt das Vertikalsynchronisiersignal VD. Für Komponenten, die in Betrieb und Konfiguration gleich sind wie die in der ersten Ausführung verwendeten Komponenten, werden die gleichen Bezugsziffern verwendet, so daß die Beschreibung dieser Komponenten hier weggelassen wird.

In der Steuersignalform-Erzeugungsschaltung der Einbitart der ersten Ausführung, welche in Fig. 1 gezeigt wurde, wird die Horizontalsteuersignalform auf der Grundlage des Horizontalsynchronisiersignals HD erzeugt. In der Steuersignalform-Erzeugungsschaltung der Einbitart der zweiten Ausführung, welche in Fig. 3 gezeigt wird, wird die Vertikalsteuersignalform auf der Grundlage des Vertikalsynchronisiersignals VD erzeugt.

Fig. 5 ist eine Blockdiagramm, welches eine Konfiguration der Einbit-Halteschaltung zeigt, die in den Steuersignalform- Erzeugungsschaltung der Einbitart der ersten und zweiten Ausführungen, welche in den Fig. 1 und 3 gezeigt werden, eingebaut ist. In dem Diagramm bezeichnen die Bezugsziffern 12, 15 und 16 einen ersten Flip-Flop, einen zweiten Flip-Flop und einen dritten Flip-Flop. Bezugsziffern 13 und 14 bezeichnen eine erste NOR-Schaltung und eine zweite NOR-Schaltung.

Die Einbit-Halteschaltung 10 empfängt ein erstes Bitdatenelement, welches von den Schieberegister 9 übertragen wird, und den Referenztakt von der Referenztakt- Erzeugungsschaltung 1, und erzeugt ein Addiersignal und ein Subtrahiersignal, welche die Analogumwandlungsschaltung 11 betreiben.

Fig. 7 ist ein Blockdiagramm, welches eine Konfiguration der Analogumwandlungsschaltung zeigt, die in den Steuersignalform- Erzeugungsschaltungen der Einbitart der ersten und zweiten Ausführung, welche in den Fig. 1 und 3 gezeigt sind, eingebaut ist. In dem Diagramm bezeichnet die Bezugsziffer 71 eine Addier/Subtrahier-Schaltung, 72 bezeichnet eine Integrationsschaltung, 73 bezeichnet eine Spannungsfolgerschaltung, 17, 22 und 26 bezeichnen Operationsverstärker, 18-21, 23 und 11 bezeichnen Widerstände und 25 bezeichnet einen Kondensator.

Die Analogumwandlungsschaltung 11 umfaßt die Addier/Subtrahier- Schaltung 71, die Integrationsschaltung 72 und die Spannungsfolgerschaltung 73.

Die Addier/Subtrahier-Schaltung 71 in der Analogumwandlungsschaltung 11 empfängt das Addiersignal und das Subtrahiersignal, welche von der Einbit-Halteschaltung 10 übertragen werden, und erzeugt ein Addier/Subtrahier-Signal OUT1, dessen Pegel hoch wird, wenn der Pegel des Subtrahiersignals auf hohem Pegel ist, und niedrig wird, wenn der Pegel des Addiersignals hoch ist.

Die Integrationsschaltung 72 empfängt das Addier/Subtrahier- Signal OUT1 aus der Addier/Subtrahier-Schaltung 71 und erzeugt ein Integrationssignalform Signal OUT2, dessen Spannungspegel erniedrigt wird, wenn der Pegel des Addier/Subtrahier-Signals OUT1 auf hohem Pegel ist, und dessen Spannungspegel erhöht wird, wenn der Pegel des Addier/Subtrahier-Signals OUT1 auf niedrigem Pegel ist. Die Spannungsfolgerschaltung 73 empfängt die Integrationssignalform OUT2, welche von der Integrationsschaltung 72 übertragen wird und erzeugt eine Steuersignalform, deren Spannungspegel proportional zum Spannungspegel des Integrationssignalform-Signals OUT2 ist. Somit erzeugt die Analogumwandlungsschaltung 11 die Horizontalsteuersignalform und die Vertikalsteuersignalform, um den Betrieb von Treibern (nicht abgebildet) zu steuern.

Als nächstes wird der Betrieb der Steuersignalform- Erzeugungsschaltung der Einbitart der zweiten Ausführung beschrieben.

Fig. 4A ist ein Zeitdiagramm, welches den Betrieb der Steuersignalform-Erzeugungsschaltung der Einbitart der zweiten Ausführung zeigt, welche in Fig. 3 gezeigt ist.

Die Referenztakt-Erzeugungsschaltung 1 empfängt das Horizontalsynchronisiersignal HD und Vertikalsynchronisiersignal VD als Referenztakte, und teilt das Horizontalsynchronisiersignal HD, um den Referenztakt zu erzeugen, welcher einen vorbestimmten Frequenzwert hat. Weitere Betriebsabläufe der Komponenten in der Steuersignalform- Erzeugungsschaltung der Einbitart der zweiten Ausführung sind die gleichen wie jene der Steuersignalform-Erzeugungsschaltung der Einbitart der ersten Ausführung. Das bedeutet, daß optionale Steuersignalformen gemäß der Frequenzveränderung des Vertikalsynchronisiersignal VD erzeugt werden und den Treibern (nicht abgebildet) bereitgestellt werden.

Fig. 6 ist ein Zeitdiagramm, welches den Betrieb der in Fig. 5 gezeigten Einbit-Halteschaltung 10 zeigt.

Die Einbit-Halteschaltung 10 empfängt ein von dem Schieberegister 9 übertragenes Bitdatenelement und erzeugt das Addiersignal und das Subtrahiersignal, um die Analogumwandlungsschaltung 11 zur betreiben. Fig. 6 zeigt die zeitliche Beziehung zwischen dem Referenztakt, dem von dem Schieberegister 9 übertragenen Bitdatenelement und dem Addiersignal und dem Subtrahiersignal. Der erste Flip-Flop 12 erzeugt Phasentorsteuersignale GATE 1 und GATE 2 auf der Grundlage des empfangenen Referenztakts. Als nächstes erzeugt die erste NOR-Schaltung 13 ein Zeittaktsignal CLK 1 durch Torsteuern des Referenztakts auf der Grundlage der Phasentorsteuersignale GATE 1 und GATE 2. Die zweite NOR- Schaltung 14 erzeugt ein Schalttaktsignal CLK 2 durch Torsteuern des Referenztakts auf der Grundlage des Phasentorsteuersignals GATE 2. Die zweite Flip-Flop-Schaltung hält ein Bitdatenelement, welches auf der Grundlage des Zeittaktsignals CLK 1 empfangen wurde und erzeugt das Addiersignal und stellt dieses bereit.

Andererseits hält der dritte Flip-Flop 16 das auf der Grundlage des Zeittaktsignals CLK 2 empfangene Bitdatenelement und erzeugt das Subtrahiersignal und stellt dieses bereit.

Wie in dem Zeitdiagramm der Fig. 6 gezeigt, ergeben sich für ein Bitdatenelement 3 Fälle, wie "1010" bzw. "0101", "0000" oder "1111".

Wenn das Bitdatenelement "1010" oder "0101" ist, nehmen sowohl das Addiersignal als auch das Subtrahiersignal einen Nullpegel (Konstantzustand) ein, wenn es "0000" ist, nimmt der Pegel des Addiersignals den Nullpegel (zunehmender Pegel ein) und der Pegel des Subtrahiersignals nimmt den 1-Pegel (abnehmender Zustand) ein. Wenn das Bitdatenelement "1111" ist, nimmt der Pegel des Addiersignals den 1-Pegel (abnehmender Pegel) ein und das Subtrahiersignal nimmt den Nullpegel (zunehmender Zustand) ein.

Fig. 8 ist ein Zeitdiagramm, welches den Betrieb der Analogumwandlungsschaltung 11 zeigt, die in der Fig. 7 gezeigt wird. Fig. 8 zeigt die Beziehung zwischen dem Addiersignal, dem Subtrahiersignal und dem Steuersignalform-Ausgabesignal als dem Ausgabesignal der Analogumwandlungsschaltung 11.

Die Analogumwandlungsschaltung 11 empfängt das Addiersignal und das Subtrahiersignal, welche von der Einbit-Halteschaltung übertragen werden, und erzeugt die Ausgabesteuersignalform, um die Treiberschaltungen (nicht abgebildet) zu betreiben.

Die Addier/Subtrahier-Schaltung 71, welche den Operationsverstärker 17 und die Widerstände 18-21 umfaßt, empfängt das Addiersignal und das Subtrahiersignal, welche von der Einbit-Halteschaltung übertragen werden, und erzeugt das Addier/Subtrahiersignal OUT1. Die Integrationsschaltung 72 empfängt das Addier/Subtrahiersignal OUT1 und erzeugt das integrierte Signalform-Signal OUT2. Wenn der Pegel des Addier/Subtrahier-Signals OUT1 auf einem hohen Pegel ist, nämlich wenn das Bitdatenelement "0000" wird, geht das integrierte Signalform-Signal OUT2 in den abnehmenden Zustand, und bei dem ±0-Pegel, nämlich wenn das Bitdatenelement "1010" oder "0101" zu ist, geht das integrierte Signalform-Signal OUT2 in den konstanten Zustand, und beim -1-Pegel, nämlich wenn das Bitdatenelement "1111" zu wird, geht das integrierte Signalform-Signal OUT2 in den zunehmenden Zustand.

Somit kann ein optionales integriertes Signalform-Signal erzeugt werden, indem das Muster des Signals eines Bitdatenelements verwendet wird. Das erzeugte optionale integrierte Signalform-Signal wird an die Spannungsfolgerschaltung 73 übertragen. Die Spannungsfolgerschaltung 73 umfaßt den Operationsverstärker 26 und die Widerstände 27 bis 30, und wandelt das empfangene integrierte Signalform-Signal OUT2 unter Verwendung einer Impedanzwandlung um, zur Erzeugung von Steuersignalformen. Diese Steuersignalformen werden nach außen geführt, beispielsweise an Treiber (nicht abgebildet).

Wie oben ausführlich beschrieben, wird in der Steuersignalform- Erzeugungsschaltung der Einbitart der zweiten Ausführung gemäß der vorliegenden Erfindung, ein in dem Speicher 6 gespeichertes Bytedatenelement in Bitdatenelemente separiert. Die Analogumwandlungsschaltung 11 wandelt jedes der Bitdatenelemente in ein Analogsignal für jedes der Bitdatenelemente um, zur Erzeugung von optionalen Vertikalsteuersignalformen. Dadurch kann die vorliegende Erfindung eine Steuersignalform-Erzeugungsschaltung der Einbitart schaffen, welche klein in ihrer Schaltungskonfiguration ist, da kein Einbau eines Speichers und eines D/A-Wandlers für jede erforderliche Steuersignalform erforderlich ist.

Ausführung 3

Fig. 9 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als einer dritten Ausführung gemäß der vorliegenden Erfindung zeigt.

In dem Diagramm bezeichnet die Bezugsziffer 31 eine Einschreibe-Erlaubnisschaltung (Einschreibe- Erlaubnisvorrichtung) 31 für die Steuerung des Betriebs, bei welchem die in dem Speicher 6 gespeicherten Datenelemente ersetzt werden, während ein Austastungssignal zur Löschung des Rücklaufstrichs einer Bildzeile auf den hohen Pegel geht.

Die gleichen Bezugsziffern, welche in der Steuersignalform- Erzeugungsschaltung der Einbitart der in den Fig. 1 von 3 gezeigten ersten und zweiten Ausführungen verwendet wurden, werden für die Komponenten in der Steuersignalform- Erzeugungsschaltung der Einbitart der dritten Ausführung verwendet. Daher wird deren Beschreibung der kürze halber hier weggelassen. In der dritten Ausführung empfängt die Einschreibe-Erlaubnisschaltung 31 das Austastungssignal zur Löschung des Rücklaufstrichs einer Bildzeile und führt den Speicherdaten-Ersetzungsvorgang durch, während der Pegel des Austastungssignals auf dem hohen Pegel ist. Daher kann der Erzeugungsvorgang von Steuersignalformen effizient durchgeführt werden.

Die Vorgänge, welche die gleichen sind, wie die Vorgänge in den in den Fig. 1 bis 4 gezeigten ersten und zweiten Ausführungen, werden hier der kürze halber weggelassen.

Fig. 10 ist ein Zeitdiagramm, welches einen Speicherdaten- Ersetzungsvorgang der Steuersignalform-Erzeugungsschaltung der Einbitart der in Fig. 9 gezeigten dritten Ausführung zeigt.

Die Einschreibe-Erlaubnisschaltung 31 empfängt das Austastungssignal, welches zur Löschung des Rücklaufstrichs einer Bildzeile auf einem CRT (nicht abgebildet) verwendet wird, und führt den Speicherdaten-Ersetzungsvorgang durch, während der Pegel des Austastungssignals auf dem hohen Pegel ist.

Als erstes empfängt die Einschreibe-Erlaubnisschaltung 31 ein Schreibsignal, welches von einem Mikrocomputer (nicht abgebildet) übertragen wird, welches den Speicherdaten- Ersetzungsvorgang anzeigt, durch welchen die in dem Speicher 6 gespeicherten Daten mit neuen Datenelementen ersetzt werden. Als nächstes führt die Einschreibe-Erlaubnisschaltung 31 den Speicherdaten-Ersetzungsvorgang während der ersten Austastungsperiode durch, in welcher der Pegel des Austastungssignals auf dem hohen Pegel ist. Dadurch werden die in dem Speicher 6 gespeicherten Datenelemente durch Datenelemente ersetzt, welche von außen neu übertragen werden.

Wenn der Speichereinschreibevorgang nicht während der ersten Austastungsperiode abgeschlossen wird, überträgt die Einschreibe-Erlaubnisschaltung 31 ein Stoppsignal an den Mikrocomputer (nicht abgebildet). Der Mikrocomputer empfängt das Stoppsignal von der Einschreibe-Erlaubnisschaltung 31 und die Einschreibe-Erlaubnisschaltung 31 hält die Ausführung des Speichereinschreibevorgangs in den Speicher 6 an.

Der Mikrocomputer (nicht abgebildet) hält Datenelemente, welche nicht in dem Speicher 6 gespeichert wurden. Dann führt die Einschreibe-Erlaubnisschaltung 31 den Speichereinschreibevorgang in den Speicher 6 für die verbleibenden Datenelemente während einer zweiten Austastungsperiode durch.

Wie oben ausführlich beschrieben, da in der Steuersignalform- Erzeugungsschaltung der Einbitart der dritten Ausführung die in dem Speicher 6 gespeicherten Datenelemente von der Einschreibe- Erlaubnisschaltung 31 während der Übertragung des Austastungssignals zur Löschung des Rücklaufstrichs einer Bildzeile auf einer CRT, durch neue Datenelemente ersetzt werden können, kann vermieden werden, daß ein Anzeigen von Bildverzerrungen auf einem CRT (nicht abgebildet) bewirkt wird. Somit schafft die vorliegende Erfindung eine Steuersignalform- Erzeugungsschaltung der Einbitart zur effizienten Durchführung des Einstellungsprozesses bzw. Anpassungsprozesses für einen Steuersignalform-Erzeugungsprozeß.

Ausführung 4

Fig. 11 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart einer vierten Ausführung gemäß der vorliegenden Erfindung zeigt.

In dem Diagramm bezeichnet die Bezugsziffer 6 den Speicher, welcher einen gezählten Wert als ein Adreßdatenelement empfängt, welches ein von dem Adreßzähler 4 übertragenes Speicherfeld adressiert, und ein gewünschtes Bytedatenelement aus dem Speicher 6 selbst ausliest und die Bytedaten bereitstellt. Das Bytedatenelement umfaßt eine Gleichstromkomponente und eine Wechselstromkomponente, welche in unterschiedlichen Speicherfeldern gespeichert sind, die durch verschiedene Adreßdatenelemente adressiert werden. Wie beispielsweise in Fig. 12B gezeigt, werden Wechselstromkomponenten in Speicherfeldern gespeichert, deren Startadresse "0000" ist, und Gleichstromkomponenten werden in Speicherfeldern gespeichert, deren Startadresse "C000" zu ist.

Die Bezugsziffer 7 bezeichnet den Dekodierer zum Empfangen des Referenztakts, welcher einen vorbestimmten Frequenzwert hat, der von der Referenztakt-Erzeugungsschaltung 1 übertragen wird, und eines Horizontalsynchronisiersignals oder eines Vertikalsynchronisiersignals, und zur Erzeugung von Adreßzähltakten, die der Gleichstromkomponente oder der Wechselstromkomponente entsprechen, synchron zum Referenztakt. Die oben beschriebenen Adreßzählertakte werden durch Empfang des Synchronisiersignals zurückgesetzt. Die Bezugsziffer 32 bezeichnet eine Adressumschaltungsschaltung (Adressumschaltungsvorrichtung) zur Umschaltung der Adreßzähltakte für die Gleichstromkomponente oder die Wechselstromkomponente, welche von dem Decoder 7 übertragen werden. Die Bezugsziffer 8 bezeichnet die Einbyte- Halteschaltung zum Empfangen des Adreßzähltakts gemäß des Wechselstroms als einem Haltezeittakt, und zur vorübergehenden Speicherung des von dem Speicher 6 übertragenen Wechselstromkomponenten-Datenelements, 33 bezeichnet eine Einbyte-Halteschaltung (Einbyte-Haltevorrichtung) zur vorübergehenden Speicherung eines Bytedatenelements der Gleichstromkomponente aus dem Speicher 6.

Bezugsziffer 9 bezeichnet das Schieberegister zur Umwandlung des Bytedatenelements der von der Einbyte-Halteschaltung 8 übertragenen Wechselstromkomponente in Bitdatenelemente, synchron mit dem Referenztakt aus der Referenztakt- Erzeugungsschaltung 1, 11 bezeichnet die Analogumwandlungsschaltung zur Umwandlung des Bitdatenelements einer digitalen Form aus der Einbit-Halteschaltung 10 in ein Analogsignal, 34 bezeichnet einen D/A-Wandler (D/A- Umwandlungsvorrichtung) zur Umwandlung des Bytedatenelements der Gleichstromkomponente aus der Einbyte-Halteschaltung 33 für die Gleichstromkomponente in ein Analogdatenelement. Die gleichen Bezugsziffern, welche in der Steuersignalform- Erzeugungsschaltung der Einbitart der in den Fig. 1 und 3 gezeigten ersten und zweiten Ausführungen verwendet wurden, werden für die Komponenten in der Steuersignalform- Erzeugungsschaltung der Einbitart der dritten Ausführung verwendet. Daher wird eine Beschreibung dieser Komponenten der kürze halber weggelassen.

In der vierten Ausführung werden Datenelemente vorzeitig in die Gleichstromkomponente und die Wechselstromkomponente separiert und dann, von unterschiedlichen Adressen adressiert, in dem Speicher 6 gespeichert. Beispielsweise wird eine Startspannung optional bestimmt, indem die Gleichstromkomponente verwendet wird, und eine Spannung nach der Startspannung wird erzeugt, indem die Wechselstromkomponente verwendet wird, so daß Steuersignalformen mit einem großen Dynamikbereich erzeugt werden können, deren Form pro Periode verändert wird.

Als nächstes wird der Betrieb der Steuersignalform- Erzeugungsschaltung der Einbitart der vierten Ausführung beschrieben. Fig. 12A ist ein Zeitdiagramm, welches den Betrieb der Steuersignalform-Erzeugungsschaltung der Einbitart der in Fig. 11 gezeigten vierten Ausführung zeigt. Die Vorgänge, welche gleich sind, wie die Vorgänge, die bei den in den Fig. 1 bis 4 gezeigten ersten und zweiten Ausführungen verwendet wurden, werden hier der kürze halber weggelassen.

Als erstes empfängt die Einbyte-Halteschaltung 8 den Adreßzähltakt als einen Haltezeittakt der von dem Dekodierer 7 übertragenen Wechselstromkomponente, und speichert vorübergehend ein Bytedatenelement der in dem Speicher 6 gespeicherten Wechselstromkomponente. Die Einbyte- Halteschaltung 33 für die Gleichstromkomponente empfängt den Adreßzähltakt als einen Haltezeittakt der von dem Dekodierer übertragenen Gleichstromkomponente, und speichert vorübergehend ein Bytedatenelement der in dem Speicher 6 gespeicherten Gleichstromkomponente.

Die Adreßzähltakte der Wechselstromkomponente und der Gleichstromkomponente werden von der Adressumschaltungsschaltung 32 geschaltet, indem das Horizontalsynchronisiersignal oder Vertikalsynchronisiersignal als ein Trigger (Auslöser) verwendet wird. Das Wechselstromkomponente-Datenelement, welches vorübergehend in der Einbyte-Halteschaltung gespeichert ist, wird an das Schieberegister 8 übertragen, synchron mit dem Referenztakt aus der Referenztakt-Erzeugungsschaltung 1, der den vorbestimmten Frequenzwert hat. Das Schieberegister 9 wandelt das empfangene Bytedatenelement der Wechselstromkomponente in Bitdatenelemente um. Die Einbit-Halteschaltung 10 empfängt das Bitdatenelement der Wechselstromkomponente aus dem Schieberegister 9 pro Bit synchron mit dem Referenztakt und speichert vorübergehend das Bitdatenelement. Wenn die Einbit-Halteschaltung 10 das Einbitdatenelement speichert, empfängt die Analogumwandlungsschaltung 11 das Einbit-Datenelement aus der Einbit-Halteschaltung 10 und wandelt es in ein Analogsignal einer Wechselstromkomponente um.

Andererseits wird das Einbyte-Datenelement der Gleichstromkomponente, welches vorübergehend in der Einbyte- Halteschaltung 33 gespeichert ist, von dem D/A-Wandler 34, welcher ein Digitalsignal in ein Analogsignal umwandeln kann, in ein Analogsignal umgewandelt. Dadurch kann die Startspannung der Gleichstromkomponente von dem D/A-Wandler 34 erzeugt werden.

Schließlich addiert die Steuersignalform-Erzeugungsschaltung der Einbitart der vierten Ausführung die Startspannung der Gleichstromkomponente aus dem D/A-Wandler 34 und das Analogsignal der Wechselstromkomponente aus der Analogumwandlungsschaltung 11, um eine optionale Steuersignalform zu erzeugen. Diese Steuersignalform wird an Treiber (nicht abgebildet) geliefert. Somit wird ein Mustereinstellungsvorgang für die optionale Steuersignalform durchgeführt, deren Muster pro Periode veränderlich sein kann.

Wie oben beschrieben, werden in der Steuersignalform- Erzeugungsschaltung der Einbitart der vierten Ausführung, in den Speicher 6 zu speichernde Datenelemente in eine Gleichstromkomponente und eine Wechselstromkomponente separiert. Die Gleichstromkomponente und die Wechselstromkomponente werden in Speicherfeldern gespeichert, deren Adresse voneinander verschieden ist. Beispielsweise wird eine Startspannung erzeugt, indem die Gleichstromkomponente verwendet wird, und eine nach der Startspannung verwendete Spannung wird erzeugt, indem die Wechselstromkomponente verwendet wird. Dadurch wird ein Mustereinstellungsvorgang für die optionale Steuersignalform durchgeführt, deren Muster pro Periode veränderlich sein kann.

Ausführung 5

Fig. 13 ist ein Blockdiagramm, welches eine Konfiguration einer Steuersignalform-Erzeugungsschaltung der Einbitart als einer fünften Ausführung gemäß der vorliegenden Erfindung zeigt. In dem Diagramm bezeichnet die Bezugsziffer 35 eine Digitalausgabeperiode-Erlaubnisschaltung (Digitalausgabeperiode-Erlaubnisvorrichtung) zum Empfangen eines Erlaubnispulssignals, welches von außen übertragen wird, und zur Steuerung einer zeitlichen Länge der Ausgabeperiode, in welcher ein in der Einbit-Halteschaltung 10 gespeichertes Bitdatenelement an die Analogumwandlungsschaltung 11 übertragen wird. Die gleichen Bezugsziffern, welche in der Steuersignalform-Erzeugungsschaltung der Einbitart der ersten und zweiten Ausführung verwendet werden, welche in den Fig. 1 und 3 gezeigt sind, werden für die Komponenten in der Steuersignalform-Erzeugungsschaltung der Einbitart der fünften Ausführung verwendet. Daher wird deren Beschreibung hier der kürze halber weggelassen.

In der fünften Ausführung steuert die digitale Ausgabeperiodenlänge-Erlaubnisschaltung 35 eine Übertragungszeitlänge für die Übertragung eines in der Einbit- Halteschaltung 10 gespeicherten Bitdatenelements an die Analogumwandlungsschaltung 11, indem das von außen bereitgestellte Erlaubnispulssignal verwendet wird, und erzeugt eine optionale Steuersignalform, welche einen konstanten Pulshöhenwert gegenüber Frequenzänderungen der horizontalen und vertikalen Synchronisiersignale hat, während die Veränderung des Bitdatenelements konstant gehalten wird. Dadurch kann die Bewirkung einer Bildverzerrung verhindert werden, die von der Veränderung der Frequenz des horizontalen oder vertikalen Synchronisiersignals bewirkt wird.

Als nächstes wird der Betrieb der Steuersignalform- Erzeugungsschaltung der Einbitart der fünften Ausführung beschrieben. Fig. 14 ist ein Zeitdiagramm, welches den Betrieb der in Fig. 13 gezeigten Steuersignalform-Erzeugungsschaltung der Einbitart zeigt. Die Vorgänge, welche die gleichen sind wie in den ersten und zweiten Ausführungen, welche in den Fig. 1 bis 4 gezeigt werden, werden hier der kürze halber weggelassen.

Als erstes empfängt die digitale Ausgabeperiode- Erlaubnisschaltung 35 das Erlaubnispulssignal zur Steuerung der Periode. Unter Verwendung dieses Erlaubnispulssignals steuert die digitale Ausgabeperiode-Erlaubnisschaltung 35 die Ausgabeperiode zur Bereitstellung des Bitdatenelements aus der Einbit-Halteschaltung 10 an die Analogumwandlungsschaltung 11. Beim Empfang des Erlaubnispulssignals steuert die digitale Ausgabeperiode-Erlaubnisschaltung 35 die Übertragung des Bitdatenelements an die Analogumwandlungsschaltung 11 so, daß die Veränderung des Bitdatenelements eine Konstante wird, und eine optionale Steuersignalform mit einem konstanten Pulshöhenwert gegenüber der Frequenzveränderung des horizontalen Synchronisiersignals oder des Vertikalsynchronisiersignals, welches von außen an die Steuersignalform-Erzeugungsschaltung der Einbitart zu übertragen wird, wird erzeugt.

Wenn die Frequenz des horizontalen oder vertikalen Synchronisiersignals, welches an die Steuersignalform- Erzeugungsschaltung der Einbitart übertragen wird, verändert wird, erfaßt ein Mikroprozessor (nicht abgebildet) die Frequenzveränderung des horizontalen oder vertikalen Synchronisiersignals, so daß der Pulshöhenwert auf der Grundlage dieser Frequenzveränderung eine Konstante wird. Als nächstes verändert der Mikroprozessor (nicht abgebildet) die Pulsbreite des Erlaubnispulssignals so, daß das Bitdatenelement nur während des hohen Pegels des Erlaubnispulssignals an die Analogumwandlungsschaltung 11 übertragen wird. Zu diesen Zeitpunkt überträgt der Mikroprozessor ebenfalls ein Freigabesignal an die digitale Ausgabeperiode- Erlaubnisschaltung 35. Dieses Freigabesignal steuert die Ausgabeperiode der Einschreibe-Erlaubnisschaltung 31 an die Analogumwandlungsschaltung 11, so daß der Pulshöhenwert der Steuersignalform eine Konstante wird.

Wie oben beschrieben, in der fünften Ausführung der vorliegenden Erfindung, um eine Ausgabeperiode zur Übertragung eines Bitdatenelements an die Analogumwandlungsschaltung 11 zur Umwandlung des Einbit-Datenelements der Digitalform, welches von der Einbit-Halteschaltung 10 übertragen wird, in ein Analogsignal umzuwandeln, zu steuern, da die digitale Ausgabeperiode-Erlaubnisschaltung 35 das Erlaubnissignal empfängt, das von einem Mikrocomputer (nicht abgebildet) übertragen wird, der sich außerhalb der Steuersignalform- Erzeugungsschaltung der Einbitart befindet und die Übertragung des Bitdatenelements aus der Einbit-Halteschaltung 10 an die Analogumwandlungsschaltung 11 auf der Grundlage des empfangenen Erlaubnispulssignals steuert. Die Analogumwandlungsschaltung 11 wandelt ein Digitalsignal in ein Analogsignal um. Dadurch kann die Steuersignalform-Erzeugungsschaltung der Einbitart der fünften Ausführung optionale Steuersignalformen erzeugen, welche eine konstante Pulshöhe haben, während die Veränderung des Bitdatenelements gegenüber der Frequenzveränderung des empfangenen horizontalen oder vertikalen Synchronisiersignals konstant gehalten wird. Dadurch kann die Steuersignalform- Erzeugungsschaltung der Einbitart der fünften Ausführung gemäß der vorliegenden Erfindung das Auftreten von Bildverzerrungen gegenüber Frequenzveränderungen von empfangenen horizontalen oder vertikalen Synchronisiersignalen verhindern, welche auf einem CRT (nicht abgebildet) angezeigt werden.

Ausführung 6

Fig. 15 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als einer sechsten Ausführung gemäß der vorliegenden Erfindung zeigt. In dem Diagramm bezeichnet die Bezugsziffer 36 eine Umkehrtakt- Erzeugungsschaltung (Umkehrtakt-Erzeugungsvorrichtung) zum empfangen eines Synchronisiersignals und zur Erzeugung eines Umkehrtakts, welcher einen vorbestimmten Frequenzwert hat, synchron mit diesem Synchronisiersignal. Die Bezugsziffer 37 bezeichnet eine Einbyte-Halteschaltung (zweite Einbyte- Haltevorrichtung) zum Empfangen des Adreßzähltakts aus dem Dekodierer 7 als einer Haltezeit und zur vorübergehenden Speicherung eines in dem Speicher 6 gespeicherten Einbyte- Datenelements. Die Bezugsziffer 38 bezeichnet ein Schieberegister (zweite Schieberegistervorrichtung) zum Empfangen des Umkehrtakts des Referenztakts, welcher aus der Umkehrtakt-Erzeugungsschaltung 36 übertragen wird, und zum Empfangen des Bytedatenelements aus der Einbyte-Halteschaltung 37 auf der Grundlage des Umkehrtakts und zur Umwandlung des empfangenen Bytedatenelements in Bitdatenelemente pro Bit. Die Bezugsziffer 111 bezeichnet einen Analogumwandler.

Bezugsziffer 39 bezeichnet eine Einbit-Halteschaltung (zweite Einbit-Haltevorrichtung) zum Empfangen des Umkehrtakts, welcher von der Umkehrtakt-Erzeugungsschaltung 36 übertragen wird, und zum Empfang des Bitdatenelements aus dem Schieberegister 38 auf der Grundlage des empfangenen Umkehrtakts und zur vorübergehenden Speicherung des Einbit-Datenelements. Die gleichen Bezugsziffern, welche in der Steuersignalform- Erzeugungsschaltung der Einbitart der ersten und zweiten Ausführungen verwendet wurden, welche in den Fig. 1 und 3 gezeigt werden, werden für die Komponenten in der Steuersignalform-Erzeugungsschaltung der Einbitart der sechsten Ausführung verwendet. Daher wird deren Beschreibung hier der kürze halber weggelassen.

In der sechsten Ausführung liest die Steuersignalform- Erzeugungsschaltung der Einbitart ein in dem Speicher 6 gespeichertes Bytedatenelement und liest ebenfalls ein in dem Speicher 6 gespeichertes Einbyte-Datenelement auf der Grundlage eines Referenztakts, welcher in der Periode um einen halben Takt des Referenztakts verzögert ist, und wandelt diese um. Die Steuersignalform-Erzeugungsschaltung der Einbitart addiert die oben beschriebenen umgewandelten Signale, um eine optionale Steuersignalform aus der Analogumwandlungsschaltung 111 zu erzeugen. Dadurch kann die Auflösung der Steuersignalform pro Bit verbessert werden, durch Einstellung der Veränderung der Steuersignalform pro Bit während einer Bildanzeigeperiode.

Als nächstes wird der Betrieb der Steuersignalform- Erzeugungsschaltung der Einbitart der sechsten Ausführung beschrieben.

Fig. 16 ist ein Zeitdiagramm, welches den Betrieb der Steuersignalform-Erzeugungsschaltung der Einbitart zeigt, die in Fig. 15 abgebildet ist. Die Vorgänge, welche die gleichen sind, wie jene, die in den in den Fig. 1 bis 4 gezeigten ersten und zweiten Ausführungen verwendet werden, werden hier der kürze halber weggelassen.

Als erstes empfängt die Umkehrtakt-Erzeugungsschaltung 36 den Referenztakt mit dem vorbestimmten Frequenzwert, welcher von der Referenztakt-Erzeugungsschaltung 1 übertragen wird, und erzeugt den Umkehrtakt des Referenztakts in einer Phase und stellt diesen bereit. Als nächstes erzeugt der Dekodierer 7 den Adreßzähltakt und stellt diesen bereit. Der Wert des Adreßzähltakts in dem Dekodierer 7 wird zurückgesetzt, indem das Horizontalsynchronisiersignal oder das Vertikalsynchronisiersignal empfangen werden, die von außen übertragen werden.

Die Einbyte-Halteschaltung 37 empfängt den Adreßzähltakt, welcher von dem Dekodierer 7 übertragen wird, als einen Haltezeittakt, wie die Einbyte-Halteschaltung 8, und liest ein in dem Speicher 6 gespeichertes Bytedatenelement aus und speichert es vorübergehend. Das Schieberegister 38 wandelt das von der Einbyte-Halteschaltung 37 gehaltene Bytedatenelement in Bitdatenelemente um, deren Phase um einen Takt gegenüber dem Bytedatenelement verzögert wird, synchron mit dem Umkehrtaktsignal, welches von der Umkehrtakt- Erzeugungsschaltung 36 übertragen wird. Die Einbit- Halteschaltung 39 empfängt das Einbit-Datenelement, dessen Phase um einen halben Takt synchron mit dem Umkehrtakt verzögert ist, und speichert es und stellt es der Analogumwandlungsschaltung 111 bereit.

Als nächstes addiert die Steuersignalform-Erzeugungsschaltung der Einbitart der sechsten Ausführung das Einbit-Datenelement, welches von der Steuersignalform-Erzeugungsschaltung der Einbitart der ersten Ausführung übertragen wird, zu dem Einbit- Datenelement hinzu, dessen Phase um einen halben Takt verzögert ist, da es von der Einbit-Halteschaltung 39 übertragen wird, zur Erzeugung eines Analogsignals. Dadurch kann die Steuersignalform-Erzeugungsschaltung der Einbitart der sechsten Ausführung die Auflösung der Steuersignalform pro Bit verbessert, indem die Veränderung der Steuersignalform pro Bit während einer Bildanzeigeperiode eingestellt bzw. angepaßt wird.

Wie oben beschrieben, wird in der sechsten Ausführung ein in dem Speicher 6 gespeichertes Bytedatenelement auf der Grundlage eines Referenztakts ausgelesen, welcher einen vorbestimmten Frequenzwert hat, und zur Erzeugung eines Bitdatenelements umgewandelt. Das in dem Speicher 6 gespeicherte Bytedatenelement wird ebenfalls auf der Grundlage eines Takts ausgelesen, dessen Phase um ein halb gegenüber dem Referenztakt verzögert ist, und zur Erzeugung von Bitdatenelementen umgewandelt. Beide Bitdatenelemente werden addiert und von der Analogumwandlungsschaltung 111 umgewandelt, zur Erzeugung von optionalen Steuersignalformen. Dadurch kann die Steuersignalform-Erzeugungsschaltung der Einbitart der sechsten Ausführung die Auflösung der Steuersignalform pro Bit verbessern, indem die Veränderung der Steuersignalform pro Bit während einer Bildanzeigeperiode eingestellt wird, und kann den Pulshöhenwert der erzeugten Steuersignalform mit hoher Genauigkeit steuern.

Ausführung 7

Fig. 17 ist ein Blockdiagramm, welches eine Konfiguration der Steuersignalform-Erzeugungsschaltung der Einbitart als einer siebten Ausführung gemäß der vorliegenden Erfindung zeigt. In dem Diagramm bezeichnet die Bezugsziffer 135 die digitale Ausgabeperiode-Erlaubnisschaltung, welche in Betrieb und Funktion gleich ist, wie die digitale Ausgabeperiode- Erlaubnisschaltung 35, welche in Fig. 13 gezeigt ist. Die Steuersignalform-Erzeugungsschaltung der Einbitart der siebten Ausführung ist die Kombination der ersten Ausführung oder zweiten Ausführung mit den dritten bis sechsten Ausführungen. Daher werden die gleichen Bezugsziffern, welche in der Steuersignalform-Erzeugungsschaltung der Einbitart der ersten, zweiten, dritten bis sechsten Ausführung, welche in den Fig. 1 bis 16 gezeigt sind, verwendet werden, für die Komponenten in der Steuersignalform-Erzeugungsschaltung der Einbitart der siebten Ausführung verwendet. Daher wird deren Beschreibung der kürze halber weggelassen.

Die Steuersignalform-Erzeugungsschaltung der Einbitart der siebten Ausführung kann die Funktionen und Abläufe der ersten bis sechsten Ausführung haben, indem diese kombiniert werden. Die Steuersignalform-Erzeugungsschaltung der Einbitart der siebten Ausführung hat die gleichen Abläufe wie die ersten bis sechsten Ausführungen. Daher wird die Erklärung des Betriebs der siebten Ausführung hier weggelassen.

Wie oben beschrieben, da in der Steuersignalform- Erzeugungsschaltung der Einbitart der siebten Ausführung der Einschreibevorgang in einen Speicher während der Ausgabe des Austastungssignals durchgeführt wird, kann das Auftreten einer Bildverzerrung auf einem CRT, welche durch diesen Einschreibevorgang verursacht wird, verhindert werden. Ferner werden Datenelemente einer Gleichstromkomponente und einer Wechselstromkomponente in unterschiedlichen Speicherfeldern, welche von verschiedenen Adressen adressiert werden, in dem Speicher 6 gespeichert, und dann wird jedes der in dem Speicher 6 gespeicherten Bytedatenelemente ausgelesen, um eine Gleichstromkomponente einer Steuersignalform mit hoher Genauigkeit zu steuern.

Ferner, da ein Bitdatenelement während der Übertragung eines Erlaubnispulssignals in ein Analogsignal umgewandelt wird, indem das Erlaubnispulssignal zur Steuerung einer Ausgabeperiode eines Bitdatenelements zur Umwandlung einer Digitalform in einer Analogform verwendet wird, kann die Veränderung des Bitdatenelements gegenüber einer Frequenzveränderung eines horizontalen oder vertikalen Synchronisiersignals, welches von außen übertragen wird, konstant gehalten werden, optionale Steuersignalformen können erzeugt werden, und das Auftreten einer Bildverzerrung, welche durch die Veränderung der Frequenz des horizontalen oder vertikalen Synchronisiersignals verursacht wird, kann verhindert werden.

Zusätzlich wird ein in dem Speicher 6 gespeichertes Bytedatenelement auf der Grundlage des Referenztakts ausgelesen, der einen vorbestimmten Frequenzwert hat, und umgewandelt, um Bitdatenelemente 08049 00070 552 001000280000000200012000285910793800040 0002019646704 00004 07930zu erzeugen. Die in dem Speicher 6 gespeicherten Bytedatenelemente werden auch auf der Grundlage eines Taktes ausgelesen, dessen Phase um ein halb gegenüber dem Referenztakt verzögert ist und umgewandelt, um Bitdatenelemente zu erzeugen. Beide Bitdatenelemente werden von der Analogumwandlungsschaltung 111 addiert und umgewandelt, um optionale Steuersignalformen zu erzeugen. Somit kann die Steuersignalform-Erzeugungsschaltung der Einbitart der siebten Ausführung die Auflösung der Steuersignalform pro Bit verbessern, indem die Veränderung der Steuersignalform pro Bit während einer Bildanzeigeperiode eingestellt bzw. angepaßt wird, und sie kann einen Pulshöhenwert der Steuersignalform mit hoher Genauigkeit steuern.

Wie oben beschrieben, da die Analogschaltung ein in einem Speicher gespeichertes Bytedatenelement in Bitdatenelemente umwandelt und optionale Steuersignalformen in der vorliegenden Erfindung erzeugt, kann die vorliegende Erfindung daher eine Steuersignalform-Erzeugungsschaltung der Einbitart schaffen, welche in ihrer Schaltungskonfiguration klein ist, ohne Einbau eines Speichers und eines D/A-Wandlers für jede Treiberschaltung, um optionale Steuersignalformen zu erzeugen, welche für die Treiberschaltungen zu verwenden sind.

Ferner, da die Analogumwandlungsschaltung ein in dem Speicher gespeichertes Bytedatenelement in Bitdatenelemente umwandelt, und optionale Horizontalsteuersignalformen erzeugt, indem ein Adreßzähltakt synchron mit einem Referenztakt verwendet wird, der einen vorbestimmten Frequenzwert hat, der von einem Taktsignal synchron mit einem Horizontalsynchronisiersignal erzeugt wird, kann die vorliegende Erfindung eine Steuersignalform-Erzeugungsschaltung der Einbitart schaffen, welche in ihrer Schaltungskonfiguration klein ist, ohne Einbau eines Speichers und eines D/A-Wandlers für jede Treiberschaltung, um optionale Horizontalsteuersignalform zu erzeugen, welche für die Treiberschaltungen zu verwenden sind.

Darüber hinaus, da die Analogumwandlungsschaltung ein in dem Speicher gespeichertes Bytedatenelement in Bitdatenelemente umwandelt und optionale Horizontalsteuersignalformen erzeugt, indem ein Adreßzähltakt synchron mit einem Referenztakt verwendet wird, der einen vorbestimmten Frequenzwert hat, der von einem Horizontalsynchronisiersignal synchron mit einem Vertikalsynchronisiersignal erzeugt wird, kann die vorliegende Erfindung eine Steuersignalform-Erzeugungsschaltung der Einbitart schaffen, welche in ihrer Schaltungskonfiguration klein ist, ohne Einbau eines Speichers und eines D/A-Wandlers für jede Treiberschaltung, um optionale Vertikalsteuersignalformen zu erzeugen, welche für die Treiberschaltungen zu verwenden sind.

Ferner umfaßt die Einbit-Haltevorrichtung einen ersten Flip- Flop zum Empfangen eines Referenztakt, um eine erste NOR- Schaltung zu betreiben, welche ein Ausgabesignal von dem ersten Flip-Flop und den Referenztakt empfängt, eine zweite NOR- Schaltung, welche das Umkehrsignal des Ausgabesignals von dem ersten Flip-Flop und den ersten Referenztakt für den Betrieb empfängt, einen zweiten Flip-Flop zur Haltung eines Einbit- Datenelements aus der Schieberegistervorrichtung auf der Grundlage der Ausgabe aus der ersten NOR-Schaltung als einem Zeitsignal, und einen dritten Flip-Flop zum Halten des von der Schieberegistervorrichtung übertragenen Bitdatenelements auf der Grundlage der Ausgabe aus der zweiten NOR-Schaltung als einem Zeitsignal. Dementsprechend schafft die Einbit- Haltevorrichtung ein Addiersignal und ein Subtrahiersignal zum Betreiben der Analogumwandlungsschaltung.

Ferner, da die Analogumwandlungsvorrichtung zur Erzeugung einer Steuersignalform, welche eine Addier-/Subtrahier-Schaltung umfaßt, zum Empfangen eines Addiersignals aus dem zweiten Flip- Flop als einem Umkehrsignal und eines subtrahierten Signals aus dem dritten Flip-Flop als einem nicht umgekehrten Signal, und zur gleichzeitigen Ausführung eines Addiervorganges und eines Subtrahiervorganges, eine Integralschaltung zum Empfangen des Ausgabesignals aus der Addier-/Subtrahier-Schaltung als einem umgekehrten Signal, und eine Spannungsfolgerschaltung zum Empfangen der Ausgabe aus der Integralschaltung als einem nicht umgekehrten Signal, hat die Steuersignalform- Erzeugungsschaltung der Einbitart der vorliegenden Erfindung die Wirkung, eine optionale Vertikalsteuersignalform zu erzeugen, welche für die Treiberschaltungen erforderlich ist.

Ferner, da die Einschreibe-Erlaubnisvorrichtung Datenelemente in die Speichervorrichtung während einer Übertragung eines Austastungssignals von außen schreibt, kann die Bewirkung einer Bildverzerrung auf einem CRT durch den Einschreibevorgang in die Speichervorrichtung vermieden werden, und der Dateneinschreibevorgang in die Speichervorrichtung kann effizient durchgeführt werden.

Ferner, da die in der Speichervorrichtung zu speichernden Datenelemente in Gleichstromkomponenten und Wechselstromkomponenten getrennt sind, wobei die Gleichstromkomponenten und die Wechselstromkomponenten in Speicherfeldern gespeichert sind, deren Adressen sich von einander unterscheiden, und die Startspannung erzeugt wird, indem die Gleichstromkomponenten verwendet werden, und eine Spannung nach der Spannung erzeugt wird, indem die Wechselstromkomponenten verwendet werden, hat die vorliegende Erfindung den Effekt, eine optionale Steuersignalform zu erzeugen, welche einen Dynamikbereich hat, deren Muster pro Periode veränderlich ist.

Zusätzlich, da die digitale Ausgabeperiode-Erlaubnisvorrichtung die Übertragung eines Bitdatenelements an die Analog- Umwandlungsvorrichtung bei Empfang eines Erlaubnispulssignals erlaubt, kann die Steuersignalform-Erzeugungsschaltung der Einbitart der vorliegenden Erfindung optionale Steuersignalformen erzeugen, die eine konstante Pulshöhe haben, während die Veränderung des Bitdatenelements gegenüber einer Frequenzveränderung eines empfangenen horizontalen oder vertikalen Synchronisiersignals erhalten bleibt, und die Bewirkung einer Bildverzerrung durch die Frequenzveränderung des horizontalen oder des vertikalen Synchronisiersignals kann vermieden werden.

Ferner, da die Analogumwandlungsvorrichtung ein aus der Speichervorrichtung auf der Grundlage des Referenztaktes ausgelesenes Bitdatenelement und ein Bitdatenelement, welches auf der Grundlage eines Taktes ausgelesen wird, dessen Phase um ein halb gegenüber dem Referenztakt verzögert ist, addiert und optionale Steuersignalformen erzeugt, kann die Steuersignalform-Erzeugungsschaltung der Einbitart der vorliegenden Erfindung die Auflösung der optionalen Steuersignalformen pro Bit verbessern, indem der Betrag bzw. die Größe der Veränderung der Steuersignalformen pro Bit verändert wird, so daß der Pulshöhenwert der optionalen Steuersignalformen mit hoher Genauigkeit gesteuert werden kann.

Darüber hinaus, da die Konfiguration der Steuersignalform- Erzeugungsschaltung der Einbitart der vorliegenden Erfindung gebildet wird, indem die Konfigurationen der oben beschriebenen Steuersignalform-Erzeugungsschaltungen der Einbitart kombiniert werden, kann die Steuersignalform-Erzeugungsschaltung der Einbitart eine vertikale Stromkomponente in einer Steuersignalform pro Periode steuern und kann die Auflösung der Steuersignalform pro Bit verbessern, indem die Veränderung der Steuersignalform pro Bit eingestellt bzw. angepaßt wird, und kann ein Pulshöhenwert der Steuersignalform gegenüber der Frequenzveränderung eines empfangenen Synchronisiersignals mit hoher Genauigkeit konstant steuern, ohne daß irgendwelche Bildverzerrungen bewirkt werden, die durch die Veränderung einer Frequenz eines horizontalen oder eines vertikalen Synchronisiersignals bewirkt werden würden.

Claims

1. Steuersignalform-Erzeugungsschaltung der Einbitart, umfassend:
eine Referenztakt-Erzeugungsvorrichtung (1) zur Erzeugung eines Referenztakts, der einen gewünschten Frequenzwert hat, synchron mit einem Synchronisiersignal;
eine Dekodiervorrichtung (7) zur Erzeugung eines Adreßzähltakts synchron mit dem Referenztakt, wobei der Wert des Adreßzähltakts aus der Dekodiervorrichtung durch den Empfang des Synchronisiersignals zurückgesetzt wird;
eine Adreßzählervorrichtung (4) zur Zählung der Zahl der Adreßzähltakte, welche von der Dekodiervorrichtung (7) übertragen werden;
eine Komparatorvorrichtung (5) zum Vergleichen des gezählten Wertes aus der Adreßzählervorrichtung (4) mit einem vorgebbaren Zählgrenzwert, und zum Anhalten der Übertragung des Referenztakts an die Dekodiervorrichtung (7), wenn der gezählte Wert und der vorgebbare Zählgrenzwert gleich sind; und
eine Auslese-Umwandlungsvorrichtung (110) zum Auslesen eines Datenelements mit vorbestimmter Datenlänge aus einer Speichervorrichtung (6), welches von dem gezählten Wert adressiert wird, der von der Adreßzählervorrichtung (4) übertragen wurde, zum Auslesen eines Bitdatenelements pro Bit aus den Auslesedaten mit der vorbestimmten Datenlänge, zur Umwandlung des Bitdatenelements einer Digitalform in ein Analogsignal, um eine optionale Steuersignalform zu bilden, und zur Bereitstellung der optionalen Steuersignalform nach außen.

2. Steuersignalform-Erzeugungsschaltung der Einbitart nach Anspruch 1, dadurch gekennzeichnet, daß
die Referenztakt-Erzeugungsvorrichtung (1) ein Taktsignal und ein Horizontalsynchronisiersignal als Synchronisiersignal empfängt, und den Referenztakt mit einem vorbestimmten Wert erzeugt, der mit dem Synchronisiersignal synchronisiert ist,
die Steuersignalform-Erzeugungsschaltung der Einbitart eine Grenzdaten-Haltevorrichtung (2) umfaßt, zur Speicherung eines Horizontalperioden-Zählwerts als Zählgrenzwert, welcher für das Horizontalsynchronisiersignal verwendet wird,
die Speichervorrichtung (6) als Datenelement mit vorbestimmter Datenlänge ein Einbyte-Datenelement bereitstellt und
die Auslese-Umwandlungsvorrichtung (110) umfaßt:
eine Einbyte-Haltevorrichtung (8) zum Empfangen des Bytedatenelements aus der Speichervorrichtung (6) auf der Grundlage des Adreßzähltakts als einer Datenhaltezeit, welche von der Dekodiervorrichtung (7) übertragen wurde, und zur Speicherung des empfangenen Bytedatenelements;
eine Schieberegistervorrichtung (9) zur Umwandlung des in der Einbyte-Haltevorrichtung (8) gespeicherten Bytedatenelements auf der Grundlage des Referenztakts in ein Bitdatenelement;
eine Einbit-Haltevorrichtung (10) zur Speicherung des von der Schieberegistervorrichtung (9) übertragenen Bitdatenelements auf der Grundlage des Referenztakts;
eine Analogumwandlungsvorrichtung (11) zur Umwandlung des Bitdatenelements einer Digitalform, welches in der Einbit- Haltevorrichtung (10) gespeichert ist, in ein Analogsignal, zur Erzeugung der optionalen Steuersignalform, und zur Übertragung der erzeugten Steuersignalform nach außen.

3. Steuersignalform-Erzeugungsschaltung der Einbitart nach Anspruch 1, dadurch gekennzeichnet, daß
die Referenztakt- Erzeugungsvorrichtung (1) ein Horizontal- Synchronisiersignal und ein Vertikal-Synchronisiersignal als Synchronisiersignal empfängt und einen Referenztakt erzeugt, der einen vorbestimmten Frequenzwert hat, welcher mit dem Vertikal-Synchronisiersignal synchronisiert ist,
die Steuersignalform-Erzeugungsschaltung der Einbitart ferner eine Grenzdaten-Haltevorrichtung (2) umfaßt, zur Speicherung eines Vertikalperioden-Zählwerts als Zählgrenzwert, welcher für das Vertikal- Synchronisiersignal verwendet wird,
die Speichervorrichtung (6) als Datenelement mit vorbestimmter Datenlänge ein Einbyte-Datenelement bereitstellt und
die Auslese-Umwandlungsvorrichtung (110) umfaßt:
eine Einbyte-Haltevorrichtung (8) zum Empfangen des Bytedatenelements aus der Speichervorrichtung (6) auf der Grundlage des Adreßzähltakts als einer Datenhaltezeit, welche von der Dekodiervorrichtung (7) übertragen wurde, und zur Speicherung des empfangenen Bytedatenelements;
eine Schieberegistervorrichtung (9) zur Umwandlung des in der Einbyte-Haltevorrichtung (8) gespeicherten Bytedatenelements auf der Grundlage des Referenztakts in ein Bitdatenelement;
eine Einbit-Haltevorrichtung (10) zur Speicherung des von der Schieberegistervorrichtung (9) übertragenen Bitdatenelements auf der Grundlage des Referenztakts;
eine Analogumwandlungsvorrichtung (11) zur Umwandlung des Bitdatenelements einer Digitalform, welches in der Einbit- Haltevorrichtung (10) gespeichert ist, in ein Analogsignal, zur Erzeugung der optionalen Steuersignalform und zur Übertragung der erzeugten Steuersignalform nach außen.

4. Steuersignalform-Erzeugungsschaltung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Einbit- Haltevorrichtung (10) umfaßt:
ein erstes Flip-Flop (12) zum Empfangen des Referenztakts;
eine NOR-Schaltung (13) zum Empfangen eines Ausgabesignals aus dem ersten Flip-Flop (12) und des Referenztakts;
eine zweite NOR-Schaltung (14) zum Empfangen des umgekehrten Signals des Ausgabesignals aus dem ersten Flip-Flop (12) und des Referenztakts;
ein zweites Flip-Flop (15) zum Halten eines Einbit- Datenelements aus der Schieberegistervorrichtung (9) auf der Grundlage der Ausgabe der ersten NOR-Schaltung (13) als einem Zeitsignal, und zur Ausgabe eines Addiersignals; und
ein drittes Flip-Flop (16) zum Halten des von der Schieberegistervorrichtung (9) übertragenen Bitdatenelements auf der Grundlage der Ausgabe des zweiten NOR-Schaltung (14) als einem Zeitsignal, und zur Ausgabe eines Subtrahiersignals.

5. Steuersignalform-Erzeugungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Analogumwandlungsvorrichtung (11) umfaßt:
eine Addier/Subtrahier-Schaltung (71) zum Empfangen des Addiersignals aus dem zweiten Flip-Flop (15) an einem invertierenden Eingang und des Subtrahiersignals aus dem dritten Flip-Flop (16) an einem nicht invertierenden Eingang, und zur gleichzeitigen Ausführung eines Addiervorganges und eines Subtrahiervorganges;
eine Integralschaltung (72) zum Empfangen des Ausgabesignals aus der Addier/Subtrahier-Schaltung (71) an einem invertierenden Eingang;
eine Spannungsfolgerschaltung (73) zum Empfangen der Ausgabe aus der Integralschaltung (72) an einem nicht invertierenden Eingang und zur Erzeugung der Steuersignalform.

6. Steuersignalform-Erzeugungsschaltung der Einbitart nach einem der Ansprüche 2 oder 3, gekennzeichnet durch: eine Einschreibe-Erlaubnisvorrichtung (31), um einen Datenersetzungsvorgang zu erlauben, zur Ersetzung in der Speichervorrichtung (6) gespeicherter Datenelemente durch neue Datenelemente, während ein Austastungssignal zur Löschung eines Rücklaufstrichs einer Bildzeile empfangen wird,
wobei die in der Speichervorrichtung (6) gespeicherten Datenelemente während der Bildanzeige-Betriebsperiode ersetzt werden, welche unter Verwendung der Steuersignalformen ausgeführt wird.

7. Steuersignalform-Erzeugungsschaltung der Einbitart nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Speichervorrichtung (6) eine Gleichstromkomponente und eine Wechselstromkomponente des Bytedatenelements in unterschiedlichen Speicherfeldern speichert, die jeweils von unterschiedlichen Adressen adressiert werden, daß die Dekodiervorrichtung (7) Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente synchron mit dem Referenztakt erzeugt, und die Adreßzähltakte der Gleichstromkomponente und der Wechselstromkomponente auf der Grundlage des Horizontal- Synchronisiersignals und des Vertikal-Synchronisiersignals zurückgesetzt werden, und daß
die Steuersignalform-Erzeugungsschaltung der Einbitart weiterhin umfaßt:
eine Adressumschaltungsvorrichtung (32) um alternierend die Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente umzuschalten;
eine Einbyte-Haltevorrichtung (33) zum Empfangen des Adreßzähltakts für die Gleichstromkomponente, welche von der Dekodiervorrichtung (7) übertragen wird, als einem Haltezeittakt, und zur Speicherung eines Einbyte- Datenelements aus der Speichervorrichtung (6);
eine D/A-Umwandlungsvorrichtung (34) zur Umwandlung der Gleichstromkomponente einer Digitalform in ein Analogsignal einer Analogform, und zur optionalen Bestimmung einer Spannung als einer Startspannung, indem die Gleichstromkomponente verwendet wird, und einer nach der Startspannung verwendeten Spannung, indem die Wechselstromkomponente verwendet wird, zur Erzeugung einer Steuersignalform mit breitem Dynamikbereich, welche pro Periode verändert werden kann.

8. Steuersignalform-Erzeugungsschaltung der Einbitart nach einem der Ansprüche 2 oder 3, gekennzeichnet durch:
eine digitale Ausgabeperiode-Erlaubnisschaltung (35), welche sich zwischen der Einbit-Haltevorrichtung (8) und der Analogumwandlungsvorrichtung (11) befindet, zum Empfangen eines Erlaubnispulssignals zur Steuerung einer Periode für die Lieferung eines Bitdatenelements von der Einbit-Haltevorrichtung (10) an die Analogumwandlungsschaltung (11) und für die Steuerung zur Bereitstellung des Bitdatenelements an die Analogvorrichtung (11) während des Empfangs des Erlaubnispulssignals und zur Erzeugung einer optionalen Steuersignalform, welche einen konstanten Pulshöhenwert hat gemäß der Veränderung der Frequenz des Synchronisiersignals, während Bilder auf der Grundlage der Steuersignalformen angezeigt werden,
wobei die Steuersignalform-Erzeugungsschaltung der Einbitart die Erzeugung von Bildverzerrungen, welche durch die Veränderung der Frequenz des horizontalen oder vertikalen Synchronisiersignals bewirkt werden, verhindert.

9. Steuersignalform-Erzeugungsschaltung der Einbitart nach Anspruch 2 oder 3, gekennzeichnet durch:
eine Umkehrtakt-Erzeugungsvorrichtung (36) zur Erzeugung und Bereitstellung eines Umkehrtakts des Referenztakts, welcher von der Referenztakt-Erzeugungsvorrichtung (1) übertragen wird,
eine zweite Einbyte-Haltevorrichtung (37) zum Empfangen des Bytedatenelements aus der Speichervorrichtung (6) auf der Grundlage des von der Dekodiervorrichtung (7) übertragenen Adreßzähltaktes als einer Datenhaltezeit und zur Speicherung des empfangenen Bytedatenelements;
eine zweite Schieberegistervorrichtung (38) zum Empfangen des in der zweiten Einbyte-Haltevorrichtung (37) gespeicherten Bytedatenelements auf der Grundlage des Umkehrtakts des Referenztakts und zur Umwandlung des Bytedatenelements in ein Bitdatenelement;
eine zweite Einbit-Haltevorrichtung (39) zum vorübergehenden Speichern des von der zweiten Schieberegistervorrichtung (38) übertragenen Bitdatenelements auf der Grundlage des Umkehrtakts,
wobei die Analogumwandlungsvorrichtung (111) eine Steuersignalform auf der Grundlage der Ausgaben aus der Einbit-Haltevorrichtung (10) und der zweiten Einbit- Haltevorrichtung (39) erzeugt, so daß die Auflösung der Steuersignalform pro Bit während einer Bildanzeigeperiode verbessert werden kann, auf der Grundlage der von der Analogumwandlungsvorrichtung (111) übertragenen Steuersignalform.

10. Steuersignalform-Erzeugungsschaltung der Einbitart nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
die Steuersignalform-Erzeugungsschaltung der Einbitart eine Umkehrtakt-Erzeugungsvorrichtung (36) umfaßt, zum Empfangen des Referenztakts mit einem gewünschten Frequenzwert, welcher von der Referenztakt- Erzeugungsvorrichtung (1) übertragen wird, und zur Erzeugung und Bereitstellung eines Umkehrtakts des Referenztakts,
die Speichervorrichtung (6) eine Gleichstromkomponente und eine Wechselstromkomponente des Bytedatenelements in verschiedenen Speicherfeldern speichert, welche von unterschiedlichen Adressen adressiert werden, und ein Bytedatenelement, welches bereits in der Speichervorrichtung (6) gespeichert wurde, ausliest, wenn der adreßgezählte Wert als eine von der Adreßzählervorrichtung (4) übertragene Adresse empfangen wird,
wobei die Dekodiervorrichtung (7) Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente synchron mit dem Referenztakt erzeugt, und die Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente auf der Grundlage des Synchronisiersignals zurückgesetzt werden,
und wobei die Steuersignalform-Erzeugungsschaltung der Einbitart ferner umfaßt:
eine Adressumschaltvorrichtung (32) zum alternierenden Umschalten der von der Dekodiervorrichtung (7) übertragenen Adreßzähltakte für die Gleichstromkomponente und die Wechselstromkomponente, wobei die Adreßzählervorrichtung (4) die Zahl der Adreßzähltakte zählt, welche von der Adressumschaltvorrichtung (32) übertragen werden, und der Zählerwert auf der Grundlage des Synchronisiersignals zurückgesetzt wird;
Einbyte-Haltevorrichtungen (8, 37), welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet sind, zum Empfangen der von der Dekodiervorrichtung (7) als Haltezeittakt übertragenen Adreßzähltakte, und zur Speicherung eines Einbyte- Datenelements aus der Speichervorrichtung (6) auf der Grundlage des Adreßzähltakts;
Schieberegistervorrichtungen (9, 38), welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet sind, zur Umwandlung des in den Einbyte- Haltevorrichtungen (8, 37) gespeicherten Bytedatenelements auf der Grundlage des Referenztakts und des Umkehrtakts, in ein Bitdatenelement;
Einbit-Haltevorrichtungen (10, 39), welche für die Gleichstromkomponente und die Wechselstromkomponente angeordnet sind, zur Speicherung des von der entsprechenden Schieberegistervorrichtung (9, 38) übertragenen Bitdatenelements auf der Grundlage des Referenztakts und des Umkehrtakt
eine Analogumwandlungsvorrichtung (111) zur Umwandlung des Bitdatenelements der Digitalform, welches in den Einbit- Haltevorrichtungen (10, 39) gespeichert ist, in ein Analogsignal;
eine Einschreibe-Erlaubnisschaltung (31), um einen Datenersetzungsvorgang zu erlauben, zur Ersetzung von in der Speichervorrichtung (6) gespeicherten Datenelementen durch neue Datenelemente, während ein Austastungssignal zur Löschung des Rücklaufstrichs einer Bildzeile empfangen wird;
eine Einbyte-Haltevorrichtung (33) für die Gleichstromkomponente, zum Empfangen des Adreßzähltakts für die Gleichstromkomponente aus der Dekodiervorrichtung (7) als eine Haltezeit und zur Speicherung des Datenelements der Gleichstromkomponente aus der Speichervorrichtung (6);
eine Digital/Analog-Umwandlungsvorrichtung (34) zur Umwandlung des in der Einbyte-Haltevorrichtung (33) gespeicherten Bytedatenelements für die Gleichstromkomponente in ein Analogsignal; und
eine digitale Ausgabeperiode-Erlaubnisvorrichtung (135), welche sich zwischen den Einbit-Haltevorrichtungen (10, 39) und der Analogumwandlungsvorrichtung (111) befindet, zum Empfangen eines Erlaubnispulssignals zur Steuerung einer Periode für die Lieferung eines Bitdatenelements von den Einbit-Haltevorrichtungen (10, 39) an die Analogumwandlungsvorrichtung (111) und zur Steuerung der Bereitstellung des Bitdatenelements an die Analogumwandlungsvorrichtung (111) während des Empfangs des Erlaubnispulssignals, und zur Erzeugung einer optionalen Steuersignalform mit einem konstanten Pulshöhenwert gemäß der Veränderung der Frequenz des Synchronisiersignals, während Bilder auf einem Bildschirm auf der Grundlage der Steuersignalformen angezeigt werden,
wobei die Steuersignalform-Erzeugungsschaltung der Einbitart die Steuersignalform aus der Analogumwandlungsvorrichtung (111) und die Ausgabe aus der D/A-Umwandlungsvorrichtung (34) addiert und eine optionale Steuersignalform erzeugt und diese bereitstellt.