DE19640304A1 - Chipmodul insbesondere zur Implantation in einen Chipkartenkörper - Google Patents

Chipmodul insbesondere zur Implantation in einen Chipkartenkörper

Info

Publication number
DE19640304A1
DE19640304A1 DE19640304A DE19640304A DE19640304A1 DE 19640304 A1 DE19640304 A1 DE 19640304A1 DE 19640304 A DE19640304 A DE 19640304A DE 19640304 A DE19640304 A DE 19640304A DE 19640304 A1 DE19640304 A1 DE 19640304A1
Authority
DE
Germany
Prior art keywords
chip
chip module
carrier
elevation
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19640304A
Other languages
English (en)
Other versions
DE19640304C2 (de
Inventor
Peter Stampka
Josef Heitzer
Detlef Houdeau
Michael Huber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19640304A priority Critical patent/DE19640304C2/de
Priority to UA99031799A priority patent/UA57036C2/uk
Priority to BR9712155-0A priority patent/BR9712155A/pt
Priority to AT97942775T priority patent/ATE222026T1/de
Priority to JP51610298A priority patent/JP3230683B2/ja
Priority to EP97942775A priority patent/EP0931343B1/de
Priority to RU99109106/28A priority patent/RU2193231C2/ru
Priority to PCT/DE1997/001921 priority patent/WO1998015004A1/de
Priority to DE59707929T priority patent/DE59707929D1/de
Priority to KR10-1999-7002708A priority patent/KR100395843B1/ko
Priority to ES97942775T priority patent/ES2182119T3/es
Priority to CNB971983674A priority patent/CN1143383C/zh
Publication of DE19640304A1 publication Critical patent/DE19640304A1/de
Priority to US09/281,693 priority patent/US6288904B1/en
Application granted granted Critical
Publication of DE19640304C2 publication Critical patent/DE19640304C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Chipmodul gemäß dem Oberbegriff des Patentanspruchs 1, d. h. ein Chipmodul ins­ besondere zur Implantation in einen Chipkartenkörper, mit einem Träger und einem auf dem Träger aufgebrachten Chip.
Derartige Chipmodule sind in einer Vielzahl von verschiedenen Ausführungsformen bekannt.
Kernstück eines jeden Chipmoduls ist, wie die Bezeichnung schon andeutet, ein (Halbleiter-)Chip. Dieser Chip wird mittels eines Klebers auf einen in der Regel aus Epoxidharz oder dergleichen gefertigten Träger geklebt und durch Bonden oder dergleichen mit auf dem Träger vorgesehenen leitenden Strukturen elektrisch verbunden.
Wenn das Chipmodul zum Einsatz in einer äußere Kontaktstellen aufweisenden (kontaktbehafteten) Chipkarte vorgesehen ist, so umfassen die leitenden Strukturen des Trägers zumindest die Kontaktflächen (Oberflächenkontakte) der herzustellenden Chipkarte. Ist das Chipmodul zum Einsatz in einer nicht kontaktbehafteten, also kontaktlosen Chipkarte vorgesehen, so umfassen die leitenden Strukturen des Trägers zumindest solche Strukturen, die zum Anschluß an eine außerhalb des Chipmoduls angeordnete, genauer gesagt an eine im Chip­ kartenkörper integrierte Antenne vorgesehen sind.
Zum Schutz des Chips wird in der Regel ein denselben umgeben­ der, normalerweise metallischer Versteifungsrahmen auf den Träger aufgeklebt und mit einer den Chip und die Bonddrähte (vor mechanischen Beschädigungen und vor optischen Analysen) schützenden Masse aufgefüllt.
Das fertige Chipmodul wird abschließend in eine entsprechende Aussparung eines Chipkartenkörpers eingesetzt (implantiert), wodurch im Ergebnis eine gebrauchsfertige Chipkarte entsteht.
Handelt es sich bei der herzustellenden Chipkarte um eine kontaktbehaftete Chipkarte, so kann die Implantation des Chipmoduls in den Chipkartenkörper allein durch mechanisches Verbinden (Verkleben) von Chipmodul und Chipkartenkörper er­ folgen. Für solche Anwendungen ausgebildete Chipmodule ent­ halten nämlich, wie vorstehend bereits erwähnt wurde, nicht nur den Chip selbst, sondern auch die an der fertigen Chip­ karte außen liegenden Kontaktflächen (Oberflächenkontakte), so daß keine elektrische Verbindung zwischen dem Chipmodul und dem Chipkartenkörper erforderlich ist.
Handelt es sich bei der herzustellenden Chipkarte um eine kontaktlos betreibbare Chipkarte, so erfordert die Implan­ tation des Chipmoduls in den Chipkartenkörper neben der mechanischen Verbindung von Chipmodul und Chipkartenkörper auch eine elektrische Verbindung derselben (um eine im Chip­ kartenkörper integrierte Antenne an den im Chipmodul enthal­ tenen Chip anzuschließen).
Die Erfahrung zeigt, daß insbesondere kontaktlose Chipkarten bisweilen überhaupt nicht oder nur eingeschränkt brauchbar sind.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, das Chipmodul gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß kontaktlos betreibbare Chipkarten unter Verwendung desselben auf äußerst einfache Weise zuver­ lässig fehlerfrei herstellbar sind.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchten Merkmale gelöst.
Demnach ist auf dem Träger eine den Chip ganz oder teilweise umlaufende sockelartige Erhebung vorgesehenen.
Durch das Vorsehen der besagten Erhebung kann für den Ver­ steifungsrahmen eine Auflagefläche geschaffen werden, auf welche dieser unabhängig von sonstigen Strukturen auf der betreffenden Oberfläche des Trägers des Chipmoduls groß­ flächig und in einer genau definierten Lage aufsetzbar ist.
Damit kann zuverlässig ausgeschlossen werden, daß leitende Strukturen wie Leiterbahnen und dergleichen, welche auf der­ jenigen Oberfläche des Trägers des Chipmoduls verlaufen, auf welcher der Versteifungsrahmen anzuordnen ist, durch diesen elektrisch kurzgeschlossen oder in sonstiger Weise negativ beeinflußt werden.
Dies gilt selbst dann, wenn zumindest Teile der Erhebung durch die besagten, vor Kurzschlüssen zu schützenden leiten­ den Strukturen selbst gebildet werden und der Versteifungs­ rahmen "nur einfach" auf die Erhebung aufgeklebt wird. Ins­ besondere die großflächige und gleichmäßig verteilte Auf­ lagemöglichkeit, die die Erhebung für den Versteifungsrahmen bieten kann, sorgt nämlich dafür, daß der Versteifungsrahmen rundum nur mittelbar über den (vorzugsweise isolierenden) Kleber mit der Erhebung in Verbindung kommen kann.
Die rundum im wesentlichen unterbrechungsfreie und ebene Auflagefläche, die die Erhebung für den Versteifungsrahmen be­ reitstellen kann, sorgt darüber hinaus dafür, daß zwischen dem Versteifungsrahmen und der Auflagefläche, auf welcher dieser aufgesetzt wird, keine oder jedenfalls keine solchen Lücken entstehen können, die nicht durch den Kleber, durch welchen der Versteifungsrahmen auf die Erhebung geklebt wird, mehr oder weniger vollständig aufgefüllt werden können. Da­ durch kann erreicht werden, daß eine zur Herstellung eines sogenannten Globe Top vorgesehene Abdeckmasse, mit welcher das Innere des Versteifungsrahmens mehr oder weniger voll­ ständig aufgefüllt wird, nicht nach außen entweichen kann. Dies wiederum hat den positiven Effekt, daß anders als bisher keine Gefahr besteht, daß außerhalb des Versteifungsrahmens verlaufende leitende Strukturen, welche elektrisch mit außer­ halb des Chipmoduls befindlichen Chipkarten-Komponenten zu verbinden sind, von einer aus dem Versteifungsrahmen ent­ weichenden Abdeckmasse überzogen und dadurch für elektrische Verbindungen unbrauchbar gemacht werden.
Leitende Strukturen, die auf derjenigen Seite des Trägers vorgesehen sind, auf welche auch der Versteifungsrahmen auf­ zusetzen ist, werden durch den Versteifungsrahmen also weder in ihren elektrischen Eigenschaften noch in ihren mechani­ schen Eigenschaften negativ beeinflußt.
Damit bleiben insbesondere auch diejenigen leitenden Struk­ turen unbeeinflußt, die zur Verbindung des im Chipmodul ent­ haltenen Chips mit der im Chipkartenkörper integrierten An­ tenne dienen.
Entsprechendes gilt für den Fall, daß der Chip ohne Vorsehen eines Versteifungsrahmens mit einer entsprechend festen (steifen) Abdeckmasse wie einer Moldmasse, einer thermisch aushärtenden Abdeckmasse oder dergleichen bedeckt wird. In diesem Fall ist die Erhebung als An- und/oder Auflagefläche für eine Gußform oder sonstige Hilfsmittel verwendbar. Damit kann auch in diesem Fall gewährleistet werden, daß maximal solche Spalte oder Unterbrechungen zwischen der Gußform und dem Träger vorhanden sind bzw. offen bleiben, welche von der verwendeten Abdeckmasse nicht durchdrungen werden können.
Es wurde mithin ein Chipmodul geschaffen, durch welches ins­ besondere Chipkarten, deren Chipmodule elektrisch mit dem Chipkartenkörper verbunden werden müssen, also unter anderem auch kontaktlos betreibbare Chipkarten unter Verwendung des­ selben auf äußerst einfache Weise zuverlässig fehlerfrei her­ stellbar sind.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen
Fig. 1 eine Draufsicht auf ein Trägerband mit einer Vielzahl von teilweise fertiggestellten erfindungsgemäßen Chipmodulen,
Fig. 2 eine stufenweise durch verschiedene Ebenen verlau­ fende Schnittansicht durch ein komplett fertig­ gestelltes erfindungsgemäßes Chipmodul, und
Fig. 3 eine stark schematisierte Schnittansicht eines Chip­ kartenkörpers mit einem in diesen eingesetzten erfin­ dungsgemäßen Chipmodul.
Das erfindungsgemäße Chipmodul ist wie die herkömmlichen Chipmodule in Chipkartenkörper einsetzbar, wodurch im Ergeb­ nis eine Chipkarte entsteht. Chipmodule dieser Art sind je­ doch nicht nur für die derzeit gebräuchlichen "normalen" Chipkarten wie Telefonkarten, Authentisierungskarten und der­ gleichen, sondern generell für Chips enthaltende Karten oder Module jeder Art verwendbar, also beispielsweise auch für die sogenannten SIM-Module für Mobiltelefone etc.
Das im folgenden beschriebene Chipmodul eignet sich zur Her­ stellung einer Chipkarte, welche sowohl als kontaktbehaftete als auch als kontaktlose Chipkarte verwendbar ist. Derartige Chipkarten werden im folgenden der Einfachheit halber als Kombikarten bezeichnet.
Kombikarten zeichnen sich dadurch aus, daß sie einerseits an vorbestimmten Stellen äußere Anschlußmöglichkeiten in Form von Oberflächenkontakten zur drahtgebundenen Informations­ übertragung, und andererseits eine Antenne zur drahtlosen Informationsübertragung aufweisen.
Die Oberflächenkontakte sind im Chipmodul integriert, wohin­ gegen die Antenne im Chipkartenkörper enthalten ist und mit entsprechenden Anschlüssen des Chipmoduls (dessen Chips) elektrisch verbunden werden muß.
Obgleich sich das nachstehend beschriebene Chipmodul ins­ besondere für den Einsatz in Kombikarten und kontaktlos betreibbaren Chipkarten eignet, sind erfindungsgemäß ausge­ bildete Chipmodule grundsätzlich auch in beliebigen anderen Chipkarten und -modulen vorteilhaft einsetzbar.
Das im folgenden näher beschriebene Chipmodul ist in den Figuren mit dem Bezugszeichen 1 bezeichnet. Das Chipmodul 1 ist eines einer Vielzahl von Chipmodulen die hintereinander und nebeneinander liegend auf einem Träger 10 ausgebildet werden.
Als Träger 10 wird vorzugsweise ein Trägerband verwendet. Ein Ausschnitt eines solchen Trägerbandes mit vier noch in der Herstellung befindlichen Chipmodulen 1 ist in der Fig. 1 gezeigt.
Das (aus einem elektrisch isolierenden Epoxidharz bestehende) Trägerband weist seitliche Perforationslöcher auf, welche einen einfachen und zuverlässigen Transport des Trägerbandes während der Herstellung der Chipmodule 1 ermöglicht. Auf dem gezeigten Ausschnitt des Trägerbandes sind vier Chipmodule 1 ausgebildet, welche nach deren Fertigstellung durch Zer­ schneiden bzw. Zersägen des Trägerbandes längs in der Fig. 1 gepunktet eingezeichneter Schnittlinien 11 vereinzelt werden.
Der Aufbau eines jeden Chipmoduls 1 ist aus der Fig. 1 (Draufsicht) und aus der Fig. 2 (seitliche Schnittansicht) ersichtlich; in der Fig. 2 wurden, obgleich es sich um eine Schnittdarstellung handelt, aus Gründen der besseren Über­ sichtlichkeit keine Schraffuren eingezeichnet.
Das Herzstück eines jeden Chipmoduls 1 ist ein auf den Träger 10 durch einen Kleber 12 aufgeklebter Chip 13. Dieser Chip 13 ist vorzugsweise durch Bonden mit auf dem Träger 10 oder innerhalb des Trägers 10 vorgesehenen leitenden Strukturen verbunden.
Die leitenden Strukturen befinden sich im betrachteten Bei­ spiel sowohl auf der Seite des Trägers 10, auf welcher der Chip 13 angeordnet ist, als auch auf der dieser Seite gegen­ überliegenden Seite des Trägers 10. Diejenige Seite des Trä­ gers 10, auf welcher der Chip 13 angeordnet ist, wird im fol­ genden als die Chipseite 14 des Trägers 10 bezeichnet, und die der Chipseite 14 gegenüberliegende Seite des Trägers 10 wird als dessen Kontaktflächenseite 15 bezeichnet.
Die auf der Chipseite 14 des Trägers 10 ausgebildeten leiten­ den Strukturen bestehen aus einer diesseits des Chips 13 ver­ laufenden ersten Leiterbahn 16 und einer jenseits des Chips 13 verlaufenden zweiten Leiterbahn 17, über welche eine im Chipkartenkörper vorgesehene Antenne mit dem Chip 13 verbind­ bar ist; die Leiterbahnen 16 und 17 sind über Bonddrähte 18 mit entsprechenden Anschlüssen des Chips 13 verbunden.
Die auf der Kontaktflächenseite 15 des Trägers 10 ausgebilde­ ten leitenden Strukturen sind Kontaktflächen (Oberflächen­ kontakte) 19 ausgebildet, über welche die das beschriebene Chipmodul 1 enthaltende Chipkarte später kontaktierbar sein wird; die Kontaktflächen 19 sind über Bonddrähte 20 mit ent­ sprechenden Anschlüssen des Chips 13 verbunden, wobei die Bonddrähte 20 jeweils durch im Träger 10 vorgesehene Bond­ löcher 21 verlaufen.
Die Anschlüsse des Chips 13, über welche dieser über die Leiterbahnen 16 und 17 mit der Antenne zu verbinden ist, sind nicht zugleich solche Anschlüsse, die mit den Anschlußstellen 19 zu verbinden sind. Dadurch kann verhindert werden, daß die Antennenanschlüsse des Chips über die Anschlußstellen 19 kurzgeschlossen werden.
Der Chip 13 ist von einem Versteifungsrahmen 22 umgeben, wel­ cher auf eine auf dem Träger 10 ausgebildete sockelartige Erhebung in Form eines Rahmenträgers 23 aufgesetzt ist.
Der Rahmenträger 23 umläuft den Chip 13 im wesentlichen voll­ ständig; er besteht aus dem selben Material wie die auf der selben Seite des Trägers 10, d. h. auf der Chipseite 14 vor­ gesehenen Leiterbahnen 16 und 17 und wird auf die selbe Art und Weise zusammen mit diesen hergestellt.
Dort, wo die Leiterbahnen 16 und 17 unter dem Versteifungs­ rahmen 22 hindurchlaufen, bilden diese zugleich einen Teil des Rahmenträgers 23. Die durch die Leiterbahnen 16 und 17 gebildeten Rahmenträgerteile und die nicht durch die Leiter­ bahnen 16 und 17 gebildeten Rahmenträgerteile weisen die selbe Höhe auf und bilden dadurch eine ebene Auflagefläche, auf welche der Versteifungsrahmen 22 großflächig und genau definiert, d. h. insbesondere kippfrei aufgesetzt werden kann. Alternativ kann vorgesehen werden, die Leiterbahnen 16 und 17 etwas niedriger auszubilden als die diejenigen Teile des Rahmenträgers 23, die nicht durch die Leiterbahnen 16 und 17 gebildet werden.
Damit die Leiterbahnen 16 und 17 durch die nicht durch diese gebildeten, ebenfalls metallischen Rahmenträgerabschnitte nicht kurzgeschlossen oder in sonstiger Weise elektrisch beeinflußt werden, sind im Rahmenträger 23 entsprechende Unterbrechungen (Spalte) vorgesehen.
Diese, in den Figuren nicht dargestellten Unterbrechungen sind vorzugsweise (aber nicht unbedingt) unmittelbar neben den Leiterbahnen 16 und 17, d. h. zwischen den Rahmenträger­ teilen, die durch die Leiterbahnen 16 und 17 gebildet werden und den Rahmenträgerteilen, die nicht durch die Leiterbahnen 16 und 17 gebildet werden, vorgesehen. Dadurch kann verhin­ dert werden, daß die physikalischen Eigenschaften der Leiter­ bahnen 16 und 17, insbesondere deren kapazitive und induktive Widerstände übermäßig verändert werden. Grundsätzlich können jedoch beliebig viele und an beliebigen Stellen des Rahmen­ trägers 23 ausgebildete Unterbrechungen vorgesehen sein.
Die Breite und/oder die Form der Unterbrechungen sind so zu bemessen, daß einerseits eine gute elektrische Isolierungs­ wirkung erzielt wird und daß andererseits nur ein solcher Spalt gebildet wird, durch welchen eine später noch genauer beschriebene Abdeckmasse nicht entweichen kann. Im betrach­ teten Beispiel liegt die Breite der Unterbrechung vorzugs­ weise im Bereich zwischen 10 µm und 100 µm.
Zur Befestigung des Versteifungsrahmens 22 auf dem beschrie­ benen Rahmenträger 23 wird ein elektrisch isolierender Kleber verwendet. Die Dicke der zwischen dem Rahmenträger 23 und dem Versteifungsrahmen 22 einbringbaren Kleberschicht variiert zwischen 10 µm und 35 µm, ist aber - jedenfalls bei Vorsehen des beschriebenen Rahmenträgers 23 - groß genug, um zu ver­ hindern, daß die Leiterbahnen 16 und 17, die ja Teile des Rahmenträgers 23 bilden, durch den in der Regel metallischen Versteifungsrahmen 22 kurzgeschlossen werden. Die relativ geringe Dicke der zwischen den Rahmenträger 23 und den Ver­ steifungsrahmen 22 einbringbaren Kleberschicht reicht ins besondere deshalb für eine gute Isolationswirkung aus, weil der Versteifungsrahmen 22 über dem im wesentlichen ebenen Rahmenträger 23 großflächig aufliegen und - anders als ohne Vorsehen des Rahmenträgers 23 - nicht über die von der Ober­ fläche des Trägers 10 emporragenden Leiterbahnen 16 und 17 unter lokaler Verringerung der Kleberschichtdicke zur Seite kippen kann.
Sofern die vorstehend erwähnten Unterbrechungen im Rahmen­ träger 23 nicht zu breit sind, werden diese beim Aufkleben des Versteifungsrahmens 22 auf den Rahmenträger 23 durch den isolierenden Kleber geschlossen.
Der innerhalb des Versteifungsrahmens 22 liegende Bereich wird mit einer den Chip 13 und die Bonddrähte 18 und 20 vor mechanischen Beschädigungen und optischen Analysen schützen­ den Abdeckmasse 24 aufgefüllt; dadurch wird ein sogenanntes Globe Top hergestellt.
Die Abdeckmasse 24 kann aus dem vom Versteifungsrahmen 22 und dem Rahmenträger 23 umschlossenen Innenraum nicht entweichen, weil zwischen dem Versteifungsrahmen 22 und dem Rahmenträger 23 keine oder jedenfalls keine solchen Öffnungen vorhanden sind, die ein Austreten der Abdeckmasse 24 erlauben. Der Ver­ steifungsrahmen 22, der Rahmenträger 23 und die Verbindung zwischen denselben sind im wesentlichen lückenlos dicht; gegebenenfalls vorhandene Öffnungen sind so geformt und/oder bemessen, daß sie nicht oder allenfalls nur in vernachlässig­ barem Umfang von der Abdeckmasse 24 durchdrungen werden kön­ nen. Die (elektrisch isolierende) Abdeckmasse 24 kann daher nicht auf außerhalb des Versteifungsrahmens 22 verlaufende leitende Strukturen wie die Leiterbahnen 16 und 17 gelangen, wodurch als Kontaktstellen zu verwendende Abschnitte der­ selben anders als bisher nicht in ihrer Funktion beeinträch­ tigt werden können.
Das Chipmodul wird nach dessen Fertigstellung wie in der Fig. 3 schematisch dargestellt in eine entsprechende Aus­ sparung eines Chipkartenkörpers eingesetzt.
Die Fig. 3 ist eine stark vereinfachte Darstellung, in wel­ cher insbesondere das Chipmodul 1 nur stark schematisiert dargestellt ist. Darüber hinaus sind, obgleich es sich um eine Schnittansicht handelt, aus Gründen der Übersichtlich­ keit keine Schraffuren eingezeichnet.
Der Chipkartenkörper ist in der Fig. 3 mit dem Bezugszeichen 25, und die darin zum Einsetzen des Chipmoduls 1 vorgesehene Aussparung mit dem Bezugszeichen 26 bezeichnet.
Durch die Aussparung 26 hindurch verlaufen elektrisch leiten­ de Strukturen in Form von zwei zumindest teilweise freilie­ genden bzw. freigelegten (Antennenanschluß-) Leitungen 27, welche zu einer im Chipkartenkörper 25 integrierten Antenne gehören oder führen.
Beim Einsetzen des Chipmoduls 1 in die Aussparung 26 des Chipkartenkörpers 25 kommen die elektrisch leitenden Struk­ turen des Chipmoduls 1, d. h. die Leiterbahnen 16 und 17 zu­ mindest teilweise in eine frontale Gegenüberlage zu den elek­ trisch leitenden Strukturen des Chipkartenkörpers 25, d. h. zu den Antennenanschlußleitungen 27; die Leiterbahnen 16 und 17 kommen dabei über oder - wie in der Fig. 3 gezeigt ist - sogar auf den Antennenanschlußleitungen 27 zu liegen.
Setzt man das Chipmodul 1 wie beschrieben in die Aussparung 26 des Chipkartenkörpers 25 ein, so kommen die auf der Kontaktflächenseite 15 des Trägers 10 ausgebildeten Kontakt­ flächen 19 des Chipmoduls 1 automatisch auf der Außenseite der Chipkarte zu liegen.
Das Chipmodul 1 wird in der in der Fig. 3 gezeigten Stellung mit dem Chipkartenkörper verklebt.
Die Leiterbahnen 16 und 17 und die Antennenanschlußleitungen 27 werden durch eine geeignete Verbindungstechnik zusätzlich elektrisch miteinander verbunden. Dies kann beispielsweise dadurch bewerkstelligt werden, daß eine an der gewünschten Verbindungsstelle vorgesehene Lötpaste von außen durch den Träger 10 hindurch mittels eines Lasers auf die Schmelz­ temperatur erhitzt wird. Sofern die Leiterbahnen 16 und 17 und die Antennenanschlußleitungen 27 wie in Fig. 3 gezeigt direkt aufeinander liegen, befinden sie schon allein dadurch in Kontakt miteinander, so daß auf eine zusätzliche Verbin­ dung durch Verlöten oder dergleichen verzichtet werden kann; nichtsdestotrotz können sie selbstverständlich gleichwohl miteinander verlötet werden.
Die Leiterbahnen 16 und 17 und/oder die Kontaktflächen 19 sind, falls eine separate Verbindung zwischen den Leiter­ bahnen 16 und 17 und den Antennenanschlußleitungen 27 be­ absichtigt ist, vorzugsweise so angeordnet und ausgebildet, daß die Kontaktflächen 19 das Erhitzen der Lötpaste nicht behindern. Insbesondere sind die Leiterbahnen 16 und 17 und/oder die Kontaktflächen 19 derart angeordnet, daß die Abschnitte der Leiterbahnen 16 und 17, die mit den Antennen­ anschlußleitungen 27 zu verbinden (zu verlöten) sind, unter Zwischenräumen zwischen den Anschlußstellen 19 zu liegen kommen; die normalerweise sehr schmalem Zwischenräume zwi­ schen den Anschlußstellen (die Standardbreite beträgt 0,2 mm) werden an den entsprechenden Stellen vorzugsweise lokal brei­ ter ausgeführt.
Das vorstehend hinsichtlich des Aufbaus beschriebene erfin­ dungsgemäße Chipmodul 1 wird wie folgt hergestellt:
Ausgangspunkt ist ein Trägerband, das weder die Bondlöcher 21 noch irgendwelche leitenden Strukturen auf seinen Oberflächen aufweist und vorzugsweise noch beim Trägerbandhersteller mit denselben versehen wird.
Die Bondlöcher 21 werden durch Bohren oder Stanzen erzeugt.
Die leitenden Strukturen, genauer gesagt die Leiterbahnen 16 und 17 sowie die Kontaktflächen 19 werden unter Verwendung einer elektrisch leitenden Folie erzeugt, welche auf das Trägerband nachträglich aufbringbar ist. Zusammen mit der Herstellung der genannten leitenden Strukturen wird auch der Rahmenträger 23 hergestellt; der Rahmenträger 23 ist damit im betrachteten Beispiel ebenfalls eine leitende Struktur, welche jedoch nicht als solche verwendet wird.
Die elektrisch leitende Folie (im betrachteten Beispiel eine Kupferfolie), durch welche bzw. aus welcher die Leiterbahnen 16 und 17, die Kontaktflächen 19 und der Rahmenträger 23 ge­ bildet bzw. hergestellt werden, wird ohne zusätzlichen Kleber auf die entsprechenden Seiten des Trägerbandes auflaminiert. Die leitende Folie kann wahlweise schon die erforderliche Struktur aufweisen oder aber erst nachträglich, d. h. erst nach dem Auflaminieren auf das Trägerband entsprechend strukturiert werden.
Beim nachträglichen Strukturieren werden die nicht benötigten Abschnitte der leitenden Folie jeweils chemisch, d. h. bei­ spielsweise durch selektives Ätzen entfernt. Die leitende Folie wird dadurch auf die gewünschte Geometrie reduziert. Im Ergebnis bleiben von der leitenden Folie auf der Kontakt­ flächenseite 15 die Kontaktflächen 19 und auf der Chipseite 14 die Leiterbahnen 16 und 17 sowie der Rahmenträger 23 übrig.
Die Leiterbahnen 16 und 17 von auf dem Trägerband benachbar­ ten Chipmodulen sind, wie aus der Fig. 1 ersichtlich ist, zu einem durchgehenden Leiterbahnabschnitt zusammengefaßt. Dies ist problemlos möglich, weil der durchgehende Leiterbahn­ abschnitt beim Vereinzeln der Chipmodule (Heraustrennen der Chipmodule aus dem Trägerband längs der Schnittlinien 11) ohnehin durchtrennt wird.
Im Anschluß an das Aufbringen und das gegebenenfalls erfor­ derliche Strukturieren der leitenden Folie wird diese einer galvanischen Veredelung unterzogen. Im betrachteten Ausfüh­ rungsbeispiel wird dabei auf die durch die leitende Folie ge­ bildete Kupferschicht zunächst eine Nickelschicht, und auf diese eine Goldschicht aufgebracht. Bei den Kontaktflächen 19 geschieht dies an denjenigen Stellen, wo sich die Bondlöcher 21 befinden, von beiden Seiten der die Kontaktflächen bilden­ den Kupferschicht. Anstelle des Schichtaufbaus Cu-Ni-Au kann auch ein Schichtaufbau Au-Ni-Cu-Ag oder ein sonstiger bond­ fähiger Schichtaufbau vorgesehen werden.
Sämtliche leitenden Strukturen auf dem Trägerband werden auf exakt die selbe Art und Weise hergestellt. Für die Leiterbah­ nen 16 und 17 sowie den Rahmenträger 23 bedeutet dies, daß diese exakt die selbe Höhe und exakt die selben physikali­ schen und chemischen Eigenschaften aufweisen.
Auf das wie beschrieben vorbereitete Trägerband werden sodann die Chips 13 aufgeklebt und durch Bonden mit den Kontakt­ flächen 19 und den innerhalb des Rahmenträgers verlaufenden Leiterbahnabschnitten elektrisch verbunden.
Im Anschluß daran wird der Versteifungsrahmen 22 mittels eines elektrisch isolierenden Klebers auf den Rahmenträger 23 aufgeklebt.
Bedingt durch das Vorsehen eines Rahmenträgers im allgemeinen und dessen besondere Gestaltung im besonderen ist zwischen dem Versteifungsrahmen 22 und dem Rahmenträger 23 eine rundum lückenlose und dichte Verbindung herstellbar, durch welche der Versteifungsrahmen und der Rahmenträger zuverlässig von­ einander elektrisch isoliert sind; die Leiterbahnen 16 und 17 können weder durch den Versteifungsrahmen 22 noch durch den Rahmenträger 23 kurzgeschlossen werden.
Der vom Versteifungsrahmen 22 umschlossene Bereich wird so­ dann mehr oder weniger vollständig mit der Abdeckmasse 24 aufgefüllt.
Abschließend werden die auf die beschriebene Art und Weise hergestellten Chipmodule aus dem Trägerband ausgeschnitten und wie in der Fig. 3 gezeigt in jeweilige Chipkartenkörper 25 eingesetzt und mit diesen mechanisch und gegebenenfalls auch elektrisch verbunden.
Das vorstehend hinsichtlich des Aufbaus und der Herstellung beschriebene Chipmodul ist ein Chipmodul ohne Chipinsel, d. h. ein Chipmodul, bei welchem der Chip auf den Träger aufgesetzt ist. Die Erfindung ist jedoch prinzipiell auch bei Chipmodu­ len mit Chipinseln, d. h. bei Chipmodulen, bei welchen der Chip in eine im Träger vorgesehene Aussparung eingesetzt wird, anwendbar.
Der Rahmenträger 23 ist nicht nur zum Aufsetzen eines Ver­ steifungsrahmens 22 verwendbar; er kann auch dann wertvolle Dienste leisten, wenn kein Versteifungsrahmen vorgesehen wird. Auf den besagten Versteifungsrahmen 22 kann unter ande­ rem verzichtet werden, wenn der Chip mit einer Abdeckmasse bedeckt wird, die wie beispielsweise eine Moldmasse, eine thermisch aushärtende Abdeckmasse oder dergleichen ohne den Versteifungsrahmen verarbeitet werden kann und selbst ent­ sprechend fest (steif) wird. In diesem Fall kann die sockel­ artige Erhebung in Form des zuvor ausführlich beschriebenen Rahmenträgers 23 zum An- und/oder Aufsetzen von Gußformen oder sonstigen Hilfsmitteln dienen. Das Herstellen der Chipabdeckung unter Verwendung des Rahmenträgers 23 ist dabei in zweifacher Hinsicht vorteilhaft: einerseits ist dadurch verhinderbar, daß die Chipabdeckung schief und/oder in son­ stiger Weise abweichend von einer vorgegebenen Sollposition und/oder Sollausrichtung gefertigt wird, und andererseits kann auch hier (aus im wesentlichen den selben Gründen wie im Fall des Vorsehens eines Versteifungsrahmens) verhindert wer­ den, daß außerhalb der eigentlichen Chipabdeckung verlaufende Abschnitte der Leiterbahnen 16 und 17 mit Abdeckmasse bedeckt und damit unbrauchbar für Verbindungen mit außerhalb des Chipmoduls vorgesehenen Komponenten gemacht werden.
Es ist auch nicht erforderlich, daß die Leiterbahnen 16 und 17 Leiterbahnen zum Verbinden des Chipmoduls mit einer außer­ halb desselben vorgesehenen Antenne (Spule) sind; die sockel­ artige Erhebung in Form des Rahmenträgers 23 und/oder die be­ schriebene elektrische Verbindung zwischen dem Chipmodul und dem Chipkartenkörper sind auch dann vorteilhaft einsetzbar, wenn die Leiterbahnen 16 und 17 eine beliebige andere Funk­ tion als die vorstehend beschriebene haben.
Wenngleich es besonders einfach und elegant ist, die sockel­ artige Erhebung wie die Leiterbahnen 16 und 17 und die Kon­ taktflächen 19 zusammen mit diesen herzustellen, so besteht auch hierauf keine Einschränkung. Die sockelartige Erhebung kann grundsätzlich unabhängig von den Leiterbahnen 16 und 17 aus jedem beliebigen Material auf beliebige Art und Weise hergestellt sein.
Zusammenfassend kann festgestellt werden, daß mit dem be­ schriebenen Chipmodul insbesondere kontaktlose Chipkarten, aber auch andere Chipkarten wesentlich zuverlässiger als bisher fehlerfrei herstellbar sind.

Claims (11)

1. Chipmodul insbesondere zur Implantation in einen Chip­ kartenkörper (25), mit einem Träger (10) und einem auf dem Träger aufgebrachten Chip (13), dadurch gekennzeichnet, daß auf dem Träger eine den Chip ganz oder teilweise um­ laufende sockelartige Erhebung (23) vorgesehenen ist.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, daß die Erhebung (23) durch eine auf den Träger (10) auf­ gebrachte, elektrisch leitende Struktur gebildet wird.
3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Erhebung (23) ein den Chip im wesentlichen voll­ ständig umlaufender Rahmenträger ist, auf welchen ein Versteifungsrahmen (22) aufsetzbar ist.
4. Chipmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erhebung (23) derart ausgebildet ist, daß sie zum An- und/oder Aufsetzen von Gußformen zum Ausbilden einer den Chip (13) abdeckenden Chipabdeckung geeignet ist.
5. Chipmodul nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Erhebung (23) durch die selben Arbeitsschritte wie auf dem Träger (10) vorgesehene elektrische Leiterbahnen (16, 17) und/oder Kontaktflächen (19) zusammen mit diesen her­ gestellt wird.
6. Chipmodul nach Anspruch 5, dadurch gekennzeichnet, daß die elektrischen Leiterbahnen (16, 17) und/oder Kontakt­ flächen (19) an Stellen, wo sie mit der Erhebung (23) zu­ sammentreffen, Bestandteil der Erhebung sind.
7. Chipmodul nach Anspruch 6, dadurch gekennzeichnet, daß die Erhebung (23) derart ausgebildete und angeordnete Unterbrechungen aufweist, daß Teile der Erhebung, die durch die elektrischen Leiterbahnen (16, 17) und/oder Kontakt­ flächen (19) gebildet werden, nicht durch Teile der Erhebung, welche nicht durch die elektrischen Leiterbahnen und/oder Kontaktflächen gebildet werden, kurzgeschlossen werden können.
8. Chipmodul nach Anspruch 7, dadurch gekennzeichnet, daß die Unterbrechungen jeweils zwischen Teilen der Erhebung (23), die durch die elektrischen Leiterbahnen (16, 17) und/oder Kontaktflächen (19) gebildet werden, und Teilen der Erhebung, die nicht durch die elektrischen Leiterbahnen und/oder Kontaktflächen gebildet werden, vorgesehen sind.
9. Chipmodul nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Unterbrechungen derart geformt und/oder bemessen sind, daß sie von einer zur Chipabdeckungsherstellung Abdeckmasse nicht durchdrungen werden können.
10. Chipmodul nach Anspruch 7 bis 9, dadurch gekennzeichnet, daß die Unterbrechungen derart geformt und/oder bemessen sind, daß sie bei einem Aufkleben des Versteifungsrahmens (22) auf die Erhebung (23) durch den hierfür verwendeten Kleber ausgefüllt werden.
11. Chipmodul nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die Teile der Erhebung (23), die durch die elektrischen Leiterbahnen (16, 17) und/oder Kontaktflächen (19) gebildet werden, die selbe Höhe wie oder eine geringere Höhe als die Teile der Erhebung aufweisen, welche nicht durch die elek­ trischen Leiterbahnen und/oder Kontaktflächen gebildet wer­ den.
DE19640304A 1996-09-30 1996-09-30 Chipmodul insbesondere zur Implantation in einen Chipkartenkörper Expired - Fee Related DE19640304C2 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE19640304A DE19640304C2 (de) 1996-09-30 1996-09-30 Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
UA99031799A UA57036C2 (uk) 1996-09-30 1997-02-09 Чіп-модуль, зокрема для монтажу у корпусі чіп-картки
KR10-1999-7002708A KR100395843B1 (ko) 1996-09-30 1997-09-02 칩 카드 바디 내부에 삽입하기 위한 칩 모듈
JP51610298A JP3230683B2 (ja) 1996-09-30 1997-09-02 チップモジュール
EP97942775A EP0931343B1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper
RU99109106/28A RU2193231C2 (ru) 1996-09-30 1997-09-02 Модуль микросхемы для имплантации в корпус карточки с встроенным микропроцессором (варианты)
BR9712155-0A BR9712155A (pt) 1996-09-30 1997-09-02 Módulo de chip, especialmente para a implantação em um corpo de cartão de chip.
DE59707929T DE59707929D1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper
AT97942775T ATE222026T1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper
ES97942775T ES2182119T3 (es) 1996-09-30 1997-09-02 Modulo de chip, especialmente para el implante en un cuerpo de tarjeta de chip.
CNB971983674A CN1143383C (zh) 1996-09-30 1997-09-02 特别用于置入芯片卡体的芯片模块
PCT/DE1997/001921 WO1998015004A1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper
US09/281,693 US6288904B1 (en) 1996-09-30 1999-03-30 Chip module, in particular for implantation in a smart card body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19640304A DE19640304C2 (de) 1996-09-30 1996-09-30 Chipmodul insbesondere zur Implantation in einen Chipkartenkörper

Publications (2)

Publication Number Publication Date
DE19640304A1 true DE19640304A1 (de) 1998-04-02
DE19640304C2 DE19640304C2 (de) 2000-10-12

Family

ID=7807447

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19640304A Expired - Fee Related DE19640304C2 (de) 1996-09-30 1996-09-30 Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
DE59707929T Expired - Lifetime DE59707929D1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59707929T Expired - Lifetime DE59707929D1 (de) 1996-09-30 1997-09-02 Chipmodul insbesondere zur implantation in einen chipkartenkörper

Country Status (12)

Country Link
US (1) US6288904B1 (de)
EP (1) EP0931343B1 (de)
JP (1) JP3230683B2 (de)
KR (1) KR100395843B1 (de)
CN (1) CN1143383C (de)
AT (1) ATE222026T1 (de)
BR (1) BR9712155A (de)
DE (2) DE19640304C2 (de)
ES (1) ES2182119T3 (de)
RU (1) RU2193231C2 (de)
UA (1) UA57036C2 (de)
WO (1) WO1998015004A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793069A1 (fr) * 1999-04-28 2000-11-03 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
WO2003028044A2 (de) * 2001-09-17 2003-04-03 Infineon Technologies Ag Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
US6995029B2 (en) 2002-08-05 2006-02-07 Osram Opta Semiconductors Gmbh Fabricating surface mountable semiconductor components with leadframe strips
WO2007031050A1 (de) * 2005-09-15 2007-03-22 Smartrac Ip B.V. Chipmodul sowie verfahren zur herstellung eines chipmoduls
WO2009118136A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein transpondermodul sowie transpondermodul
CN110615136A (zh) * 2019-10-23 2019-12-27 苏州领裕电子科技有限公司 一种无线充电配件贴膜设备
CN110729274A (zh) * 2019-11-11 2020-01-24 澄天伟业(宁波)芯片技术有限公司 智能卡模块及其封装工艺
DE102014113519B4 (de) 2013-10-01 2021-09-16 Infineon Technologies Austria Ag Elektronisches Bauelement, Anordnung und Verfahren

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6914196B2 (en) * 1998-01-09 2005-07-05 Samsung Electronics Co., Ltd. Reel-deployed printed circuit board
JP3180086B2 (ja) * 1998-08-31 2001-06-25 株式会社シーメディア 携帯通信装置、情報伝達システム及び方法、携帯通信装置で利用可能な非接触ｉｃメディア
JP3461308B2 (ja) * 1999-07-30 2003-10-27 Ｎｅｃマイクロシステム株式会社 データ処理装置、その動作制御方法
US6972312B1 (en) * 1999-08-04 2005-12-06 Hybrid Plastics Llc Process for the formation of polyhedral oligomeric silsesquioxanes
US20060194919A1 (en) * 1999-08-04 2006-08-31 Lichtenhan Joseph D Porosity control with polyhedral oligomeric silsesquioxanes
US7553904B2 (en) * 1999-08-04 2009-06-30 Hybrid Plastics, Inc. High use temperature nanocomposite resins
US7638195B2 (en) * 1999-08-04 2009-12-29 Hybrid Plastics, Inc. Surface modification with polyhedral oligomeric silsesquioxanes silanols
US7485692B2 (en) 1999-08-04 2009-02-03 Hybrid Plastics, Inc. Process for assembly of POSS monomers
US7888435B2 (en) * 1999-08-04 2011-02-15 Hybrid Plastics, Inc. Process for continuous production of olefin polyhedral oligomeric silsesquioxane cages
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
DE10134989B4 (de) * 2001-07-18 2006-03-23 Infineon Technologies Ag Chipkarte mit einem Kartenkörper
US20030085288A1 (en) * 2001-11-06 2003-05-08 Luu Deniel V.H. Contactless SIM card carrier with detachable antenna and carrier therefore
DE10208168C1 (de) * 2002-02-26 2003-08-14 Infineon Technologies Ag Datenträgerkarte
US6915636B2 (en) * 2002-07-15 2005-07-12 Power Systems Mfg., Llc Dual fuel fin mixer secondary fuel nozzle
FR2853434B1 (fr) * 2003-04-03 2005-07-01 Oberthur Card Syst Sa Carte a microcircuit fixee sur un support adaptateur, support de carte et procede de fabrication
US7259678B2 (en) * 2003-12-08 2007-08-21 3M Innovative Properties Company Durable radio frequency identification label and methods of manufacturing the same
US20090085011A1 (en) * 2003-12-18 2009-04-02 Lichtenhan Joseph D Neutron shielding composition
US20050261839A1 (en) * 2004-05-18 2005-11-24 Shinde Ninad A Smart substance processing device and a system and method of monitoring thereof
US8695881B2 (en) * 2004-06-30 2014-04-15 Nxp B.V. Chip card for insertion into a holder
US20060170079A1 (en) * 2005-02-02 2006-08-03 Brennan John M Integrated circuit device having encapsulant dam with chamfered edge
US7956459B2 (en) * 2005-02-28 2011-06-07 Infineon Technologies Ag Semiconductor device and method of assembly
JP2007098409A (ja) * 2005-09-30 2007-04-19 Toshiba Corp 板材分断方法、金型、プリント基板、および電子機器
EP1785916B1 (de) 2005-11-14 2009-08-19 Tyco Electronics France SAS Smartcard-Körper, Smartcard und Herstellungsverfahren
US7682869B2 (en) * 2006-03-23 2010-03-23 Micron Technology, Inc. Method of packaging integrated circuit devices using preformed carrier
US20070290048A1 (en) * 2006-06-20 2007-12-20 Innovatier, Inc. Embedded electronic device and method for manufacturing an embedded electronic device
SG147330A1 (en) 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
DE102007019795B4 (de) * 2007-04-26 2012-10-04 Infineon Technologies Ag Chipmodul und Verfahren zum Herstellen dieses Chipmoduls
US8030746B2 (en) * 2008-02-08 2011-10-04 Infineon Technologies Ag Integrated circuit package
US8110912B2 (en) * 2008-07-31 2012-02-07 Infineon Technologies Ag Semiconductor device
CN104392968B (zh) * 2008-11-21 2018-05-18 先进封装技术私人有限公司 半导体基板
DE102009023405A1 (de) 2009-05-29 2010-12-02 Giesecke & Devrient Gmbh Verfahren zur Herstellung tragbarer Datenträger
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
WO2011141764A1 (en) * 2010-05-12 2011-11-17 Fci Method of manufacture of flexible printed circuits
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
FR3006551B1 (fr) * 2013-05-30 2016-12-09 Linxens Holding Procede de fabrication d'un circuit imprime, circuit imprime obtenu par ce procede et module electronique comportant un tel circuit imprime
JP6115505B2 (ja) * 2013-06-21 2017-04-19 株式会社デンソー 電子装置
CN106709557A (zh) * 2016-12-29 2017-05-24 郑州单点科技软件有限公司 一种芯片卡原型板
DK3602616T3 (en) 2017-03-24 2022-02-14 Cardlab Aps Method of assembling a plurality of electrical circuits to a carrier and subsequent removal of said electrical circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
EP0682321A2 (de) * 1994-05-11 1995-11-15 Giesecke & Devrient GmbH Datenträger mit integriertem Schaltkreis
CH686462A5 (de) * 1992-11-27 1996-03-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
DE19500925A1 (de) * 1995-01-16 1996-07-18 Orga Kartensysteme Gmbh Chipkarte zur kontaktlosen Datenübertragung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58132954A (ja) * 1982-02-02 1983-08-08 Matsushita Electric Ind Co Ltd 混成集積回路の封止方法
JPS5916351A (ja) * 1982-07-19 1984-01-27 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
US4560826A (en) * 1983-12-29 1985-12-24 Amp Incorporated Hermetically sealed chip carrier
JPS62154971A (ja) 1985-12-27 1987-07-09 Canon Inc カラ−画像処理方式
DE68927295T2 (de) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd Kunstharzversiegeltes halbleiterbauelement
JPH0262297A (ja) 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 集積回路装置およびそれを用いたｉｃカード
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
EP0472766A1 (de) * 1990-08-30 1992-03-04 Siemens Aktiengesellschaft Verfahren zum Abdecken eines kontaktierten Halbleiterchips
FR2670930A1 (fr) * 1990-12-21 1992-06-26 Bull Cp8 Procede de realisation du module electronique d'un objet portatif tel qu'une carte a microcircuits, module et cartes obtenus par la mise en óoeuvre du procede.
US5258650A (en) * 1991-08-26 1993-11-02 Motorola, Inc. Semiconductor device having encapsulation comprising of a thixotropic fluorosiloxane material
CA2089435C (en) * 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JP3378338B2 (ja) * 1994-03-01 2003-02-17 新光電気工業株式会社 半導体集積回路装置
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
JP3388921B2 (ja) 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
DE19632813C2 (de) 1996-08-14 2000-11-02 Siemens Ag Verfahren zur Herstellung eines Chipkarten-Moduls, unter Verwendung dieses Verfahrens hergestellter Chipkarten-Modul und diesen Chipkarten-Modul enthaltende Kombi-Chipkarte
US6088901A (en) 1997-06-10 2000-07-18 Siemens Aktiengesellschaft Method for producing a carrier element for semiconductor chips

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
CH686462A5 (de) * 1992-11-27 1996-03-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
EP0682321A2 (de) * 1994-05-11 1995-11-15 Giesecke & Devrient GmbH Datenträger mit integriertem Schaltkreis
DE19500925A1 (de) * 1995-01-16 1996-07-18 Orga Kartensysteme Gmbh Chipkarte zur kontaktlosen Datenübertragung

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2793069A1 (fr) * 1999-04-28 2000-11-03 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
WO2000067316A2 (fr) * 1999-04-28 2000-11-09 Gemplus Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
WO2000067316A3 (fr) * 1999-04-28 2001-03-29 Gemplus Card Int Procede de fabrication de dispositif electronique portable a circuit integre protege par resine photosensible
US6613609B1 (en) 1999-04-28 2003-09-02 Gemplus Method for producing a portable electronic device with an integrated circuit protected by a photosensitive resin
WO2003028044A2 (de) * 2001-09-17 2003-04-03 Infineon Technologies Ag Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
WO2003028044A3 (de) * 2001-09-17 2003-11-20 Infineon Technologies Ag Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
US6995029B2 (en) 2002-08-05 2006-02-07 Osram Opta Semiconductors Gmbh Fabricating surface mountable semiconductor components with leadframe strips
US7695990B2 (en) 2002-08-05 2010-04-13 Osram Opto Semiconductors Gmbh Fabricating surface mountable semiconductor components with leadframe strips
WO2007031050A1 (de) * 2005-09-15 2007-03-22 Smartrac Ip B.V. Chipmodul sowie verfahren zur herstellung eines chipmoduls
WO2009118136A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein transpondermodul sowie transpondermodul
US8665172B2 (en) 2008-03-28 2014-03-04 Smartrac Ip B.V. Chip carrier for a transponder module and transponder module
DE102014113519B4 (de) 2013-10-01 2021-09-16 Infineon Technologies Austria Ag Elektronisches Bauelement, Anordnung und Verfahren
CN110615136A (zh) * 2019-10-23 2019-12-27 苏州领裕电子科技有限公司 一种无线充电配件贴膜设备
CN110729274A (zh) * 2019-11-11 2020-01-24 澄天伟业(宁波)芯片技术有限公司 智能卡模块及其封装工艺

Also Published As

Publication number Publication date
KR100395843B1 (ko) 2003-08-27
WO1998015004A1 (de) 1998-04-09
RU2193231C2 (ru) 2002-11-20
EP0931343A1 (de) 1999-07-28
DE59707929D1 (de) 2002-09-12
CN1143383C (zh) 2004-03-24
US6288904B1 (en) 2001-09-11
ES2182119T3 (es) 2003-03-01
CN1231765A (zh) 1999-10-13
DE19640304C2 (de) 2000-10-12
ATE222026T1 (de) 2002-08-15
BR9712155A (pt) 1999-08-31
EP0931343B1 (de) 2002-08-07
JP3230683B2 (ja) 2001-11-19
KR20000048732A (ko) 2000-07-25
UA57036C2 (uk) 2003-06-16
JP2000503155A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
DE19640304C2 (de) Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
DE3814469C2 (de)
EP0107061B1 (de) Informationskarte und Verfahren zu ihrer Herstellung
DE68921179T2 (de) Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module.
DE4318727C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE102018202791A1 (de) Spulenkomponente
EP2852970B1 (de) Verfahren zum herstellen einer elektronischen baugruppe
DE102018202789A1 (de) Spulenkomponente
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE69905288T2 (de) Verfahren zur herstellung einer kontaktlosen chipkarte
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
EP0655705B1 (de) Verfahren zur Herstellung von Ausweiskarten mit elektrischen Modulen
DE102018209917A1 (de) Spulenkomponente
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
EP1065624B1 (de) Chipmodul zum Einbau in einen Chipkartenträger
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
DE19732645A1 (de) Verfahren zur Herstellung einer Combi-Chipkarte
DE4321592A1 (de) Halbleitervorrichtungen sowie Trägerteile und Leiterrahmen hierfür
DE19640303C2 (de) Chipmodul insbesondere zur Implantation in einen Chipkartenkörper
DE3619636A1 (de) Gehaeuse fuer integrierte schaltkreise

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee