DE19630593A1 - Verfahren zum gleichzeitigen mechanischen und elektrischen Verbinden von integrierten Schaltungen mit beliebigen Substratmaterialien - Google Patents

Verfahren zum gleichzeitigen mechanischen und elektrischen Verbinden von integrierten Schaltungen mit beliebigen Substratmaterialien

Info

Publication number
DE19630593A1
DE19630593A1 DE19630593A DE19630593A DE19630593A1 DE 19630593 A1 DE19630593 A1 DE 19630593A1 DE 19630593 A DE19630593 A DE 19630593A DE 19630593 A DE19630593 A DE 19630593A DE 19630593 A1 DE19630593 A1 DE 19630593A1
Authority
DE
Germany
Prior art keywords
integrated circuit
substrate
pad pattern
conductive adhesive
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19630593A
Other languages
English (en)
Other versions
DE19630593C2 (de
Inventor
Michael Dipl Phys Feil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE19630593A priority Critical patent/DE19630593C2/de
Publication of DE19630593A1 publication Critical patent/DE19630593A1/de
Application granted granted Critical
Publication of DE19630593C2 publication Critical patent/DE19630593C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung bezieht sich auf Verbindungsver­ fahren von integrierten Schaltungen mit Schaltungsträgern und insbesondere auf die direkte Montage von ungehäusten in­ tegrierten Schaltungen auf Substrate.
Die direkte Montage von ungehäusten integrierten Schaltungen auf Schaltungsträgern findet im Zuge der allgemeinen Minia­ turisierung elektronischer Geräte und Schaltungen ein immer breiteres Anwendungsfeld vor, wie z. B. bei Chipkarten für vielfältige Anwendungen. Der Wegfall des Gehäuses spart Platz und Gewicht und verringert die Zahl der Verbindungs­ stellen, um den elektrischen Kontakt von einer integrierten Schaltung zu den Anschlüssen auf dem Schaltungsträger oder Substrat herzustellen. Eine zuverlässige Montage von unge­ häusten ICs auf Leiterplatten oder flexiblen Schaltungsträ­ gern bereitet wegen der großen Differenzen der thermischen Ausdehnungskoeffizienten derzeit Probleme.
Bei der Montage von ungehäusten integrierten Schaltungen sind in der Technik drei typische Verfahren bekannt. Diese sind die Drahtkontaktierung, das automatische Filmbonden und die Flip-Chip-Technik, welche im Nachfolgenden kurz darge­ stellt werden.
Bei der Drahtkontaktierung wird eine integrierte Schaltung, die in Form eines Chips vorliegt, mit ihrer Rückseite auf dem Substrat befestigt. Ein gebräuchliches Verbindungsmate­ rial ist je nach Anforderung elektrisch leitender oder nicht leitender Klebstoff. Die elektrische Kontaktierung der An­ schlüsse der integrierten Schaltung mit einem Anschlußflä­ chenmuster auf einem Substrat erfolgt über feine Drähte, die beispielsweise aus Gold oder Aluminium bestehen. Um die Ver­ bindungsdrähte vor mechanischen Einwirkungen zu schützen, wird über den Chip eine Abdeckung beispielsweise aus Epoxid­ harz mit einer ausreichenden Dicke vorgesehen, damit die Verbindungsdrähte, die von der Oberseite des Chips zum Sub­ strat hin bogenförmig vorstehen, vollständig von dem Epoxid­ harz umschlossen bzw. eingekapselt sind. Diese Technik hat sich vor allem bei Aluminiumoxid als Substratmaterial be­ währt, da die thermischen Ausdehnungskoeffizienten von Sili­ zium und Aluminiumoxid relativ nahe beieinander liegen. Mittlerweile wird diese Technik auch auf Leiterplatten und flexiblen Schaltungsträgern beherrscht.
Wesentliche Einschränkungen dieser Technik im Vergleich zu anderen Verfahren sind der relativ große Raumbedarf der An­ ordnung aus Chip und Epoxidharzabdeckung und der Kontaktan­ schlußfläche selbst, damit der Kontaktierungsdraht auf der­ selben geeignet befestigt werden kann, sowie ein benötigter Mindestabstand der Anschlußflächen auf der integrierten Schaltung, damit sich bei der Herstellung Kontaktdrähte ge­ genseitig nicht berühren. Ferner stellen die dünnen Kontakt­ drähte hochfrequenzmäßig relativ große Induktivitäten dar, die bei bestimmten Anwendungen stören. Bezüglich des Flä­ chenbedarfs kann von einem zusätzlichen Rand von mindestens 0,5 mm um die eigentliche Chipfläche herum ausgegangen wer­ den. Da der Draht, wie bereits angemerkt wurde, in einer bo­ genförmigen Schleife von der integrierten Schaltung zum Sub­ strat geführt wird, setzt sich die Gesamthöhe aus der Höhe des Bausteins und der Schleifenhöhe des Kontaktierungsdrah­ tes mit sicherer Einbettung im Abdeckmaterial zusammen. Da der Drahtdurchmesser beim automatischen Drahtkontaktieren oder Drahtbonden aus technischen Gründen nicht unter 15 µm sinken darf und das Bondwerkzeug auch gewisse Minimalabmes­ sungen nicht unterschreiten kann, beträgt der minimale Ab­ stand der Anschlüsse auf der integrierten Schaltung minde­ stens 80 bis 100 µm. Aufgrund der erwähnten Induktivität des Bonddrahtes verschlechtern sich die Übertragungseigenschaf­ ten von drahtgebondeten Bauteilen ab einigen GHz wesentlich.
Bei dem automatischen Filmbonden oder TAB (TAB = Tape Automated Bonding) wird die integrierte Schaltung in Form eines Chips mit ihrer Vorderseite auf einen Zwischenträger, wie z. B. eine Kunststoffolie auf einer Filmrolle mit einer Metallisierung für die Anschlüsse, angebracht. Die elektri­ schen Anschlüsse auf dem Chip dienen gleichzeitig zur Befe­ stigung auf dem Zwischenträger. Mechanische und elektrische Verbindung erfolgen also in einem Prozeßschritt. Insbeson­ dere ragen in eine Öffnung der Kunststoffolie, die der Größe des Chips entspricht, die Anschlüsse soweit hinein, daß sie die Kontaktanschlußflächen auf der integrierten Schaltung überdecken. Die Anschlüsse auf der integrierten Schaltung und/oder auf dem Zwischenträger müssen bei dem automatischen Filmbonden mit sogenannten Höckern versehen sein. Diese Höcker stellen kleine Erhebungen auf Kontaktanschlußflächen über die Ebene des Chips hinaus dar. Abhängig von dem Metal­ lisierungssystem für diese Höcker kann die Verbindung von dem Chip zu dem Zwischenträger durch einen Löt- oder Thermo­ kompressionsprozeß hergestellt werden. Die Befestigung auf dem eigentlichen Substrat erfolgt durch Ausstanzen aus dem Film und durch einen weiteren Lötprozeß für die Außenan­ schlüsse.
Dieses Verfahren ist aus wirtschaftlichen Gründen lediglich für Anwendungen mit sehr großen Stückzahlen interessant, da die Zwischenträger- und die Höckerherstellung relativ auf­ wendig sind. Weitere Einschränkungen sind die zusätzlich benötigte Kontaktstelle, um von dem Chip zu dem Substrat zu kommen, wobei ferner ein im Vergleich zur Chipfläche allein erhöhter Platzbedarf aufgrund der notwendigen festen Zuord­ nung des Anschlußflächenmusters auf der integrierten Schal­ tung und dem Zwischenträger vorhanden ist.
Im Gegensatz zum automatischen Filmbonden wird bei einem als Flip-Chip-Technik bekannten Verfahren der Chip mit seiner Vorderseite direkt auf das Substrat montiert. Die Vordersei­ te, die das elektrische Anschlußflächenmuster der integrier­ ten Schaltung aufweist, kann somit eine elektrische Verbin­ dung zu dem Anschlußflächenmuster des Substrats herstellen. Dabei sind genauso wie bei dem TAB-Verfahren Höcker notwen­ dig. Der Verbindungsprozeß findet wiederum abhängig von der verwendeten Höckermetallisierung durch ein Löt- oder ein Thermokompressionsverfahren statt. Hierbei entspricht der benötigte Flächenbedarf der Chipgröße. Die Gesamthöhe der Schaltung setzt sich aus der Höhe des Substrats sowie der Höhe des Chips und der Höhe der verwendeten Höcker zusammen.
Ein in jüngster Zeit entwickelter anisotrop leitfähiger Klebstoff kann in nur einem Prozeßschritt gleichzeitig eine mechanische und elektrische Verbindung einer integrierten Schaltung mit einem Substrat bewerkstelligen. Dieser aniso­ trop leitfähige Klebstoff ist mit Metallteilchen gefüllt, derart, daß beim Kleben unter Druck nur in der Richtung senkrecht zur Fügefläche eine elektrisch leitfähige Verbin­ dung entsteht. Die Metallteilchen können massive Metallteil­ chen oder auch Kunststoffteilchen sein, die eine leitfähige, d. h. metallische, Oberfläche aufweisen.
Eine Flip-Chip-Technik mit einem anisotrop leitfähigen Kleb­ stoff ist beispielsweise in den Artikeln "Flip-Chip techno­ logies for chip-on-glass applications (LCD)" von D. Wojcie­ chowski, u. a., und "Flip-chip bonding with solder-filled anisotropic adhesive" von P. Savolainen, u. a., beschrieben. In beiden Artikeln weist eine mit einem Substrat zu verbin­ dende integrierte Schaltung ein Anschlußflächenmuster mit am Rand angeordneten Anschlußflächen auf. Diese Anschlußflächen sind mit Höckern versehen, um elektrische Kontakte der An­ schlußflächen mit entsprechenden Anschlußflächen auf dem Substrat zu ermöglichen.
Da bei den meisten herkömmlichen integrierten Schaltungen das Anschlußflächenmuster der integrierten Schaltung aus An­ schlußflächen besteht, die entlang des Randes des Chips an­ geordnet sind, sind die kleinen und sehr starren Verbin­ dungselemente bei einer Verwendung von Substratmaterialien, wie z. B. gedruckten Schaltungsplatinen, flexiblen Schal­ tungsträgern und dergleichen, welche sich in ihren thermi­ schen Ausdehnungskoeffizienten wesentlich von Silizium, das das Material der integrierten Schaltung ist, unterscheiden, großen thermomechanischen Spannungen ausgesetzt. Dies ist die Ursache für starke Zuverlässigkeitsprobleme. Diesem Pro­ blem wird in der Technik allgemein durch eine Unterfütterung der integrierten Schaltung mit einem sogenannten "Under­ filler" begegnet. Diese Underfiller sind meist Kunststoffe auf Epoxidharzbasis. Dieselben sollen einen Teil der thermo­ mechanischen Spannungen aufnehmen, wodurch die einzelnen Verbindungspunkte etwas entlastet werden können.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verbinden einer integrierten Schaltung mit ei­ nem Substrat und eine elektronische Schaltungsanordnung zu schaffen, welche die Verwendung von Materialien unterschied­ licher thermischer Ausdehnungskoeffizienten erlauben und dennoch zuverlässig und wirtschaftlich sind.
Diese Aufgabe wird durch ein Verfahren zum Verbinden einer integrierten Schaltung gemäß Anspruch 1, 2 oder 3 sowie durch eine elektronische Schaltungsanordnung gemäß Anspruch 9, 10 oder 11 gelöst.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß die Eigenschaften sowohl der elektrischen als auch der mechanischen Verbindung verbessert werden können, wenn die typischerweise am Rand einer integrierten Schaltung angeord­ neten Kontaktstellen über die gesamte zur Verfügung stehende Fläche verteilt werden. Durch dieses flächige Verteilen der Kontakte über die gesamte aktive Fläche der integrierten Schaltung können bei einer erhöhten Zuverlässigkeit einer elektronischen Schaltung, die aus dem Substrat und der inte­ grierten Schaltung besteht, die Kontaktzwischenräume ver­ größert und/oder die Anzahl der Kontakte an sich erhöht wer­ den. Ferner kann bei einer geeigneten Auswahl des anisotrop leitfähigen Klebstoffes vollständig auf Höcker auf den An­ schlußflächen der jeweiligen Anschlußflächenmuster verzich­ tet werden, wenn die Dicke einer Anschlußfläche um einige Mikrometer über die Oberfläche des Substrates bzw. der inte­ grierten Schaltung vorsteht. Dies ist bereits ausreichend, um ein zuverlässige elektrische Verbindung herzustellen.
Somit ist es möglich, eine Vielzahl von voneinander elek­ trisch isolierten Verbindungen zwischen jeweiligen Anschluß­ flächen der integrierten Schaltung und des Substrats herzu­ stellen.
Die elastischen Eigenschaften des Klebstoffs erlauben die Verwendung von Substratmaterialien mit Ausdehnungskoeffi­ zienten, die sich stark von den thermischen Ausdehnungskoef­ fizienten für die Materialien, die für die integrierte Schaltung verwendet werden, wie z. B. Silizium oder Gallium­ arsenid, unterscheiden. Damit können die Materialien für das Substrat und für die integrierte Schaltung unabhängig von­ einander ausgewählt werden, um jeweilige voneinander abwei­ chende Anforderungen optimal zu erfüllen. Auch bei einer Verwendung von Materialien mit ähnlichen thermischen Ausdeh­ nungskoeffizienten minimieren die elastischen Eigenschaften des Klebstoffs dennoch mögliche thermomechanische Spannun­ gen, wodurch aufgrund einer gleichmäßigen Druckverteilung über den Fügeflächen die Zuverlässigkeit der mechanischen Verbindung entscheidend verbessert wird. Daher ist im Gegen­ satz zu der vorher beschriebenen Flip-Chip-Technik kein in einem extra Prozeßschritt anzubringender Underfiller erfor­ derlich.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen detaillierter erörtert. Es zeigen:
Fig. 1 eine Draufsicht auf die Vorderseite eines Chips; und
Fig. 2 eine Querschnittsansicht einer elektronischen Schaltungsanordnung gemäß der vorliegenden Erfin­ dung.
Fig. 1 zeigt eine Draufsicht der Vorderseite einer inte­ grierten Schaltung 10, die in der Form eines ungehäusten Chips vorliegt. Heutzutage vorhandene Chips sind fast aus­ schließlich derart entworfen, daß sie lediglich an ihren Rändern verteilte Randanschlußflächen 12 aufweisen. Das Randanschlußflächenmuster entspricht somit einem Rechteck, an dessen Rändern die einzelnen Randanschlußflächen 12 ange­ ordnet sind. Zur Verbesserung der Verbindungseigenschaften durch einen anisotrop leitfähigen Klebstoff 14, der vorher beschrieben wurde, benötigt ein bevorzugtes Ausführungsbei­ spiel der vorliegenden Erfindung flächig verteilte Anschluß­ flächen 16.
Um die Randanschlußflächen 12 in flächig verteilte Anschluß­ flächen 16 umzuverteilen, werden fertig prozessierte Schei­ ben (Wafer), die eine integrierte Schaltung oder eine Mehr­ zahl von integrierten Schaltungen aufweisen können, mit ei­ ner zusätzlichen Isolationsschicht 18 sowie mit einer zu­ sätzlichen Leitschicht 20 versehen. Aus Passivierungszwecken wird über die Leitschicht 20 eine Passivierungsschicht 22 aufgebracht. Für die Isolations-, Leit- und Passivierungs­ schicht können herkömmliche IC-Materialien, wie z. B. SiO₂, Si₃N₄ und Al, sowie die dazu verfügbaren bekannten Prozesse verwendet werden. Ebenfalls ist es möglich, einen Dünnfilm­ prozeß mit Polyimid oder BCB als Dielektrikum und Metalli­ sierungssysteme auf der Basis von Kupfer und Gold anzuwen­ den. Auf diese Weise entsteht das in Fig. 1 dargestellte An­ schlußflächenmuster der integrierten Schaltung, das die flä­ chig umverteilten Anschlußflächen 16 sowie Leiterbahnen 24 aufweist, die die Randanschlußflächen 12 mit den flächig verteilten Anschlußflächen 16 verbinden, wobei dieselben durch das oben beschriebene Verfahren des flächigen Umver­ teilens hergestellt worden sind. Zukünftige integrierte Schaltungen können von vorneherein flächig verteilte An­ schlußflächen 16 aufweisen, wobei dann der Schritt des flä­ chigen Umverteilens der Randanschlußflächen 12 entfällt.
Ein Substrat 26 weist auf einer Oberfläche ein Anschlußflä­ chenmuster 28 auf, das dem Anschlußflächenmuster 16 der in­ tegrierten Schaltung entspricht. Höcker 30a sind auf den einzelnen Anschlußflächen des Anschlußflächenmusters 28 des Substrats 26 auf für Fachleute bekannte Art und Weise aufge­ bracht. Ferner befinden sich Höcker 30b auf den einzelnen flächig verteilten Anschlußflächen 16 des Chips. Die Spitzen der Höcker 30a des Substrats 26 stehen somit über eine Sub­ stratpassivierungsschicht 32 vor, wie es auch bei den Höckern 30b der Fall ist, die über die Passivierungsschicht 22 des Chips um einen bestimmten Betrag vorstehen.
In einem ersten Schritt des erfindungsgemäßen Verfahrens zum Verbinden der integrierten Schaltung 10 mit dem Substrat 26 wird entweder auf die Oberfläche der integrierten Schaltung 10, die das Anschlußflächenmuster 16 aufweist, oder auf die Oberfläche des Substrats 26, die das Anschlußflächenmuster 28 aufweist, oder auf sowohl die integrierte Schaltung 10 als auch das Substrat 26 der anisotrop leitfähige Kleber 14 aufgebracht. Dies kann auf für Fachleute bekannte Art und Weise, wie z. B. durch Stempeldruck, Siebdruck, Dispensen oder auch durch sogenannte Vorformen ("Preforms") geschehen. Davon abweichend kann das Aufbringen des anisotrop leitfä­ higen Klebstoffes 14 auch durch Aufschleudern des Klebstoffs auf den gesamten Wafer vor seiner Zerteilung in die einzel­ nen Chips geschehen. Dabei wird der Wafer erst nach dem Ab­ trocknen der Oberfläche des anisotrop leitfähigen Klebers in die einzelnen Chips 10 zerteilt.
In einem zweiten Schritt des erfindungsgemäßen Verfahrens werden das Substrat 26 und die integrierte Schaltung 10 un­ ter durch den anisotrop leitfähigen Klebstoff bestimmten Bedingungen, wie z. B. bestimmten Druck- oder Temperaturver­ läufen, zusammengefügt. Wie bereits erwähnt wurde, weist der anisotrop leitfähige Klebstoff 14 Metallteilchen 14a auf, die in der Klebstoffmasse gleichmäßig verteilt sind und sich nicht berühren, wenn der Klebstoff nicht unter Druck steht. Zwischen jeweiligen Höckern 30a und 30b steht der Klebstoff jedoch aufgrund des Vorstehens der Höcker über die jeweilige Passivierungsschicht 32 bzw. 22 unter Druck, wodurch sich die Metallteilchen 14a senkrecht zur Fügerichtung berühren und einen elektrisch leitenden Strompfad ausbilden.
Neben diesen durch die Metallteilchen gebildeten Strompfaden steht der anisotrop leitfähige Klebstoff nicht so stark un­ ter Druck, derart, daß sich die in dem Klebstoff verteilten Metallteilchen nicht berühren, wodurch auch keine leitfähige Verbindung geschaffen ist, wie es in Fig. 2 schematisch an­ gedeutet ist.
Bei einem weiteren bevorzugten Ausführungsbeispiel der vor­ liegenden Erfindung kann auf die Höcker 30a, 30b des Sub­ strats bzw. der integrierten Schaltung ganz verzichtet wer­ den, was eine erhebliche Vereinfachung der elektronischen Schaltung 10 darstellt, da das relativ aufwendige z. B. Auf­ wachsen der Höcker hinfällig wird.
Wird ein anisotrop leitfähiger Klebstoff 14 mit Teilchen 14a, die einen im wesentlichen gleichmäßigen Durchmesser von beispielsweise 20 µm aufweisen, verwendet, so ist das über die Oberfläche der integrierten Schaltung bzw. des Substrats vorstehende Anschlußflächenmuster allein in der Lage, zuver­ lässige elektrische Kontakte zu bilden. Das jeweilige An­ schlußflächenmuster steht um einige Mikrometer über die Oberfläche vor, auf der es aufgebracht ist, und bildet somit jeweils höchste Stellen der jeweiligen Oberfläche. Die Ober­ flächen von Chip und Substrat sind dabei mit Ausnahme der Anschlußflächen mit einer Passivierungsschicht versehen. So­ mit kommt bei dem Aneinanderfügen von integrierter Schaltung und Substrat im wesentlichen eine Lage von Metallteilchen des anisotrop leitfähigen Klebstoffs in zweiseitigen Kontakt mit den entsprechenden Anschlußflächen, wodurch aufgrund der vorstehenden Anschlußflächen nur an denselben ein elektri­ scher Kontakt erzeugt wird, der von den jeweiligen Nachbar­ kontakten elektrisch isoliert ist. Die Kleberdicke ent­ spricht damit im wesentlichen dem Durchmesser der Metall­ teilchen.
An dieser Stelle wird darauf hingewiesen, daß durch das er­ findungsgemäße Verfahren die mechanische und elektrische Verbindung in einem Prozeßschritt erreicht werden. Zusätz­ lich führen die flächig verteilten Anschlüsse zu entspannten Entwurfsregeln für Chipentwickler, da dieselben zum einen größere Anschlußflächen vorsehen können, und zum anderen breitere Verbindungen zu den einzelnen Anschlußflächen ent­ werfen können, da der jeweils für die einzelnen Anschlußflä­ chen 16 verfügbare Platz wesentlich größer ist als der für die Randanschlußflächen 12 vorhandene Fläche. Größere An­ schlußflächen sowie größere dazwischenliegende Anschlußflä­ chenabstände minimieren ebenfalls die Anforderungen an den anisotrop leitfähigen Klebstoff bezüglich des zuverlässigen Ausbildens von elektrischen Strompfaden, die voneinander elektrisch isoliert sein müssen.
Das erfindungsgemäße Verfahren schafft eine elektronische Schaltungsanordnung, die in Fig. 2 gezeigt ist, mit mehreren hundert einzelnen Verbindungen pro Chip. Schließlich eröff­ net die erfindungsgemäße Verbindungstechnik eine weiterge­ hende Reduzierung der Chipfläche für die integrierte Schal­ tung 10, da beim Entwurf der integrierten Schaltung ein flä­ chiges Anschlußflächenmuster zugelassen ist, das dazu führt, daß der Chipentwickler auch Anschlußflächen auf aktiven Be­ reichen des Chips vorsehen kann, wodurch auch die chipin­ ternen Verbindungsleitungen und damit einhergehende chipin­ terne parasitäre Effekte verkleinert werden können.

Claims (13)

1. Verfahren zum Verbinden einer integrierten Schaltung (10) mit einem Substrat (26), mit folgenden Schritten:
Aufbringen eines anisotrop leitfähigen Klebstoffs (14, 14a) entweder auf eine Oberfläche der integrierten Schaltung (10), wobei die Oberfläche der integrierten Schaltung (10) ein über dieselbe verteiltes und vorste­ hendes Anschlußflächenmuster (12, 16) aufweist, oder auf eine Oberfläche des Substrats (26), wobei die Ober­ fläche des Substrats (26) ein über dieselbe verteiltes und vorstehendes Anschlußflächenmuster (28) aufweist;
Zusammenfügen des Substrats (26) und der integrierten Schaltung (10), derart, daß das Anschlußflächenmuster (28) des Substrats (26) und das Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) zueinander ausgerichtet sind, wodurch das Substrat (26) und die integrierte Schaltung (10) über den anisotrop leitfähi­ gen Klebstoff (14, 14a) mechanisch miteinander verbun­ den werden, und wodurch das über die Oberfläche ver­ teilte und vorstehende Anschlußflächenmuster (28) des Substrats (26) und das über die Oberfläche verteilte und vorstehende Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) über den anisotrop leit­ fähigen Klebstoff (14, 14a) elektrisch miteinander ver­ bunden werden.
2. Verfahren zum Verbinden einer integrierten Schaltung (10) mit einem Substrat (26) mit folgenden Schritten:
Aufbringen eines anisotrop leitfähigen Klebstoffs (14, 14a) entweder auf eine Oberfläche der integrierten Schaltung (10), wobei die Oberfläche der integrierten Schaltung (10) ein über dieselbe verteiltes und vorste­ hendes Anschlußflächenmuster (12, 16) aufweist, oder auf eine Oberfläche des Substrats (26), die ein Anschlußflächenmuster (28) aufweist;
Zusammenfügen des Substrats (26) und der integrierten Schaltung (10), derart, daß das Anschlußflächenmuster (28) des Substrats und das Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) zueinander ausge­ richtet sind, wodurch das Substrat (26) und die inte­ grierte Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) mechanisch verbunden werden, und wodurch das Anschlußflächenmuster (28) des Substrats (26) und das über die Oberfläche verteilte und vorste­ hende Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) elektrisch miteinander verbunden werden.
3. Verfahren zum Verbinden einer integrierten Schaltung (10) mit einem Substrat (26) mit folgenden Schritten:
Aufbringen eines anisotrop leitfähigen Klebstoffs (14, 14a) entweder auf eine Oberfläche der integrierten Schaltung (10), die ein Anschlußflächenmuster (12, 16) aufweist, oder auf eine Oberfläche des Substrats (26), wobei die Oberfläche des Substrats (26) ein über die­ selbe verteiltes und vorstehendes Anschlußflächenmuster (28) aufweist;
Zusammenfügen des Substrats (26) und der integrierten Schaltung (10), derart, daß das Anschlußflächenmuster (28) des Substrats und das Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) zueinander ausge­ richtet sind, wodurch das Substrat (26) und die inte­ grierte Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) mechanisch verbunden werden, und wodurch das über die Oberfläche verteilte und vorste­ hende Anschlußflächenmuster (28) des Substrats (26) und das Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) elektrisch miteinander verbunden werden.
4. Verfahren gemäß einem beliebigen der vorhergehenden An­ sprüche, bei dem das über die Oberfläche der integrierten Schal­ tung (10) verteilte und vorstehende Anschlußflächenmu­ ster (28) Anschlußflächen auf aktiven Bereichen der in­ tegrierten Schaltung aufweist.
5. Verfahren gemäß einem beliebigen der vorhergehenden An­ sprüche, bei dem das Anschlußflächenmuster (16) der integrierten Schaltung (10) oder das Anschlußflächenmuster (28) des Substrats (26) Höcker (30a, 30b) aufweisen.
6. Verfahren gemäß einem beliebigen der vorhergehenden An­ sprüche, bei dem ein flächiges Umverteilen des Randanschlußflä­ chenmusters (12) der integrierten Schaltung mit einem Dünnfilmprozeß mit Polyimid oder BCB als Dielektrikum (18, 22) und Kupfer oder Gold als Metallisierung (20) oder mit SiO₂ oder Si₃N₄ als Dielektrikum und mit Al oder Poly-Silizium als Leitschicht durchgeführt wird.
7. Verfahren gemäß einem beliebigen der vorhergehenden An­ sprüche, bei der der anisotrop leitfähige Klebstoff (14, 14a) durch Stempeldruck, Siebdruck oder Dispensen aufge­ bracht wird.
8. Verfahren gemäß einem beliebigen der vorhergehenden An­ sprüche, bei dem die integrierte Schaltung (10) eine Mehrzahl von Teilschaltungen auf einem Wafer aufweist, wobei der leitfähige Klebstoff (14, 14a) auf dem gesamten Wafer aufgebracht wird, wonach der Wafer nach Abtrocknen der Oberfläche desselben in einzelne Teilschaltungen zer­ teilt wird.
9. Elektronische Schaltungsanordnung mit folgenden Merkma­ len:
einem Substrat (26), das auf einer Oberfläche ein über dieselbe verteiltes und vorstehendes Anschlußflächen­ muster (28) aufweist;
einer integrierten Schaltung (10), die auf einer Ober­ fläche ein über dieselbe verteiltes und vorstehendes Anschlußflächenmuster (12, 16) aufweist;
einer Schicht aus anisotrop leitfähigem Klebstoff (14, 14a) zwischen der integrierten Schaltung (10) und dem Substrat (26),
wobei das Substrat (26) und die integrierte Schaltung (10) durch den anisotrop leitfähigen Klebstoff (14, 14a) mechanisch verbunden sind, und wobei das über die Oberfläche verteilte und vorstehende Anschlußflächenmu­ ster (28) des Substrats (26) und das über die Oberflä­ che verteilte und vorstehende Anschlußflächenmuster (12, 16) der integrierten Schaltung (10) über den an­ isotrop leitfähigen Klebstoff (14, 14a) elektrisch mit­ einander verbunden sind.
10. Elektronische Schaltungsanordnung mit folgenden Merkma­ len:
einem Substrat (26), das auf einer Oberfläche ein An­ schlußflächenmuster (28) aufweist;
einer integrierten Schaltung (10), die auf einer Ober­ fläche ein über dieselbe verteiltes und vorstehendes Anschlußflächenmuster (12, 16) aufweist;
einer Schicht aus anisotrop leitfähigem Klebstoff (14, 14a) zwischen der integrierten Schaltung (10) und dem Substrat (26),
wobei das Substrat (26) und die integrierte Schaltung (10) durch den anisotrop leitfähigen Klebstoff (14, 14a) mechanisch verbunden sind, und wobei das Anschluß­ flächenmuster (28) des Substrats (26) und das über die Oberfläche verteilte und vorstehende Anschlußflächen­ muster (12, 16) der integrierten Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) elek­ trisch miteinander verbunden sind.
11. Elektronische Schaltungsanordnung mit folgenden Merkm­ alen:
einem Substrat (26), das auf einer Oberfläche ein über dieselbe verteiltes und vorstehendes Anschlußflächenmu­ ster (28) aufweist;
einer integrierten Schaltung (10), die auf einer Ober­ fläche ein Anschlußflächenmuster (12, 16) aufweist;
einer Schicht aus anisotrop leitfähigem Klebstoff (14, 14a) zwischen der integrierten Schaltung (10) und dem Substrat (26),
wobei das Substrat (26) und die integrierte Schaltung (10) durch den anisotrop leitfähigen Klebstoff (14, 14a) mechanisch verbunden sind, und wobei das über die Oberfläche verteilte und vorstehende Anschlußflächenmu­ ster (28) des Substrats (26) und das Anschlußflächen­ muster (12, 16) der integrierten Schaltung (10) über den anisotrop leitfähigen Klebstoff (14, 14a) elek­ trisch miteinander verbunden sind.
12. Elektronische Schaltungsanordnung gemäß einem beliebi­ gen der Ansprüche 9 bis 11, bei dem das über die Oberfläche der integrierten Schal­ tung (10) verteilte und vorstehende Anschlußflächenmu­ ster (28) Anschlußflächen auf aktiven Bereichen der in­ tegrierten Schaltung aufweist.
13. Elektronische Schaltungsanordnung gemäß einem beliebi­ gen der Ansprüche 9 bis 12, bei der das Anschlußflächenmuster (16) der integrierten Schaltung (10) oder das Anschlußflächenmuster (28) des Substrats (26) Höcker (30a, 30b) aufweisen.
DE19630593A 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung Expired - Fee Related DE19630593C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19630593A DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19630593A DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Publications (2)

Publication Number Publication Date
DE19630593A1 true DE19630593A1 (de) 1998-02-05
DE19630593C2 DE19630593C2 (de) 2001-07-05

Family

ID=7801195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19630593A Expired - Fee Related DE19630593C2 (de) 1996-07-30 1996-07-30 Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE19630593C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910318A1 (de) * 1999-03-09 2000-09-28 Kostal Leopold Gmbh & Co Kg Optisch transparente Scheibe mit einer elektrisch leitfähigen Struktur sowie Verfahren zum Herstellen einer solchen
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10133959B4 (de) * 2001-07-18 2006-08-17 Infineon Technologies Ag Elektronisches Bauteil mit Halbleiterchip
DE102004014214B3 (de) * 2004-03-23 2005-09-15 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verbinden eines Chips und eines Substrats
DE102005012496B3 (de) * 2005-03-16 2006-10-26 Technische Universität Berlin Vorrichtung mit einem auf einem Montageteil montierten elektronischen Bauteil und Verfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414961A1 (de) * 1983-04-21 1984-10-25 Sharp K.K., Osaka Verfahren zum bonden von lsi-chips auf einen anschlusssockel
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414961A1 (de) * 1983-04-21 1984-10-25 Sharp K.K., Osaka Verfahren zum bonden von lsi-chips auf einen anschlusssockel
US5235140A (en) * 1992-05-21 1993-08-10 Eastman Kodak Company Electrode bump for flip chip die attachment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PECHT, MICHAEL: "Integrated circuit, hybrid and multichip module package design guidelines: a focus on reliability", John Wiley & Sons, Inc, New York, 1994, S. 34-37 und 189 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910318A1 (de) * 1999-03-09 2000-09-28 Kostal Leopold Gmbh & Co Kg Optisch transparente Scheibe mit einer elektrisch leitfähigen Struktur sowie Verfahren zum Herstellen einer solchen
DE19910318B4 (de) * 1999-03-09 2004-06-03 Leopold Kostal Gmbh & Co Kg Optisch transparente Scheibe mit einer elektrisch leitfähigen Struktur, Verfahren zum Herstellen einer solchen sowie Verwendung der Scheibe und des Verfahrens
DE10059813A1 (de) * 2000-12-01 2002-06-13 Hahn Schickard Ges Vorrichtung zur Erfassung eines Fluiddrucks

Also Published As

Publication number Publication date
DE19630593C2 (de) 2001-07-05

Similar Documents

Publication Publication Date Title
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102008040900B4 (de) Gestapelte IC-Struktur und Verfahren zum Bilden einer gestapelten IC-Struktur
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102008019336A1 (de) Halbleiterbausteinpackung zur Verbesserung der Funktion von Wärmeableitung und Erdungsabschirmung
DE10222678A1 (de) Halbleitervorrichtung
DE102007002707A1 (de) System-in Package-Modul
DE19904258A1 (de) Halbleitervorrichtung
DE10016132A1 (de) Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102008008906A1 (de) Halbleiterpackage mit mehreren Dies und ein Verfahren zu dessen Herstellung
DE102004018434A1 (de) Halbleiter-Mehrchippackung und zugehöriges Herstellungsverfahren
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10339770B4 (de) Verfahren zum Herstellen einer FBGA-Anordnung
DE102008014736A1 (de) Halbleiterbausteinpackung mit Multi-Chips in einer Seite-an-Seite-Anordnung und das dazugehörige Verfahren
DE112007003208T5 (de) Ein Halbleitergehäuse
DE10223738A1 (de) Verfahren zur Verbindung integrierter Schaltungen und entsprechender Verbund integrierter Schaltungen
DE102008031511A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19716342C2 (de) Verfahren zur Herstellung einer Chipkarte
DE10221646B4 (de) Verfahren zur Verbindung von Schaltungseinrichtungen und entsprechender Verbund von Schaltungseinrichtungen
DE10011005B4 (de) Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
EP1278243A2 (de) Multichipmodul in COB Bauweise, insbesondere Compact Flash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE112018001137T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10250634B4 (de) Halbleiterstruktur mit nachgiebigem Zwischenverbindungselement und Verfahren zu deren Herstellung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee