DE19630515A1 - Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430 - Google Patents

Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Info

Publication number
DE19630515A1
DE19630515A1 DE1996130515 DE19630515A DE19630515A1 DE 19630515 A1 DE19630515 A1 DE 19630515A1 DE 1996130515 DE1996130515 DE 1996130515 DE 19630515 A DE19630515 A DE 19630515A DE 19630515 A1 DE19630515 A1 DE 19630515A1
Authority
DE
Germany
Prior art keywords
voltage
circuit
digital
inputs
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1996130515
Other languages
English (en)
Other versions
DE19630515B4 (de
Inventor
Michael Dr Gude
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
London Intellectual Property Rights Ltd Gb
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7801142&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19630515(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Individual filed Critical Individual
Priority to DE1996130515 priority Critical patent/DE19630515B4/de
Publication of DE19630515A1 publication Critical patent/DE19630515A1/de
Application granted granted Critical
Publication of DE19630515B4 publication Critical patent/DE19630515B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

Die S/T Schnittstelle ist eine in der Spezifikation ITU I.430 beschriebene Schnittstelle für das ISDN. Die Schnittstelle ermög­ licht einen ISDN-Basis-Zugang mit 2×64kBit/s und 1×16kBit/s (2B+D).
Alle bekannten Halbleiterhersteller, die ICs für diese Schnitt­ stelle anbieten, haben hier Lösungen mit gemischt analog/digitaler Technologie. So müssen bei der Sendeschaltung Spannungen erzeugt werden, die nicht den üblichen Ausgangspegeln einer digitalen Schaltung entsprechen. Bei der Empfangsschaltung ist Stand der Technik, daß zumindest am Eingang ein Differenzverstärker einge­ setzt wird.
Exemplarisch werden folgende Druckschriften angegeben:
  • 1) SIEMENS AG, Bereich Halbleiter, 1992: ICs for Communications, ISDN Subscriber Access Controller ISAC-S, PEB 2085, User′s Manual, Edition 2.92.
  • 2) SIEMENS AG, Bereich Halbleiter, 1994: ICs for Communications, ISDN Subscriber Access Controller for Terminals ISAC-S TE, PSB 2186, User′s Manual 10.94.
Aufgabe der Erfindung ist es, mit möglichst geringem Kostenaufwand eine spezifikationsgemäße S/T-Schnittstelle zu realisieren.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine rein digitale integrierte Schaltung mit Hilfe externer Komponenten verwendet wird.
Dieses hat den Vorteil, daß die Realisierung rein digitaler inte­ grierter Schaltungen einfacher ist als diejenige von gemischt analog/digitalen Schaltungen. Insbesondere FPGAs (Field Programm­ able Gate Arrays) sind nicht gemischt analog/digital erhältlich; auch der Initialaufwand für ein Gate-Array ist geringer als der für ein Cell-based oder Mixed-Mode-Design, da nur wenige Halbleiter- Herstellungs-Masken kundenspezifisch erstellt werden müssen.
Die vorliegende Erfindung zeigt ferner wie mit geringem externen Bauteileaufwand eine spezifikationsgemäße S/T-Schnittstelle reali­ siert werden kann.
Auf der Empfangsseite wird nach dem Stand der Technik ein Diffe­ renzverstärker für die Eingangssignale benötigt. Da die digitale integrierte Schaltung keine Differenzeingänge hat, wird dieses Problem erfindungsgemäß dadurch gelöst, daß ein Transformator [2] mit Mittelanzapfung [1] verwendet wird, wobei diese Anzapfung über einen Kondensator wechselspannungsmäßig auf Masse gezogen wird. Hierdurch werden nur jeweils zwei gegenphasige Signale erzeugt, die keinen Gleichtaktanteil mehr haben. Diese Signale können direkt mit üblichen digitalen Eingangsbuffern erfaßt werden.
Bei der Sendeschaltung müssen Ströme von einigen mA bei genau fest­ gelegten Signalamplituden erzeugt werden. Hierfür werden nach dem Stand der Technik aufwendige Spannungsregler in den ICs verwendet. Da die Versorgungsspannung der Schaltungen jedoch ausreichend stabil ist, kann nach Anspruch 2. die Signalspannung auch auf einfache Weise aus der Versorgungsspannung erzeugt werden. Hierzu dient jeweils ein Spannungsteiler [3] mit einem Transistorspan­ nungsfolger [4].
Um definierte Eingangsschwellspannungen zu bekommen, werden nach dem Stand der Technik z. B. zwei verschiedenen Eingangsschwellspan­ nungen aus Referenzspannungsquellen gewonnen, zwischen denen dann umgeschaltet wird. Siehe hierzu auch die angegebene Literatur.
Diese Aufgabe wird nach Anspruch 3. dadurch gelöst, daß durch eine Regelschaltung bestehend aus ein oder zwei weiteren digitalen IC-Eingängen (5] und einem Tiefpaß [6] die Ruhe-Eingangsspannung des ICs um einen dimensionierungsbedingten Betrag von der Eingangs­ schwellspannung der digitalen IC-Eingänge abweicht.
Ferner reagiert diese Regelschaltung auf die Eingangssignalampli­ tude derart, daß bei steigender Amplitude die Eingangssignal-Schwellspannung ebenfalls ansteigt. Hierbei kann durch entsprechen­ de Dimensionierung der Spannungsteiler R1, R1′/R2, R2′ und von R7 sowohl die Nachregelung in Abhängigkeit der Eingangsspannung als auch die Ruhe-Eingangsspannung festgelegt werden.
Für die Konformität der Schaltung mit der Spezifikation ITU I.430 sind zwei weitere Punkte relevant.
  • 1. So muß die Sendeschaltung bei fehlender Versorgungsspannung am Senderausgang hochohmig werden und auch bei eingespeister Rückspan­ nung hochohmig bleiben.
    Dieses ist in einer integrierten Schaltung nur durch Modifikation der Schutzschaltung gegen statische Aufladung zu erreichen, da bei fehlender Versorgungsspannung die Schutzdioden sonst eine Rückspan­ nung zur Versogungsspannung hin kurzschließen würde.
    Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Spannungs­ folger (aus Anspruch 2) durch eine Kaskodenschaltung [7] bestehend aus den Bauteilen R7, R8, T2, T2′ so ergänzt werden, daß bei fehlender Versorgungsspannung mindestens eine gesperrte Diodenstrecken einen Stromfluß auch bei eingespeister Rückspannung verhindert.
  • 2. Die Sendeausgangsspannung muß nach der Spezifikation bei Belastung durch einen externen Widerstand von 5,6 Ohm auf 20% der Nominal­ amplitude zurückgehen.
    Dieses wird erfindungsgemäß durch eine Konstantstromquelle [8] im oberen Punkt der Sende-Brückenschaltung erreicht. Die Stromquelle besteht aus den Komponenten R4, R5, R6, C3, T3. Diese muß den Strom auf etwa das 1,5fache des Nennstroms begrenzen, um die o.a. Forderung einzuhalten.

Claims (5)

1. Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430 dadurch gekennzeichnet, daß eine rein digitale integrierte Schaltung mit externer Beschal­ tung verwendet wird und daß bei der Empfangsschaltung zwei digitale Eingänge für die Signale verwendet werden und zur Unterdrückung von Gleichtaktsignalen die Mittelanzapfung [1] des Empfangstrafos [2] wechselspannungsmäßig auf Masse gezogen wird.
2. Interfaceschaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei der Sendeschaltung durch Verwendung zweier Spannungsfolger bestehend jeweils aus einem entsprechend dimensionierten Spannungs­ teiler [3] mit Transistor [4] mit Hilfe der Versorgungsspannung eine spezifikationsgemäße Signalamplitude erzeugt wird.
3. Interfaceschaltung nach Anspruch 1, dadurch gekennzeichnet, daß durch eine Regelschaltung bestehend aus ein oder zwei weiteren digitalen IC-Eingängen [5] und einem Tiefpaß [6] die Ruhe-Eingangs­ spannung des ICs um einen dimensionierungsbedingten Betrag von der Eingangsachwellspannung der digitalen IC-Eingänge abweicht.
4. Interfaceschaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei der Sendeschaltung durch das Zusammenwirken der Spannungs­ folger (aus Anspruch 2) und Kaskodenschaltungen [7] dafür gesorgt wird, daß bei fehlender Versorgungsspannung der Senderausgang hoch­ ohmig wird und dieses auch bei eingespeister Rückspannung bleibt.
5. Interfaceschaltung nach Anspruch 1, dadurch gekennzeichnet, daß bei der Sendeschaltung durch eine Konstantstromquelle [8] bei Ausgangskurzschluß der Strom auf ca. das 1,5fache des Betriebs­ stroms begrenzt wird.
DE1996130515 1996-07-29 1996-07-29 Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430 Expired - Lifetime DE19630515B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1996130515 DE19630515B4 (de) 1996-07-29 1996-07-29 Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996130515 DE19630515B4 (de) 1996-07-29 1996-07-29 Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Publications (2)

Publication Number Publication Date
DE19630515A1 true DE19630515A1 (de) 1998-02-12
DE19630515B4 DE19630515B4 (de) 2004-06-24

Family

ID=7801142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996130515 Expired - Lifetime DE19630515B4 (de) 1996-07-29 1996-07-29 Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Country Status (1)

Country Link
DE (1) DE19630515B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639947B1 (en) 1999-12-28 2003-10-28 Koninklijke Philips Electronics N.V. EMI reduction for isolated bus systems
DE10211642B4 (de) * 2002-03-17 2004-07-22 Gude, Michael, Dr. Interfaceschaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039759B4 (de) 2004-08-17 2019-09-12 Michael Gude Up-Interface-Schaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797904A (en) * 1986-05-26 1989-01-10 At&T And Philips Telecommunications B.V. Transmitter for ISDN S-bus interface circuit
DE29613091U1 (de) * 1996-07-29 1996-11-14 Gude, Michael, Dr., 50668 Köln Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797904A (en) * 1986-05-26 1989-01-10 At&T And Philips Telecommunications B.V. Transmitter for ISDN S-bus interface circuit
DE29613091U1 (de) * 1996-07-29 1996-11-14 Gude, Michael, Dr., 50668 Köln Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CLARK,Alan: Controller chips pair up in S interface for ISDN systems. In: Electronic Design, Dec. 13, 1984, S.157-162,164,166,168,170 *
R.V. BALAKRISHNAN "Transceiver and serial inter- face ICs put personal computers on budget LAN" in: Electronic Design, 26.7.1984, S.193-198 *
U. TIETZE, Ch. SCHENK "Halbleiter-Schaltungs- technik" Springer-Verlag 1980, S.103,104,110, 111,331-335 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6639947B1 (en) 1999-12-28 2003-10-28 Koninklijke Philips Electronics N.V. EMI reduction for isolated bus systems
DE10211642B4 (de) * 2002-03-17 2004-07-22 Gude, Michael, Dr. Interfaceschaltung zur Realisierung eines genormten ISDN-Basis-Anschlusses

Also Published As

Publication number Publication date
DE19630515B4 (de) 2004-06-24

Similar Documents

Publication Publication Date Title
DE69428068T2 (de) Teilnehmerschnittstellenschaltung
DE1901804B2 (de) Stabilisierter differentialverstaerker
EP0153492A1 (de) Schutzschaltung für durch elektrische Signale gesteuerte Geräte
EP0093996B1 (de) Schaltungsanordnung zur Pegelumsetzung
DE3402891A1 (de) Spannungs-stromkonverter hoher genauigkeit, insbesondere fuer niedrige versorgungsspannungen
DE2811626A1 (de) Filter fuer digital-analog-wandler
DE19630515B4 (de) Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430
DE2122768A1 (de) Spannungsregler fur negative Spannungen
DE1537185B2 (de) Amplitudenfilter
DE3234400A1 (de) Halbleiter-verstaerkerschaltung
EP0749059A2 (de) Telekommunikationsendgerät mit Spannungsregelschaltung
DE29613091U1 (de) Interfaceschaltung zur Realisierung einer S/T-Schnittstelle nach Spezifikation ITU I.430
EP0767573A2 (de) Schaltungsanordnung zur Gleichspannungs- und Wechselspannungsauskopplung
EP0632595B1 (de) Leitungstreiberschaltstufe in Stromschaltertechnik
DE3637818C2 (de)
DE2822880C2 (de) Bipolare Transistor-Schalteranordnung
DE1952927A1 (de) Schaltungsanordnung zur Regelung der Daempfung einer Leitung,insbesondere Fernmeldeleitung
EP0023683A1 (de) Gleichrichterbrückenschaltung
EP0107133B1 (de) Schaltungsanordnung zum Speisen einer eine konstante Betriebsspannung liefernden Stromversorgungseinrichtung
EP0048490B1 (de) Schaltungsanordnung zum Umsetzen eines binären Eingangssignals in ein Telegrafiersignal
DE3836836A1 (de) Umsetzschaltung
EP0104581B1 (de) Schleifemstromeinspeisung für einen Kennzeichenumsetzer
DE69228407T2 (de) Strombegrenzte Teilnehmerschnittstellenschaltung
DE2363669A1 (de) Elektronischer koppelpunkt und koppelpunktanordnung
DE1638010C3 (de) Festkörperschaltkreis für Referenzverstärker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MANCHESTER TELECOMMUNICATION DEVELOPMENT LTD.,, GB

8381 Inventor (new situation)

Inventor name: GUDE, MICHAEL, DR., 50169 KERPEN, DE

8327 Change in the person/name/address of the patent owner

Owner name: MANCHESTER TELECOMMUNICATIONS DEVELOPMENT LTD., GB

8328 Change in the person/name/address of the agent

Representative=s name: SCHNEIDER RECHTSANWAELTE, 51149 KOELN

R081 Change of applicant/patentee

Owner name: LONDON INTELLECTUAL PROPERTY RIGHTS LTD., GB

Free format text: FORMER OWNER: MANCHESTER TELECOMMUNICATIONS DEVELOPMENT LTD., LONDON, GB

R082 Change of representative

Representative=s name: KANZLEI SCHNEIDER RECHTSANWAELTE, DE

R071 Expiry of right