DE19626064A1 - Einrichtung zur Behebung von Fehlern in einem Kontrollblock für eine Kopfstelle und zugehöriges Prüfverfahren - Google Patents

Einrichtung zur Behebung von Fehlern in einem Kontrollblock für eine Kopfstelle und zugehöriges Prüfverfahren

Info

Publication number
DE19626064A1
DE19626064A1 DE19626064A DE19626064A DE19626064A1 DE 19626064 A1 DE19626064 A1 DE 19626064A1 DE 19626064 A DE19626064 A DE 19626064A DE 19626064 A DE19626064 A DE 19626064A DE 19626064 A1 DE19626064 A1 DE 19626064A1
Authority
DE
Germany
Prior art keywords
main control
section
control section
signals
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19626064A
Other languages
English (en)
Other versions
DE19626064C2 (de
Inventor
Jae-Hyung Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19626064A1 publication Critical patent/DE19626064A1/de
Application granted granted Critical
Publication of DE19626064C2 publication Critical patent/DE19626064C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/65—Arrangements characterised by transmission systems for broadcast
    • H04H20/69—Optical systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/10—Adaptations for transmission by electrical cable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/07—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems
    • H04B10/075—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal
    • H04B10/079—Arrangements for monitoring or testing transmission systems; Arrangements for fault measurement of transmission systems using an in-service signal using measurements of the data signal
    • H04B10/0799—Monitoring line transmitter or line receiver equipment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Optical Communication System (AREA)
  • Hardware Redundancy (AREA)
  • Computer And Data Communications (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Selective Calling Equipment (AREA)
  • Small-Scale Networks (AREA)

Description

ERFINDUNGSHINTERGRUND 1. Umfeld der Erfindung
Die vorliegende Erfindung bezieht sich auf eine Einrichtung zur Behebung von Fehlern in einem Kontrollblock für eine Kopfstelle und ein zugehöriges Prüfverfahren. Insbesondere betrifft die vorliegende Erfindung eine Einrichtung und ein Verfahren zur Behebung von Fehlern in einem Kontrollblock für eine Kopfstelle, bei der ein Fehler in einer Hauptkon­ trolleinheit auftritt, die die Kopfstelle in einem Netz mit einer Vielzahl von Knoten überwacht, und wobei bei einem Ausfall der Überwachungsfunktion eine parallele Kontroll­ einheit die Funktion der Hauptkontrolleinheit übernimmt.
2. Beschreibung des Standes der Technik
Normalerweise ist, wie im U.S. Patent 4,710,956 beschrieben, in einem optischen TV-Kabel eine Kopfstelle installiert, über die Televisonssignale oder andere Rundfunksignale, die über eine Antenne erhalten werden, an eine Übertragungs­ strecke übergeben werden, auf die im Fall eines zweiseitigen Systems sämtliche stromaufwärtigen Signale zusammengefaßt werden.
Fig. 1 zeigt den Aufbau der normalen Kopfstelle. Wie in dieser Darstellung gezeigt, wandelt ein optischer Übertra­ gungsabschnitt 1 optische Signale wie über Antenne empfan­ gene Rundfunksignale und selbst verbreitete Rundfunksignale in elektrische Signale und elektrische Signale in optische Signale, um damit Senden und Empfangen abzuwickeln. Ein Zentralrechner 2 überwacht die jeweiligen Abschnitte der Kopfstelle. Eine Haupt-Kontrollplatine 3 überwacht den Zu­ stand der Übertragungsstrecke der Kopfstelle und den Funk­ tionsstatus einer zugehörigen Codier/Decodier-Platine. Eine Parallel-Kontrollplatine 4 überwacht den Übertragungszustand der zugehörigen Codec-Platinen. Der Umgebungskontrollblock überwacht selbst die Kopfstelle, um Fehler zu erkennen, die in den entsprechenden Abschnitten aufgetreten sind, und um diese je nach Erfordernis zu steuern.
Bei dem herkömmlichen Umgebungskontrollblock ist jedoch die Haupt-Kontrollplatine mit dem optischen Übertragungsab­ schnitt und dem Zentralrechner verbunden, um das Senden und den Empfang von Informationen abzuwickeln und zu überwachen. Unter diesen Bedingungen werden bei Auftreten eines Fehlers in der Haupt-Kontrollplatine, der die Haupt-Kontrollplatine außer Funktion setzt, die Kommunikationsleitungen von und zum Zentralrechner unterbrochen, so daß in der Folge keine Rundfunksignale an die entsprechenden Endstellen übertragen werden können.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung soll die oben beschriebenen Nach­ teile der herkömmlichen Technik aufheben.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung und ein Verfahren bereitzustellen, um Fehler in einem Kontrollblock für eine Kopfstelle zu beheben, bei dem ein Fehler in einer Haupt-Kontrollplatine auftritt, wobei eine Parallel-Kontrollplatine die Funktion der Haupt-Kon­ trollplatine übernimmt, so daß eine Unterbrechung der Kommunikation aufgrund der Fehlersituation nicht auftritt.
Zur Verwirklichung der obengenannten Aufgabe ist die vor­ liegende Erfindung dadurch gekennzeichnet, daß nach dem Erhalt eines Fehlersignals von einer Haupt-Kontrollplatine ein Kommunikationspfad zwischen einer optischen Übertra­ gungsstrecke, einem Zentralrechner und einer Haupt-Kontroll­ platine hergestellt wird. Damit wird in einem Netz mit einer Vielfachknoten-Struktur beim Auftreten eines Fehlers in der Haupt-Kontrollplatine zur Kontrolle des Kopfstellenblocks, d. h. wenn die Haupt-Kontrollplatine die Überwachungsfunktion nicht wahrnehmen kann, die Funktion der Haupt-Kontrollpla­ tine durch eine Parallel-Kontrollplatine übernommen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die obige Aufgabe und andere Vorteile der vorliegenden Er­ findung werden durch die detaillierte Beschreibung der bevorzugten Ausführungsform der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen klar:
Fig. 1 ist ein Blockdiagramm, das den Aufbau der normalen Kopfstelle zeigt;
Fig. 2 ist ein Blockdiagramm, das den Aufbau der Kopf­ stelle gemäß der vorliegenden Erfindung zeigt;
Fig. 3 ist eine Schaltungsdarstellung einer Haupt-Mutter­ platine und einer Haupt-Kontrollplatine für die Ausführung der Kontrollfunktionen;
Fig. 4 ist eine Schaltungsdarstellung einer Parallel- Mutterplatine und einer Parallel-Kontrollplatine für die Ausführung der Kontrollfunktionen; und
Fig. 5 ist ein Flußdiagramm zur Wiedergabe des Verfahrens für die Behebung von Fehlern durch den Kontroll­ block der Kopfstelle.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Fig. 2 ist ein Blockdiagramm, das den Aufbau der Kopfstelle gemäß der vorliegenden Erfindung zeigt.
Beschreibungen eines optischen Übertragungsabschnitts 1 und eines Zentralrechners 2 werden ausgelassen, da diese die gleichen Funktionen erfüllen wie bei herkömmlichen Ausfüh­ rungen.
Eine Haupt-Mutterplatine 10 und eine Haupt-Kontrollplatine 20 kontrollieren den Funktionszustand der Übertragungs­ strecke der Kopfstelle und der Codec-Platinen. Eine Paral­ lel-Mutterplatine 30 und eine Parallel-Kontrollplatine 40 kontrollieren den Übertragungszustand der jeweils zugehöri­ gen der Codec-Platinen.
Fig. 3 und 4 zeigen detailliert die Kontrollschaltungen gemäß der vorliegenden Erfindung. Die Haupt-Mutterplatine 10 umfaßt: einen Schalter SW1 zur Anwahl eines Signals S3, das zwischen Erde und einer Zentraleinheit 21 der Haupt-Kon­ trollplatine 20 zur Ausgabe gebracht wird; ein UND-Gatter G11 zur Ausführung arithmetischer UND-Operationen zwischen dem Ausgang des Schalters SW1 und den Ausgangssignalen der Haupt-Kontrollplatine 20; einen Transistor 12 zur Ausführung von Schaltvorgängen gemäß dem Ausgang des UND-Gatters G11; und ein Relais 13, das bei leitendem Transistor mit Strom versorgt wird, um einen Übertragungspfad zwischen dem opti­ schen Übertragungsabschnitt 1, dem Zentralrechner 2 und der Haupt-Kontrollplatine 20 herzustellen.
Die Haupt-Kontrollplatine 20 umfaßt: die Zentraleinheit 21 zur Überwachung des Funktionszustandes des Übertragungs­ pfades der Kopfstelle und der zugehörigen Codec-Karte; einen Signalerfassungsabschnitt 22 zur Generierung von Signalen entsprechend der Periode von Impulssignalen eines Adressie­ rungstakts AS der Zentraleinheit 21; einen Adreßdecodierer 23 zur Decodierung der Adressen von der Zentraleinheit 21, um Haupt-Freigabesignale S2 zu erzeugen; einen Zwischen­ speicherabschnitt 24 zur Ausgabe der Daten der Zentralein­ heit 21 entsprechend den Haupt-Freigabesignalen des Adreß­ decoders 23; und ein UND-Gatter G25 zur Ausführung arith­ metischer UND-Operationen mit den Signalen des Zwischen­ speicherabschnitts 24 und des Signalerfassungsabschnitt 22, um das arithmetische Ergebnis an die Haupt-Mutterplatine 10 zu liefern.
Die Parallel-Mutterplatine 30 umfaßt: einen Schalter SW3 zur Anwahl der Ausgangssignale S3 der Zentraleinheit 21 der Haupt-Kontrollplatine 20; ein UND-Gatter G31 zur Ausführung arithmetischer UND-Operationen zwischen dem Ausgang des Schalters SW1 und dem Ausgang der Parallel-Kontrollplatine 40; einen Transistor 32, der entsprechend dem UND-Gatter G11 angesteuert wird; und ein Relais 33, um den optischen Über­ tragungsabschnitt 1, den Zentralrechner 2 und die Parallel- Kontrollplatine 40 miteinander zu verbinden, wenn es durch die Schaltvorgänge des Transistors 12 mit Strom versorgt wird.
Die Parallel-Kontrollplatine 40 umfaßt eine Zentraleinheit 41 zur Überwachung des Funktionszustandes der zugehörigen Codec-Karte; einen Signalerfassungsabschnitt 42 zur Ausgabe von Signalen entsprechend der Periode von Impulssignalen eines Adressierungstakts AS der Zentraleinheit 41; einen Adreßdecodierer 43 zur Decodierung der Adressen von der Zentraleinheit, um Haupt-Freigabesignale S4 zu erzeugen; einen Zwischenspeicherabschnitt 44 zur Ausgabe der Daten der Zentraleinheit 41 entsprechend den Haupt-Freigabesignalen des Adreßdecoders 43; und ein UND-Gatter G45 zur Ausführung arithmetischer UND-Operationen mit den Signalen des Signal­ erfassungsabschnitts und den Signalen des Zwischenspeicher­ abschnitts 44, um diese an die Parallel-Mutterplatine zu liefern.
Im Normalbetrieb erzeugt die Zentraleinheit 21 der Haupt- Mutterplatine 20 Impulssignale einer bestimmten Periode aus ihrem Adreßtakt-Anschluß AS. Diese Impulssignale werden in den Signalerfassungsabschnitt eingegeben und einer arith­ metischen UND-Operation durch das UND-Gatter G22 unterzogen, wobei ein Ende des UND-Gatters G22 mit "1" verbunden ist. Anschließend wird das erhaltene Ergebnis in ein Monoflop U22 eingegeben. Das Monoflop U22 wird entsprechend der Zeit­ konstante eines Widerstands R2 und eines Kondensators C1 geladen und entladen, um Impulssignale oder Signale des Pegels "1" zur Ausgabe zu bringen. Unter diesen Bedingungen werden die Zeitkonstanten des Widerstands R2 und des Konden­ sators C1 so gesetzt, daß das Monoflop U22 während des Nor­ malbetriebs der Zentraleinheit 21 Signale "1" ausgibt. Die Ausgangssignale des Monoflop U22 werden an einen Eingang des UND-Gatters G25 übergeben.
Gleichzeitig werden drei Bits der von der Zentraleinheit 21l ausgegebenen Adreßsignale durch den Adreßdecoder 23 ent­ schlüsselt, während Signale "1" während des Betriebs der Haupt-Kontrollplatine 20 ausgegeben werden. Der Ausgang des Adreßdecoders 23 wird in den Zwischenspeicherabschnitt 24 eingegeben, und damit die Ausgangssignale DO der Zentral­ einheit 21, die an einen Eingang D angelegt sind, an das UND-Gatter G25 übergeben.
Das UND-Gatter G25 führt arithmetische UND-Operationen mit dem Ausgang des Signalerfassungsabschnitts 22 und dem Aus­ gang des Zwischenspeicherabschnitts 24 aus, und übergibt die Ergebnisse der Operationen an das UND-Gatter G11 der Haupt- Mutterplatine 10. Ein Eingang des UND-Gatters G11 ist durch den Schalter SW1 mit Erde verbunden, so daß das Signal "1" ansteht, wodurch Ausgangssignale "0" oder "1" entsprechend dem Ausgang des UND-Gatters G25 der Haupt-Kontrollplatine 20 ausgegeben werden.
Während des Normalbetriebs der Haupt-Kontrollplatine 20 gibt das UND-Gatter G25 Signale "1" aus, so daß das UND-Gatter Gl1 den Transistor 12 leitend macht, so daß das Relais 13 anspricht. Mit dem Ansprechen des Relais 13 werden Daten­ empfangs- und -sendeverbindungen zwischen dem optischen Übertragungsabschnitt 1, dem Zentralrechner 2 und der Haupt- Kontrollplatine 20 hergestellt.
Die Ausgangssignale "1" der Zentraleinheit 21 werden über die Haupt-Mutterplatine 10 an den Schalter SW3 der Parallel- Mutterplatine 30 und an die Zentraleinheit 41 der Parallel- Kontrollplatine 40 übergeben.
Des weiteren erhält während des Normalbetriebs der Parallel- Kontrollplatine 40, wie für die Haupt-Kontrollplatine 20 beschrieben, auch dann, wenn durch die Funktionen des Sig­ nalerfassungsabschnitts 42, des Decoders 43 und des Zwi­ schenspeicherabschnitts 44 Signale "1" vom UND-Gatter G25 an das UND-Gatter G31 ausgegeben werden, ein Eingang des UND- Gatters G31 über den Schalter SW3 Signale "1" von der Zen­ traleinheit 21 der Haupt-Kontrollplatine 20. Damit gibt das UND-Gatter G31 Signale "0" aus, wodurch im Ergebnis der Transistor 32 gesperrt wird. Demzufolge fällt das Relais 33 ab, und die Parallel-Kontrollplatine 40 trennt den Übertra­ gungspfad zwischen dem optischen Übertragungsabschnitt 1 und dem Zentralrechner 2.
Wenn ein Fehler in der Zentraleinheit 21 der Haupt-Kontroll­ platine 20 auftritt, liefert der Adressierungstaktanschluß AS keine Impulssignale mit einer bestimmten Periode. Da keine Impulssignale an den Signalerfassungsabschnitt 22 gelangen, gibt das Monoflop U22 Signale "0" aus. Die Ausgangssignale "0" des Monoflops U22 werden an einen Eingang des UND-Gat­ ters G25 gelegt. Folglich gibt das UND-Gatter G25 Signale "0" aus, und das UND-Gatter G11 erhält die Signale "0" und gibt ebenfalls Signale "0" aus.
Das Signal "0" vom UND-Gatter G11 sperrt den Transistor 12, so daß das Relais abfällt. Als ein Resultat des Abfallens des Relais werden die Übertragungspfade zwischen dem opti­ schen Übertragungsabschnitt 1, dem Zentralrechner 2 und der Haupt-Kontrollplatine 20 getrennt. Die Zentraleinheit 21 liefert ihre Ausgangssignale "1" über die Haupt-Mutter­ platine 10 an den Schalter SW3 der Parallel-Mutterplatine 30 und die Zentraleinheit 41 der Parallel-Kontrollplatine 40. Gleichzeitig gibt während des Normalbetriebs der Parallel- Kontrollplatine 40 das UND-Gatter G45 Signale "1" an das UND-Gatter G31 aus, so daß das UND-Gatter G31 an seinen beiden Eingängen Signale "1" vom UND-Gatter G45 und vom Schalter SW3 erhält.
Demzufolge gibt das UND-Gatter G31 ein Signal "1" aus, so daß der Transistor 32 leitend wird. Damit spricht das Relais 33 an, und Kommunikationspfade zwischen der Parallel-Kon­ trollplatine 40 und dem optischen Übertragungsabschnitt 1 und dem Zentralrechner 2 werden hergestellt.
Somit überwacht die Parallel-Kontrollplatine 40, die mit ihrem Kommunikationspfad sowohl mit dem optischen Übertra­ gungsabschnitt 1 als auch mit dem Zentralrechner 2 verbunden ist, anstelle der Haupt-Kontrollplatine den Übertragungs­ zustand der zugehörigen Codec-Platine und der Kopfstelle. Fig. 5 ist ein Flußdiagramm, das das Prüfverfahren zur Behebung von Fehlern durch den Kontrollblock für die Kopf­ stelle zeigt.
In Schritt 501 durchläuft der Umgebungskontrollblock nach dem Einschalten eine Initialisierungprozedur. In Schritt 502 nehmen die Haupt-Kontrollplatine 20 und die Parallel-Kon­ trollplatine 40 den Normalbetrieb auf, so daß die zugehöri­ gen Codecs und die Kopfstelle überwacht werden können. In Schritt 503 wird abgefragt, ob ein Fehler in der Haupt- Kontrollplatine aufgetreten ist. Wenn kein Fehler aufge­ treten ist, wird Schritt 502 wiederholt. Wenn ein Fehler aufgetreten ist, wird der Betrieb der Haupt-Kontrollplatine 20 in Schritt 504 angehalten. In Schritt 505 wird ein Wert "0" an die Parallel-Mutterplatine 30 ausgegeben, um das Relais 33 anzusteuern, so daß Kommunikationspfade zwischen dem optischen Übertragungsabschnitt 1, dem Zentralrechner 2 und der Parallel-Kontrollplatine hergestellt werden, und die Parallel-Kontrollplatine 40 die Überwachungsfunktion anstel­ le der Haupt-Kontrollplatine 20 aufnehmen kann. In Schritt 506 übernimmt die Parallel-Kontrollplatine 40, die mit ihren Kommunikationspfaden sowohl mit dem optischen Übertragungs­ abschnitt 1 als auch mit dem Zentralrechner 2 verbunden ist, anstelle der Haupt-Kontrollplatine 20 deren Funktion.
Wenn die Haupt-Kontrollplatine 20 nicht in den Normalzustand zurückversetzt wird, führt die Parallel-Kontrollplatine 40 kontinuierlich die Funktion der Haupt-Kontrollplatine 20 aus, indem der Schritt 506 wiederholt wird. Wenn die Haupt- Kontrollplatine 20 in den Normalzustand zurückversetzt wird, werden die Kommunikationspfade zwischen dem optischen Über­ tragungsabschnitt 1, dem Zentralrechner 2 und der Haupt- Kontrollplatine 20 wiederhergestellt, so daß die Haupt-Kon­ trollplatine 20 die Überwachung wiederaufnehmen kann. In diesem Fall beendet die Parallel-Kontrollplatine 40 das laufende Programm, um wieder zu ihrer ursprünglichen Funk­ tion zurückzukehren.
Gemäß der oben beschriebenen Erfindung übernimmt beim Auf­ treten eines Fehlers in der Haupt-Kontrollplatine des Über­ wachungsblocks die Parallel-Kontrollplatine die Funktion der Haupt-Kontrollplatine an deren Stelle, bis der Fehler beho­ ben wird. Daher kann die Überwachungsfunktion ohne abnormale Unterbrechung fortgesetzt werden.

Claims (6)

1. Vorrichtung zur Behebung von Fehlern in einem Über­ wachungsblock für eine Kopfstelle, die folgendes umfaßt:
einen optischen Übertragungsabschnitt für Übertragung/Emp­ fang von über Antenne empfangenen Rundfunksignalen und selbst verbreiteten Rundfunksignalen;
einen Zentralrechner zur Steuerung der zugehörigen Ab­ schnitte einer Kopfstelle;
einen Haupt-Kontrollabschnitt zur Überwachung eines Funk­ tionszustands eines Übertragungspfads der Kopfstelle und einer zugehörigen Codec-Platine, und zur Generierung eines Signals für das Auftreten eines Fehlers;
einen Haupt-Mutterplatinenabschnitt zum Empfang bestimmter Signale von dem Haupt-Kontrollabschnitt, um die Kommunika­ tionspfade zwischen dem optischen Übertragungsabschnitt, dem Zentralrechner und dem Haupt-Kontrollabschnitt herzustellen;
einen Parallel-Kontrollabschnitt zur Überwachung des Über­ tragungszustands einer zugehörigen Codec-Platine, und zum Empfang eines Signals für das Auftreten eines Fehlers vom Haupt-Kontrollabschnitt, um anstelle des Haupt-Kontroll­ abschnitts dessen Funktion zu übernehmen; und
einen Parallel-Mutterplatinenabschnitt zum Empfang eines Fehlersignals von dem Haupt-Kontrollabschnitt, um die Kommu­ nikationspfade zwischen dem optischen Übertragungsabschnitt, dem Zentralrechner und dem Haupt-Kontrollabschnitt herzu­ stellen.
2. Vorrichtung nach Anspruch 1, wobei der Haupt-Kontroll­ abschnitt und der Parallel-Kontrollabschnitt jeweils fol­ gendes umfassen:
eine Zentraleinheit zur Überwachung des Funktionszustands eines Übertragungspfads einer zugehörigen der Codec-Karten und der Kopfstelle, zur Ausgabe eines Adreßtaktsignals während des Normalbetriebs, und zur Ausgabe eines Fehler­ signals nach Auftreten eines Fehlers;
einen Signalerfassungsabschnitt zur Generierung von Signalen entsprechend der Periode der Impulssignale von einem Adreß­ takt der Zentraleinheit;
einen Adreßdecoder für die Decodierung der Adressen der Zen­ traleinheit, um Haupt-Freigabesignale zu erzeugen;
einen Zwischenspeicherabschnitt zur Ausgabe der Daten der Zentraleinheit entsprechend den Haupt-Freigabesignalen des Adreßdecoders; und
ein UND-Gatter zur Ausführung arithmetischer UND-Operationen mit den Signalen des Zwischenspeicherabschnitts und des Sig­ nalerfassungsabschnitts.
3. Vorrichtung nach Anspruch 1, wobei der Haupt-Mutter­ platinenabschnitt und der Parallel-Mutterplatinenabschnitt jeweils umfassen:
ein UND-Gatter G11 für die Ausführung von arithmetischen UND-Operationen mit einem Signal von Erde und den Ausgangs­ signalen der UND-Gatter des Haupt-Kontrollabschnitts;
einen Schalter SW1 zur Anwahl eines Signals für das UND- Gatter;
einen Transistor zur Ausführung von Schaltvorgängen entspre­ chend dem Ausgang des UND-Gatters des Haupt-Kontrollab­ schnitts; und
ein Relais, das durch das Aufsteuern des Transistors ange­ steuert wird, um den optischen Übertragungsabschnitt, den Zentralrechner und die Haupt-Kontrollplatine zusammenzu­ schalten.
4. Vorrichtung nach Anspruch 2, wobei der Signalerfas­ sungsabschnitt folgendes umfaßt: ein Monoflop und einen Widerstand und einen Kondensator zur Festlegung einer Zeit­ konstante, wobei der Signalerfassungsabschnitt Adreßtakt­ signale von den Zentraleinheiten des Haupt-Kontrollab­ schnitts und des Parallel-Kontrollabschnitts erhält, so daß er Signale "1" zur Ausgabe bringt.
5. Vorrichtung nach Anspruch 2, wobei der Schalter des Haupt-Mutterplatinenabschnitts mit Erde verbunden ist, und der Schalter des Parallel-Mutterplatinenabschnitts mit den Ausgangssignalen der Zentraleinheit des Haupt-Kontroll­ abschnitts verbunden ist.
6. Verfahren zur Behebung von Fehlern im Überwachungsblock der Kopfstelle, das die folgenden Schritte umfaßt:
Versorgung des Überwachungsblocks mit Strom und anschließen­ de Initialisierung;
Aktivierung einer Haupt-Kontrollplatine und einer Parallel- Kontrollplatine in einem normalen Betriebszustand, um die Überwachung der zugehörigen Codec-Platinen und einer Kopf­ stelle einzuleiten;
Abfrage, ob ein Fehler in dem Haupt-Kontrollabschnitt auf­ getreten ist, und Fortführung der Überwachung, wenn kein Fehler aufgetreten ist;
Anhalten der Funktion des Haupt-Kontrollabschnitts bei Auf­ treten eines Fehlers und Ausgabe eines entsprechenden Sig­ nals an den Parallel-Mutterplatinenabschnitt, um ein Relais anzusteuern, so daß ein Kommunikationspfad zwischen einem optischen Übertragungsabschnitt, einem Zentralrechner und einem Parallel-Kontrollabschnitt hergestellt wird, wodurch der Parallel-Kontrollabschnitt die Funktionen des Haupt- Kontrollabschnitts an dessen Stelle übernimmt;
Abfrage, ob der Haupt-Kontrollabschnitt in den normalen Be­ triebszustand zurückversetzt wurde, und Veranlassung der Fortführung der Überwachungsaufgabe durch den Parallel-Kon­ trollabschnitt, wenn sich der Haupt-Kontrollabschnitt weiter in einem nicht normalen Zustand befindet; und
Wiederherstellung eines Kommunikationspfads zwischen dem optischen Übertragungsabschnitt, dem Zentralrechner und dem Haupt-Kontrollabschnitt, wenn ein Zurückversetzen des Haupt- Kontrollabschnitts festgestellt wurde, so daß der Haupt-Kon­ trollabschnitt die Überwachungsaufgabe wieder wahrnehmen kann, und der Parallel-Kontrollabschnitt wieder seine ur­ sprünglichen Funktionen übernimmt.
DE19626064A 1995-06-29 1996-06-28 Vorrichtung und Verfahren zum Überwachen einer Kopfstation Expired - Fee Related DE19626064C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018266A KR0164140B1 (ko) 1995-06-29 1995-06-29 광-케이블 tv헤드-엔드 감시환경블럭의 에러 복구장치 및 그 방법

Publications (2)

Publication Number Publication Date
DE19626064A1 true DE19626064A1 (de) 1997-01-02
DE19626064C2 DE19626064C2 (de) 2001-01-18

Family

ID=19418835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19626064A Expired - Fee Related DE19626064C2 (de) 1995-06-29 1996-06-28 Vorrichtung und Verfahren zum Überwachen einer Kopfstation

Country Status (5)

Country Link
US (1) US5877877A (de)
JP (1) JP2900349B2 (de)
KR (1) KR0164140B1 (de)
CN (1) CN1142717A (de)
DE (1) DE19626064C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437769B1 (ko) * 2001-09-13 2004-06-30 엘지전자 주식회사 유기 ｅｌ 소자 제조방법
JP4277562B2 (ja) * 2003-04-11 2009-06-10 株式会社豊田自動織機 Ｅｌディスプレイ
CN101282174B (zh) * 2008-05-22 2011-12-14 北京合康亿盛变频科技股份有限公司 一种基于光纤通讯的编解码装置及高压变频器控制模块
KR102425692B1 (ko) * 2017-11-20 2022-07-27 한국전자통신연구원 방송용 헤드엔드 시스템을 제어하는 장치 및 방법
KR102650360B1 (ko) * 2019-12-30 2024-03-22 엘지디스플레이 주식회사 표시장치와 그 구동 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443303A1 (de) * 1974-09-10 1976-03-18 Bayer Ag Verfahren und vorrichtung zum behandeln von folien
US4710956A (en) * 1984-05-31 1987-12-01 American Television & Communications Corporation Cable television system
EP0305994A2 (de) * 1987-08-31 1989-03-08 Fujitsu Limited Datenkommunikationssystem mit Vorrichtung zur Umschaltung zwischen Haupt- und Ersatzgeräten
DE4306032A1 (de) * 1993-02-26 1994-09-01 Siemens Ag Schaltungsanordnung zur elektrooptischen Betriebsersatzschaltung in Kommunikationssystemen
WO1994028646A1 (de) * 1993-05-28 1994-12-08 Siemens Aktiengesellschaft Verfahren zur ersatzschaltung für eine übertragungseinrichtung zur bidirektionalen übertragung von digitalsignalen und anordnung zur durchfürhrung des verfahrens
DE4421305A1 (de) * 1994-06-17 1995-12-21 Siemens Ag Schaltungsanordnung zur Umschaltung (Ersatzschaltung) zwischen den beiden Fasern einer zwischen zwei Knotenpunkten verlaufenden, gedoppelten LWL-Verbindung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2603644C3 (de) * 1976-01-30 1980-02-28 Siemens Ag, 1000 Berlin Und 8000 Muenchen Gemeinschaftsantennenanlage
US4520275A (en) * 1983-12-28 1985-05-28 Rockwell International Corporation Master and slave power supply control circuits
USH850H (en) * 1988-11-25 1990-11-06 Single optical fiber slave/master transmision system
DE4433031A1 (de) * 1994-04-06 1995-10-12 Bosch Gmbh Robert Verfahren zum Umschalten einer optischen Datenübertragungseinrichtung
JPH0897685A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd フリップフロップ回路
US5682485A (en) * 1994-12-01 1997-10-28 Unisys Corporation Deadlock avoidance for switched interconnect bus systems

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2443303A1 (de) * 1974-09-10 1976-03-18 Bayer Ag Verfahren und vorrichtung zum behandeln von folien
US4710956A (en) * 1984-05-31 1987-12-01 American Television & Communications Corporation Cable television system
EP0305994A2 (de) * 1987-08-31 1989-03-08 Fujitsu Limited Datenkommunikationssystem mit Vorrichtung zur Umschaltung zwischen Haupt- und Ersatzgeräten
DE4306032A1 (de) * 1993-02-26 1994-09-01 Siemens Ag Schaltungsanordnung zur elektrooptischen Betriebsersatzschaltung in Kommunikationssystemen
DE4306032C2 (de) * 1993-02-26 1997-03-06 Siemens Ag Schaltungsanordnung zum redundanten Aufbau in Kommunikationssystemen
WO1994028646A1 (de) * 1993-05-28 1994-12-08 Siemens Aktiengesellschaft Verfahren zur ersatzschaltung für eine übertragungseinrichtung zur bidirektionalen übertragung von digitalsignalen und anordnung zur durchfürhrung des verfahrens
DE4421305A1 (de) * 1994-06-17 1995-12-21 Siemens Ag Schaltungsanordnung zur Umschaltung (Ersatzschaltung) zwischen den beiden Fasern einer zwischen zwei Knotenpunkten verlaufenden, gedoppelten LWL-Verbindung

Also Published As

Publication number Publication date
US5877877A (en) 1999-03-02
KR970004829A (ko) 1997-01-29
JPH09186982A (ja) 1997-07-15
CN1142717A (zh) 1997-02-12
KR0164140B1 (ko) 1999-01-15
DE19626064C2 (de) 2001-01-18
JP2900349B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
EP0403763B1 (de) Verfahren zum Vernetzen von Rechnern und/oder Rechnernetzen sowie Vernetzungssystem
DE3889814T2 (de) Datenkommunikationssystem mit Vorrichtung zur Umschaltung zwischen Haupt- und Ersatzgeräten.
DE3001397C2 (de)
DE3104921A1 (de) "verfahren zur signaluebertragung zwischen einer zentralstation und einer vielzahl von entfernt angeordneten stationen, sowie befehls- und ueberwachungsvorrichtung zur durchfuehrung des verfahrens"
DE4307794C2 (de) Einrichtung zur Überwachung symmetrischer Zweidraht-Busleitungen und -Busschnittstellen
AT404656B (de) Leitungsredundantes feldbussystem, vorzugsweise mit ringtopologie
DE19626064A1 (de) Einrichtung zur Behebung von Fehlern in einem Kontrollblock für eine Kopfstelle und zugehöriges Prüfverfahren
DE4132552C1 (de)
EP1227406B1 (de) Transceiver mit Mitteln zum Fehlermanagement
EP0965924B1 (de) Anordung und Verfahren zum Übertragen von Adress-, Befehls- und/oder Datentelegrammen
EP0582848A2 (de) Verfahren zur Fehlererkennung in digitalen Kommunikationssystemen
DE19710137A1 (de) Verfahren und Vorrichtung zur Erweiterung der räumlichen Ausdehnung bei Sensor-Aktuator-Bussystemen
DE19814096A1 (de) Verfahren zur Umschaltung redundant geschalteter, gleichartiger Baugruppen
DE29604130U1 (de) Steckbarer Busteilnehmer
DE102020110984A1 (de) Bus-transceiver
EP1457399B1 (de) Initialisierungsverfahren für eine Datenbusanordnung
DE4446958A1 (de) Programmierbare Steuerung und zugehöriges Kommunikationsverfahren mit exklusiver Steuerung
DE102016109705A1 (de) Kabel mit einer Reservesignalleitung für eine automatische Fehlerkorrektur
AT500350B1 (de) Anlage zum übertragen von daten in einem seriellen, bidirektionalen bus
DE3531901C2 (de)
DE2365871C3 (de) Datenübertragungsanlage
DE102004055053A1 (de) Netzwerk, insbesondere PROFIBUS PA-Netzwerk, mit Redundanzeigenschaften sowie Abzweigelement für ein Teilnehmergerät in einem derartigen Netzwerk, Redundanzmanager für ein derartiges Netzwerk und Verfahren zum Betreiben eines derartigen Netzwerks
EP0038509A1 (de) Logikschaltung zum Vermeiden eines Verriegelungszustandes zwischen voneinander entfernten Datenbussen
DE102022124702A1 (de) Netzwerk zum Austausch von Daten zwischen Netzwerkgeräten mit Bypass-Option
DE2736119C3 (de) Schaltungsanordnung für Fernmeldevermittlungsanlagen, insbesondere Fernsprechvermittlungsanlagen mit individuellen und ihnen gemeinsamen zentralen Geräten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee