DE19530130A1 - Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten - Google Patents

Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten

Info

Publication number
DE19530130A1
DE19530130A1 DE1995130130 DE19530130A DE19530130A1 DE 19530130 A1 DE19530130 A1 DE 19530130A1 DE 1995130130 DE1995130130 DE 1995130130 DE 19530130 A DE19530130 A DE 19530130A DE 19530130 A1 DE19530130 A1 DE 19530130A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
card
chip card
stack
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1995130130
Other languages
English (en)
Inventor
Karel Sotek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1995130130 priority Critical patent/DE19530130A1/de
Priority to PCT/DE1996/001466 priority patent/WO1997007460A1/de
Priority to ARP960104019A priority patent/AR003285A1/es
Publication of DE19530130A1 publication Critical patent/DE19530130A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten eines Kartenstapels an einen einen Host-Steuerausgang aufwei­ senden zentralen Hostrechner bzw. eine zentrale Steuer- und Verwaltungseinheit.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung anzugeben, die mit möglichst geringem schal­ tungstechnischen Aufwand einen sicheren und effektiven Be­ trieb einer Vielzahl von Halbleiterchip- bzw. Speicherkarten in einem Stapel ermöglicht.
Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und eine Vorrichtung nach Anspruch 9 gelöst.
Die Erfindung schlägt vor, den Host-Steuerausgang des zentra­ len Hostrechners bzw. der zentralen Steuer- und Verwaltungs­ einheit mit einem Steuereingang einer ersten Halbleiterchip­ karte aus der Vielzahl der Halbleiterchipkarten des Karten­ stapels zu verbinden, und den Steuerausgang der ersten Halb­ leiterchipkarte und aller weiteren Halbleiterchipkarten des Kartenstapels jeweils mit dem Steuereingang einer unmittelbar benachbarten Halbleiterchipkarte zu verbinden. Hierbei kann insbesondere vorgesehen sein, daß eine dem Steuereingang und dem Steuerausgang der Halbleiterchipkarte zugeordnete elek­ trische Kontaktanordnung derart angeordnet und ausgebildet ist, daß eine mit dem zentralen Hostrechner zu verbindende Halbleiterchipkarte in dem Kartenstapel selbsttätig für eine direkte elektrische und mechanische Verbindung des Steuerein­ ganges der zu verbindenden Halbleiterchipkarte mit dem Steu­ erausgang der im Kartenstapel unmittelbar benachbarten Halb­ leiterchipkarte kontaktiert wird.
Die Erfindung ermöglicht somit ein Betreiben von Halbleiter­ chip- bzw. Speicherkarten in einem Stapel derart, daß sie beim Einführen einer Halbleiterchipkarte in den Stapel selbsttätig kontaktiert wird, um die elektrische Verbindung mit dem zentralen Hostrechner in der Form eines durch alle Halbleiterchipkarten des Stapels gehenden Busses zu ermögli­ chen.
Bei einer besonders bevorzugten Ausführung der Erfindung stellt der Steuereingang bzw. der Steuerausgang der Halblei­ terchipkarte des Kartenstapels einen Reseteingang bzw. einen Resetausgang dar. Hierbei kann in bevorzugter Weise vorgese­ hen sein, daß eine selbsttätig und direkt im Kartenstapel kontaktierte und mit dem zentralen Hostrechner verbundene Halbleiterchipkarte des Kartenstapels durch ein am Resetein­ gang der Halbleiterchipkarte anliegendes Resetsignal zurück­ gesetzt wird, die Halbleiterchipkarte nach dem Zurücksetzen bei dem zentralen Hostrechner angemeldet wird, anschließend der angemeldeten Halbleiterchipkarte durch den zentralen Hostrechner eine Kartenadresse zugewiesen wird, und der Re­ setausgang der adressierten Halbleiterchipkarte aktiviert wird. Auf diese Weise wird eine einfache Bestimmung der Posi­ tion der Halbleiterchipkarte im Kartenstapel und die Karten­ acquisition (d. h. das Anmelden der am Bus des Kartenstapels angeschlossenen Karte bei der zentralen Steuer- und Verwal­ tungseinheit bzw. dem Hostrechner) ermöglicht. Somit kann auf einfache Weise die Reihenfolge sämtlicher Halbleiterchipkar­ ten im Kartenstapel bestimmt und gleichzeitig die sämtlichen sich im Kartenstapel befindenden Halbleiterchipkarten erfaßt werden.
Bei einer bevorzugten Ausgestaltung der Erfindung ist vorge­ sehen, daß die dem Steuereingang und dem Steuerausgang einer Halbleiterchipkarte zugeordnete Kontaktanordnung eine auf zu­ mindest einem Teil der vorderseitigen äußeren Oberfläche der Halbleiterchipkarte ausgebildete Steuereingangskontaktfläche und eine auf zumindest einem Teil der rückseitigen äußeren Oberfläche der Halbleiterchipkarte ausgebildete Steueraus­ gangskontaktfläche umfaßt, wobei die Steuereingangskontakt fläche und die Steuerausgangskontaktfläche jeder Halbleiter­ chipkarte zueinander wenigstens teilweise übereinanderliegend ausgebildet bzw. angeordnet sind.
Weiterhin kann vorgesehen sein, daß jede Halbleiterchipkarte des Kartenstapels einen Versorgungsspannungsanschluß auf­ weist, vermittels dem jede Halbleiterchipkarte im Kartensta­ pel selbsttätig mit einer Versorgungsspannung versorgt wird. Von Vorteil werden hierbei die gestapelten Halbleiterchipkar­ ten zu allererst mit der beispielsweise von dem zentralen Hostrechner zur Verfügung gestellten Versorgungsspannung ver­ sorgt.
Weiterhin kann mit dem erfindungsgemäßen Verfahren bzw. der Vorrichtung eine möglicherweise sich im Kartenstapel befin­ dende defekte Halbleiterchipkarte erfaßt werden, und dafür gesorgt werden, daß eine solchermaßen defekte oder nicht zu­ verlässig arbeitende Halbleiterchipkarte den Betrieb der restlichen Halbleiterchipkarten im Kartenstapel nicht stört. Hierbei kann erfindungsgemäß vorgesehen sein, daß jede Halb­ leiterchipkarte des Kartenstapels einen zwischen dem Steuer­ eingang und dem Steuerausgang der Halbleiterchipkarte verbun­ denen Schalttransistor aufweist, welcher Schalttransistor nach einem erfolgreichen Funktionstest der Halbleiterchipkar­ te in den nichtleitenden Zustand geschaltet wird. Falls der Funktionstest ergibt, daß die betroffene Halbleiterchipkarte in dem Kartenstapel defekt ist oder nicht zuverlässig arbei­ tet, wird der zwischen dem Steuereingang und dem Steueraus­ gang der betroffenen Halbleiterchipkarte verbundene Schalt­ transistor im leitenden Zustand gehalten, so daß die defekte Halbleiterchipkarte bei der Initialisierung des Kartenstapels auf zuverlässige Weise übersprungen werden kann. Bei einer konkreten Ausbildung kann beispielsweise zwischen dem Vorsor­ gungsspannungsanschluß und dem Steueranschluß des Schalttran­ sistors der Halbleiterchipkarte ein Pull-up-Widerstand vorge­ sehen sein, welcher bei einer Funktionsstörung der betreffen­ den Halbleiterchipkarte den Schalttransistor im leitenden Zu­ stand hält.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Zeichnung. Es zeigt:
Fig. 1 eine schematische Darstellung der zu einer Resetlei­ tungs-Kette verbundenen Halbleiterchipkarten des mit dem zen­ tralen Hostrechner verbundenen Kartenstapels;
Fig. 2 eine schematische Ansicht der im Kartenstapel unter­ einander verbundenen Halbleiterchipkarten;
Fig. 3 eine schematische Ansicht der Kontaktanordnung zur Bildung der Resetleitungs-Kette der im Kartenstapel verbunde­ nen Halbleiterchipkarten; und
Fig. 4 eine schematische Ansicht einer Schaltungsanordnung innerhalb einer Halbleiterchipkarte zur Bildung der Resetlei­ tungs-Kette.
In den Figuren ist eine Vielzahl von Halbleiterchipkarten 1a, 1b, 1c, 1d eines Kartenstapels 2 dargestellt, welche an einen zentralen Hostrechner 3 anzuschließen sind, wobei der Host­ rechner 3 einen Resetausgang 4 besitzt. Jede Halbleiterchip­ karte 1a, 1b, 1c, 1d weist einen Reseteingang 5a, 5b, 5c, 5d und einen Resetausgang 6a, 6b, 6c, 6d auf. Wie dargestellt, sind zum Betreiben der Halbleiterchipkarten in dem Kartensta­ pel 2 die Reseteingänge 5a, 5b, 5c, 5d einer bestimmten Halb­ leiterchipkarte jeweils mit den Resetausgängen 6a, 6b, 6c, 6d einer benachbarten Halbleiterchipkarte verbunden. Zur Ausbil­ dung einer selbsttätigen Kontaktierung einer in den Karten­ stapel einzubringenden Halbleiterchipkarte ist die dem Reset­ eingang und dem Resetausgang einer Halbleiterchipkarte zuge­ ordnete Kontaktordnung wie insbesondere aus der Fig. 3 er­ sichtlich derart ausgebildet, daß die Kontaktanordnung 7 jeweils eine auf einem Teil der vorderseitigen äußeren Ober­ fläche 8 der Halbleiterchipkarte 1 ausgebildete Resetein­ gangskontaktfläche 9 und eine auf einem Teil der rückseitigen äußeren Oberfläche 10 der Halbleiterchipkarte 1 ausgebildete Resetausgängskontaktfläche 11 umfaßt. Die Kontaktflächen 9 und 10 sind hierbei so ausgebildet bzw. angeordnet, daß sich beim Einführen einer Halbleiterchipkarte 1 in den Kartensta­ pel 2 eine Reseteingangskontaktfläche 9 mit einer Resetaus­ gangskontaktfläche 11 der unmittelbar benachbarten Halblei­ terchipkarte in Berührung kommt und somit ein sicherer elek­ trischer und mechanischer Kontakt der beiden unmittelbar be­ nachbarten Halbleiterchipkarten selbsttätig gewährleistet ist.
Neben den Reseteingängen und Resetausgängen kann jede Halb­ leiterchipkarte weitere Steueranschlüsse besitzen, denen auf der äußeren Oberfläche der Halbleiterchipkarte ausgebildete Kontaktflächen entsprechen, welche analog zu den Resetein­ gangskontaktflächen und Resetausgangskontaktflächen derart ausgebildet sind, daß eine durchgehende Anschlußkette von sämtlichen Halbleiterchipkarten im Kartenstapel in Form eines durchgehenden Busses ermöglicht ist, wie es insbesondere in Fig. 2 anhand der Bezugsziffern 12, 12a, 12b, 12c, 12d, sche­ matisch angedeutet ist. So besitzt jede Halbleiterchipkarte 1a, 1b, 1c, 1d jeweils einen Versorgungsspannungsanschluß 12, vermittels dem jede Halbleiterchipkarte im Kartenstapel 2 selbsttätig mit einer Versorgungsspannung versorgt werden kann.
Zur Erkennung einer defekten Halbleiterchipkarte im Karten­ stapel 2 besitzt jede Karte die insbesondere in Fig. 4 näher dargestellte Schaltungsanordnung. Zwischen dem Reseteingang 5 und dem Resetausgang 6 der Halbleiterchipkarte 1 ist hierbei ein Schalttransistor 13 geschaltet, dessen Resetanschluß 14 über einen Pull-up-Widerstand 15 mit der Versorgungsspannung 12 verbunden ist. Der Schalttransistor 13 wird durch ein von der internen Kartenlogik 16 geliefertes Resetsignal "Chain Enable" zur Resetung eines nicht leitenden oder leitenden Zustands gesteuert. Nachdem die in den Kartenstapel 2 einge­ brachte Halbleiterchipkarte 1 zuerst mit der Versorgungsspan­ nung 12 versorgt wird, wird ein Funktionsselbsttest der Halb­ leiterchipkarte automatisch durchgeführt. Nach einem erfolg­ reich verlaufenden Funktionsselbsttest wird der den Resetein­ gang 5 und den Resetausgang 6 der Halbleiterchipkarte 1 ver­ bindende Transistor 13 in den nicht leitenden Zustand geschal­ tet, und die Halbleiterchipkarte 1 wird durch den Resetein­ gang 5 initialisiert. Daran anschließend wird nach der Ini­ tialisierungsprozedur der Resetausgang 6 der Halbleiterchip­ karte 1 aktiviert. Falls der Funktionsselbsttest beispiels­ weise aufgrund einer Funktionsstörung der Halbleiterchipkarte nicht durchgeführt wird, oder der Funktionsselbsttest ergibt, daß die Halbleiterchipkarte defekt ist, wird der Transistor 13 durch den Pull-up-Widerstand 15 im leitenden Zustand ge­ halten, und der Reseteingang 5 auf den Resetausgang 6 der Halbleiterchipkarte 1 durchgeschaltet. Auf diese Weise wird eine defekte Halbleiterchipkarte bei der Initialisierung des Kartenstapels 2 auf zuverlässige Weise übersprungen.

Claims (16)

1. Verfahren für den Anschluß einer Vielzahl von jeweils einen Steuereingang (5a, 5b, 5c, 5d) und einen Steuerausgang (6a, 6b, 6c, 6d) aufweisenden Halbleiterchipkarten (1) eines Kartenstapels (2) an einen einen Host-Steuerausgang (4) auf­ weisenden zentralen Hostrechner (3), bei dem der Steueraus­ gang (4) des zentralen Hostrechners (3) mit dem Steuereingang (5a) einer ersten Halbleiterchipkarte (1a) aus der Vielzahl der Halbleiterchipkarten (1) des Kartenstapels (2) verbunden wird, und der Steuerausgang (6a) der ersten Halbleiterchip­ karte (1a) und die Steuerausgänge aller weiteren Halbleiter­ chipkarten (1b, 1c, 1d) des Kartenstapels (2) jeweils mit dem Steuereingang (5) einer unmittelbar benachbarten Halbleiter­ chipkarte (1) verbunden wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) zugeordnete elektrische Kontaktanord­ nung (7) derart angeordnet und ausgebildet ist, daß eine mit dem zentralen Hostrechner (3) zu verbindende Halbleiterchip­ karte (1) in dem Kartenstapel (2) selbsttätig für eine direk­ te elektrische und mechanische Verbindung des Steuereinganges (5) der zu verbindenden Halbleiterchipkarte (1) mit dem Steu­ erausgang (6) der im Kartenstapel (2) unmittelbar benachbar­ ten Halbleiterchipkarte (1) kontaktiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine selbsttätig und direkt im Kartenstapel (2) kontak­ tierte und mit dem zentralen Hostrechner (3) verbundene Halb­ leiterchipkarte (1) des Kartenstapels (2) durch ein am Steu­ ereingang (5) der Halbleiterchipkarte (1) anliegendes Steuer­ signal zurückgesetzt wird, die Halbleiterchipkarte (1) nach dem Zurücksetzen bei dem zentralen Hostrechner (3) angemeldet wird, anschließend der angemeldeten Halbleiterchipkarte (1) durch den zentralen Hostrechner (3) eine Kartenadresse zuge­ wiesen wird, und der Steuerausgang (6) der adressierten Halb­ leiterchipkarte (1) aktiviert wird.
4. Verfahren nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) zugeordnete Kontaktanordnung eine auf zumindest einem Teil der vorderseitigen äußeren Oberfläche (8) der Halbleiterchipkarte (1) ausgebildete Steuereingangs­ kontaktfläche (9) und eine auf zumindest einem Teil der rück­ seitigen äußeren Oberfläche (19) der Halbleiterchipkarte (1) ausgebildete Steuerausgangskontaktfläche (11) umfaßt, wobei die Steuereingangskontaktfläche (9) und die Steuerausgangs­ kontaktfläche (11) jeder Halbleiterchipkarte (1) zueinander wenigstens teilweise übereinanderliegend ausgebildet bzw. angeordnet sind.
5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen Versorgungsspannungsanschluß (12) aufweist, vermittels dem jede Halbleiterchipkarte (1) im Kartenstapel (2) selbsttätig mit einer Versorgungsspannung versorgt wird.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundenen Schalttransistor (13) aufweist, welcher Schalttransistor (13) nach einem erfolgrei­ chen Funktionstest der Halbleiterchipkarte (1) in den nicht­ leitenden Zustand geschaltet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß beim Vorliegen einer Funktionsstörung einer Halbleiterchip­ karte (1) im Kartenstapel (2) der zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundene Schalttransistor (13) im leitenden Zustand gehal­ ten wird.
8. Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der zwischen dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) verbundene Schalttransistor (13) nach einem Funktionsselbsttest der Halbleiterchipkarte (1) des Kartenstapels (2) selbsttätig angesteuert wird.
9. Vorrichtung für den Anschluß einer Vielzahl von jeweils einen Steuereingang (5a, 5b, 5c, 5d) und einen Steuerausgang (6a, 6b, 6c, 6d) aufweisenden Halbleiterchipkarten (1) eines Kartenstapels (2) an einen einen Host-Steuerausgang (4) auf­ weisenden zentralen Hostrechner (3), bei dem der Steueraus­ gang (4) des zentralen Hostrechners (3) mit dem Steuereingang (5a) einer ersten Halbleiterchipkarte (1a) aus der Vielzahl der Halbleiterchipkarten (1) des Kartenstapels (2) verbunden ist, und der Steuerausgang (6a) der ersten Halbleiterchipkar­ te (1a) und die Steuerausgänge aller weiteren Halbleiterchip­ karten (1b, 1c, 1d) des Kartenstapels (2) jeweils mit dem Steuereingang (5) einer unmittelbar benachbarten Halbleiter­ chipkarte (1) verbunden ist.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß eine dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) zugeordnete elektrische Kontaktanord­ nung derart angeordnet und ausgebildet ist, daß eine mit dem zentralen Hostrechner (3) zu verbindende Halbleiterchipkarte (1) in dem Kartenstapel (2) selbsttätig für eine direkte elektrische und mechanische Verbindung des Steuereinganges (5) der zu verbindenden Halbleiterchipkarte (1) mit dem Steu­ erausgang (6) der im Kartenstapel (2) unmittelbar benachbar­ ten Halbleiterchipkarte (1) kontaktiert wird.
11. Vorrichtung nach Anspruch 9 oder 10, dadurch gekennzeich­ net, daß eine selbsttätig und direkt im Kartenstapel (2) kon­ taktierte und mit dem zentralen Hostrechner (3) verbundene Halbleiterchipkarte (1) des Kartenstapels (2) durch ein am Steuereingang (5) der Halbleiterchipkarte (1) anliegendes Steuersignal zurückgesetzt ist, die Halbleiterchipkarte (1) nach dem Zurücksetzen bei dem zentralen Hostrechner (3) ange­ meldet ist, anschließend der angemeldeten Halbleiterchipkarte (1) durch den zentralen Hostrechner (3) eine Kartenadresse zugewiesen ist, und der Steuerausgang (6) der adressierten Halbleiterchipkarte (1) aktiviert ist.
12. Vorrichtung nach Anspruch 9 bis 11, dadurch gekennzeich­ net, daß die dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) zugeordnete Kontaktanordnung (7) eine auf zumindest einem Teil der vorderseitigen äußeren Oberfläche (8) der Halbleiterchipkarte (1) ausgebildete Steu­ ereingangskontaktfläche (9) und eine auf zumindest einem Teil der rückseitigen äußeren Oberfläche (10) der Halbleiterchip­ karte (1) ausgebildete Steuerausgangskontaktfläche (11) um­ faßt, wobei die Steuereingangskontaktfläche (9) und die Steu­ erausgangskontaktfläche (11) jeder Halbleiterchipkarte (1) zueinander wenigstens teilweise übereinanderliegend ausgebil­ det bzw. angeordnet sind.
13. Vorrichtung nach Anspruch 9 bis 12, dadurch gekennzeich­ net, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen Versorgungsspannungsanschluß (12) aufweist, vermittels dem jede Halbleiterchipkarte (1) im Kartenstapel (2) selbst­ tätig mit einer Versorgungsspannung versorgt ist.
14. Vorrichtung nach Anspruch 9 bis 13, dadurch gekennzeich­ net, daß jede Halbleiterchipkarte (1) des Kartenstapels (2) einen zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundenen Schalttransistor (13) aufweist, welcher Schalttransistor (13) nach einem er­ folgreichen Funktionstest der Halbleiterchipkarte (1) in den nichtleitenden Zustand geschaltet ist.
15. Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß beim Vorliegen einer Funktionsstörung einer Halbleiterchip­ karte (1) im Kartenstapel (2) der zwischen dem Steuereingang (5) und dem Steuerausgang (6) der Halbleiterchipkarte (1) verbundene Schalttransistor (13) im leitenden Zustand gehal­ ten wird.
16. Vorrichtung nach Anspruch 14 oder 15, dadurch gekenn­ zeichnet, daß der zwischen dem Steuereingang (5) und dem Steuerausgang (6) einer Halbleiterchipkarte (1) verbundene Schalttransistor (13) nach einem Funktionsselbsttest der Halbleiterchipkarte (1) des Kartenstapels (2) selbsttätig angesteuert wird.
DE1995130130 1995-08-16 1995-08-16 Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten Ceased DE19530130A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1995130130 DE19530130A1 (de) 1995-08-16 1995-08-16 Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten
PCT/DE1996/001466 WO1997007460A1 (de) 1995-08-16 1996-08-06 Verfahren und vorrichtung für den anschluss einer vielzahl von halbleiterchipkarten
ARP960104019A AR003285A1 (es) 1995-08-16 1996-08-16 Procedimiento y dispositivo para la conexion de una tarjeta chip de semiconductores de una pila de tarjetas.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1995130130 DE19530130A1 (de) 1995-08-16 1995-08-16 Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten

Publications (1)

Publication Number Publication Date
DE19530130A1 true DE19530130A1 (de) 1997-02-20

Family

ID=7769622

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1995130130 Ceased DE19530130A1 (de) 1995-08-16 1995-08-16 Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten

Country Status (3)

Country Link
AR (1) AR003285A1 (de)
DE (1) DE19530130A1 (de)
WO (1) WO1997007460A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100582928B1 (ko) * 1998-07-14 2006-08-30 삼성전자주식회사 액정표시장치의 백라이트 어셈블리

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3736081A1 (de) * 1987-10-24 1989-05-03 Licentia Gmbh Verfahren und vorrichtung zur adresseneinstellung von an einen bus angeschlossenen teilnehmern
EP0500374A1 (de) * 1991-02-22 1992-08-26 Hewlett-Packard Company Automatische Konfigurierung von in "Daisy-Chain" geschalteten Signalen
US5293589A (en) * 1989-04-19 1994-03-08 Force Computers Gmbh Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot
US5334046A (en) * 1993-02-22 1994-08-02 Augat Inc. Circuit card interface system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
GB2209079B (en) * 1987-08-25 1991-06-26 Sankey Vending Ltd Apparatus for utilising processors
US5420986A (en) * 1992-07-30 1995-05-30 Digital Equipment Corporation FDDI concentrator with backplane port for dual datapath systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3736081A1 (de) * 1987-10-24 1989-05-03 Licentia Gmbh Verfahren und vorrichtung zur adresseneinstellung von an einen bus angeschlossenen teilnehmern
US5293589A (en) * 1989-04-19 1994-03-08 Force Computers Gmbh Circuit with predetermined delay for selectively relaying interrupt signals through a daisy-chain of linked modules upon removal of a module from a slot
EP0500374A1 (de) * 1991-02-22 1992-08-26 Hewlett-Packard Company Automatische Konfigurierung von in "Daisy-Chain" geschalteten Signalen
US5334046A (en) * 1993-02-22 1994-08-02 Augat Inc. Circuit card interface system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Automatisches Daisy-Chain In: elektro-anzeiger, Sept. 1993, S. 62, 63 *

Also Published As

Publication number Publication date
AR003285A1 (es) 1998-07-08
WO1997007460A1 (de) 1997-02-27

Similar Documents

Publication Publication Date Title
DE3130714C2 (de)
DE3709032C2 (de)
DE2941123A1 (de) System zum testen von bauelementen
EP0078339A1 (de) Tastkopfanordnung für Leiterzugüberprüfung mit mindestens einem, eine Vielzahl von federnden Kontakten aufweisenden Tastkopf
DE3111852A1 (de) Testverfahren
DE4416583C1 (de) Chipkartenbus für die Verbindung unterschiedlicher Kartenchips
DE10326317B4 (de) Testsystem zum Testen von integrierten Bausteinen
DE3419273C2 (de)
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE2228825A1 (de) Pruefvorrichtung fuer elektronische schaltkreiseinheiten
DE19530130A1 (de) Verfahren und Vorrichtung für den Anschluß einer Vielzahl von Halbleiterchipkarten
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP0544148B1 (de) Verfahren zum Programmieren von programmierbaren integrierten Schaltkreisen
DE3518964A1 (de) Verfahren und vorrichtung zum ersatz eines datenspeichers im steuergeraet eines kraftfahrzeuges
DE3532744A1 (de) Anordnung zum programmieren eines festwertspeichers
DE19639704C2 (de) Kontaktiersystem insbesondere zum Kontaktieren von auf Chipkarten vorgesehenen Kontaktstellen in einer Chipkarten-Lesevorrichtung
DE3148285A1 (de) Pruefadapter zum ankontaktieren von zu pruefenden elektronik-flachbaugruppen (leiterplatten) an ein universal-pruefgeraet
EP0670033B1 (de) Schaltungsanordnung zur aufbereitung von analogen strom- und spannungssignalen
DE102005007580B4 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit, welche Schaltungsuntereinheiten aufweist, und Testvorrichtung zur Durchführung des Verfahrens
DE19811576C1 (de) Verbindungstestvorrichtung zum Testen der elektrischen Verbindungen zwischen Chips oder Chip-Modulen
DE10018356B4 (de) Verfahren zum Identifizieren eines elektronischen Steuergeräts und dafür geeignetes Steuergerät
DE3639113C2 (de)
EP0047935A2 (de) Leiterplatte
DE3408257C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection