DE19811576C1 - Verbindungstestvorrichtung zum Testen der elektrischen Verbindungen zwischen Chips oder Chip-Modulen - Google Patents

Description

Die vorliegende Erfindung betrifft eine Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1, d. h. eine Verbindungstest­ vorrichtung zum Testen der elektrischen Verbindungen zwischen Chips oder Chip-Modulen, bei welcher das Testen unter Veran­ lassung der Chips oder Chip-Module zur Ausgabe bestimmter Signale über deren Ein- und/oder Ausgabeanschlüsse und zur Weitergabe von über die Ein- und/oder Ausgabeanschlüsse empfangenen Signalen zur Verbindungstestvorrichtung, und unter Vergleichen der von den Chips oder Chip-Modulen empfan­ genen Signale mit Soll-Empfangssignalen erfolgt.

Eine Verbindungstestvorrichtung dieser Art ist beispielsweise eine Verbindungstestvorrichtung wie sie zum Testen der elek­ trischen Verbindungen zwischen Chips oder Chip-Modulen nach dem sogenannten JTAG Boundary Scan Standard (IEEE Standard 1149.1) verwendet wird.

Damit nach dem JTAG Boundary Scan Standard getestet werden kann, müssen die Chips oder Chip-Module, deren elektrische Verbindungen getestet werden sollen, über eine sogenannte JTAG-Schnittstelle und sogenannte interne Boundary-Scan- Register-Ketten verfügen.

Die JTAG-Schnittstelle ist eine genormte Schnittstelle, die in der Regel dazu verwendet wird, die Verbindungen zwischen Chips oder Chip-Modulen zu testen. Bei manchen Chips wird sie daneben zum internen Test und/oder zum Debuggen und/oder zum Emulieren der Chips oder Chip-Module verwendet.

Die Boundary-Scan-Register-Ketten sind Strukturen, die im allgemeinen ausschließlich zum Testen der elektrischen Ver­ bindungen zwischen den Chips oder Chip-Modulen benötigt wer­ den; sie bestehen aus den Ein- und/oder Ausgabeanschlüssen vorgeschalteten (Ein- und/oder Ausgabe-)Registern der Chips oder Chip-Module, wobei diese Register in Reihe zu einer Art Schieberegister verschaltet werden, das über die besagte JTAG-Schnittstelle beschrieben und ausgelesen werden kann.

Die Boundary-Scan-Register-Ketten belegen eine relativ große Chipfläche und machen die betreffenden Chips groß und teuer. Dies stellt einen erheblichen Nachteil dar, zumal die Boundary-Scan-Register-Ketten bei weitem nicht von allen Benutzern der Chips benötigt werden.

Eine alternative Möglichkeit zum Testen der elektrischen Ver­ bindungen zwischen Chips oder Chip-Modulen besteht darin, daß die Ein- und/oder Ausgabeanschlüsse der Chips oder Chip- Module mechanisch kontaktiert werden und die Verbindungen zwischen diesen auf diese Weise getestet werden. Dies ist jedoch insbesondere aufgrund der steigenden Anzahl der Ein- und/oder Ausgabeanschlüsse der Chips oder Chip-Module und deren immer geringer werdenden Größe und Abstände mit einem enormen Aufwand verbunden und häufig (insbesondere bei be­ stimmten Gehäuseformen wie beispielsweise Flip-Chip und Chip- Sized-Package oder Multi-Chip-Modulen) überhaupt nicht mehr möglich.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, die Vorrichtung gemäß dem Oberbegriff des Patentanspruchs 1 derart weiterzubilden, daß der Aufwand, der getrieben werden muß, um die elektrischen Verbindungen zwischen Chips oder Chip-Modulen testen zu können, auf ein Minimum reduzierbar ist.

Diese Aufgabe wird erfindungsgemäß durch das im kennzeichnen­ den Teil des Patentanspruchs 1 beanspruchte Merkmal gelöst.

Demnach ist vorgesehen, daß sich die Verbindungstestvorrich­ tung zum Ausgeben der auszugebenden Signale und zum Weiter­ leiten der empfangenen Signale eines in den Chips oder Chip- Modulen untergebrachten Testmoduls bedient, das dazu aus­ gelegt ist, Komponenten des die Chips oder Chip-Module ent­ haltenden Systems selektiv individuell anzusprechen.

Das besagte Testmodul ist beispielsweise in Einrichtungen zum On-Chip-Debug-Support enthalten, welche mittlerweile in fast allen Mikroprozessoren, Mikrocontrollern und dergleichen standardmäßig vorgesehen werden. Die Verwendung eines solchen Testmoduls ermöglicht es, auf die zum Testen der elektrischen Verbindungen bislang häufig unverzichtbaren Boundary-Scan- Register-Ketten ganz oder zumindest teilweise zu verzichten.

Die Chips oder Chip-Module, deren Verbindungen es zu testen gilt, können dadurch erheblich einfacher und kleiner auf­ gebaut werden; der Aufwand, der getrieben werden muß, um die elektrischen Verbindungen zwischen Chips oder Chip-Modulen testen zu können, ist dadurch auf ein Minimum reduzierbar.

Vorteilhafte Weiterbildungen sind den Unteransprüchen entnehmbar.

Die Erfindung wird nachfolgend anhand eines Ausführungsbei­ spiel unter Bezugnahme auf die Figur näher erläutert.

Die Figur zeigt schematisch eine Anordnung zum Testen der elektrischen Verbindungen zwischen zwei Chips durch die nach­ folgend näher beschriebene Verbindungstestvorrichtung.

Die beschriebene Verbindungstestvorrichtung ist wie herkömm­ liche Verbindungstestvorrichtungen dazu ausgelegt, die elek­ trischen Verbindungen zwischen Chips und/oder Chip-Modulen zu testen, und zwar unter Veranlassung der Chips oder Chip- Module zur Ausgabe bestimmter Signale über deren Ein- und/oder Ausgabeanschlüsse und zur Weitergabe von über die Ein- und/oder Ausgabeanschlüsse empfangenen Signalen zur Ver­ bindungstestvorrichtung, und unter Vergleichen der von den Chips oder Chip-Modulen empfangenen Signale mit Soll- Empfangssignalen.

Die vorliegend näher betrachtete Verbindungstestvorrichtung ist dazu ausgelegt, die elektrischen Verbindungen zwischen einem ersten Chip und einem zweiten Chip zu testen. Eine mög­ liche Anordnung zur Durchführung dieses Tests ist in der Fi­ gur gezeigt; dabei ist die Verbindungstestvorrichtung mit dem Bezugszeichen 1, der erste Chip mit dem Bezugszeichen 2, der zweite Chip mit dem Bezugszeichen 3, und die zu testende Ver­ bindung (die Verbindung zwischen dem ersten Chip 2 und dem zweiten Chip 3) mit dem Bezugszeichen V bezeichnet.

Der erste Chip 2 ist im betrachteten Beispiel ein Mikro­ controller, und der zweite Chip 3 ein Speicher-Chip wie bei­ spielsweise ein RAM oder ein ROM. Der erste Chip 2 und/oder der zweite Chip 3 können jedoch auch beliebige andere Chips sein.

Die Verbindungstestvorrichtung 1 ist im betrachteten Beispiel dazu ausgelegt, "nur" die elektrischen Verbindungen V zwi­ schen dem ersten Chip 2 und dem zweiten Chip 3 zu testen. Es sei bereits an dieser Stelle darauf hingewiesen, daß hierauf keine Einschränkung besteht; die Verbindungstestvorrichtung kann zum Testen beliebiger Verbindungen zwischen beliebig vielen Chips und/oder Chip-Modulen ausgelegt sein.

Die Chips, deren Verbindungen es vorliegend zu testen gilt, sind vorzugsweise auf der selben Leiterplatte untergebracht; die Chip-Module, deren Verbindungen zu testen sind, sind vor­ zugsweise die Chip-Module eines Multi-Chip-Moduls. Auch hier­ auf besteht jedoch keine Einschränkung; durch die Verbin­ dungstestvorrichtung können grundsätzlich die Verbindungen zwischen an beliebigen Stellen vorgesehenen Chips und/oder Chip-Modulen getestet werden.

Die Verbindungstestvorrichtung 1, der erste Chip 2 und der zweite Chip 3 sind so miteinander verschaltet, daß durch die Verbindungstestvorrichtung bestimmt werden kann, welche Si­ gnale an welchen Ein- und/oder Ausgabeanschlüssen der jewei­ ligen Chips ausgegeben werden, und daß die Verbindungstest­ vorrichtung Informationen darüber erlangen kann, welche Si­ gnale an den Ein- und/oder Ausgabeanschlüssen der jeweiligen Chips empfangen wurden.

Die Verbindungstestvorrichtung 1 ist hierzu sowohl mit dem ersten Chip 2 als auch mit dem zweiten Chip 3 verbunden.

Sofern es möglich ist, die zu testende Verbindung allein an­ hand der Antwort zu testen, die einer der Chips auf die von ihm ausgegebenen Signale erhält, was insbesondere unter sta­ tischen Testbedingungen der Fall sein kann, muß die Verbin­ dungstestvorrichtung nicht mit allen Chips verbunden sein.

Im betrachteten Beispiel erfolgt sowohl die Verbindung zwi­ schen der Verbindungsvorrichtung 1 und dem ersten Chip 2 als auch die Verbindung zwischen der Verbindungsvorrichtung 1 und dem zweiten Chip 3 über eine JTAG-Schnittstelle der jeweili­ gen Chips, wobei die JTAG-Schnittstelle des ersten Chips 2 mit dem Bezugszeichen 21, und die JTAG-Schnittstelle des zweiten Chips 3 mit dem Bezugszeichen 31 bezeichnet ist. Ob­ gleich es derzeit bevorzugt wird, die Verbindung zwischen der Verbindungstestvorrichtung 1 und den Chips 1 und 2 über JTAG- Schnittstellen herzustellen, besteht hierauf keine Einschrän­ kung; grundsätzlich kann die Verbindung auch über beliebige andere Schnittstellen erfolgen.

Die Art und Weise, auf welche der erste Chip 2 und der zweite Chip 3 durch die Verbindungstestvorrichtung 1 dazu gebracht werden, über ihre Ein- und/oder Ausgabeanschlüsse bestimmte Signale auszugeben und die über die Ein- und/oder Ausgabe­ anschlüsse empfangenen Signale an die Verbindungstestvorrich­ tung weiterzuleiten, ist beim ersten Chip 2 und beim zweiten Chip 3 unterschiedlich.

Der zweite Chip 3 enthält eine in der Figur mit dem Bezugs­ zeichen 32 bezeichnete herkömmliche Boundary-Scan-Register- Kette, die wie bisher durch die Verbindungstestvorrichtung 1 über die JTAG-Schnittstelle seriell beschreibbar und ausles­ bar ist; die in die Boundary-Scan-Register-Kette 32 einge­ schriebenen Daten sind die über die Ein- und/oder Ausgabe­ anschlüsse des Chips 3 auszugebenden Daten, und die aus der Boundary-Scan-Register-Kette 32 ausgelesenen Daten sind die über die Ein- und/oder Ausgabeanschlüsse des Chips 3 empfan­ genen Daten.

Im Gegensatz hierzu wird beim ersten Chip 2 zum Ausgeben der auszugebenden Signale und zum Weiterleiten der empfangenen Signale von einem im ersten Chip 2 enthaltenen Testmodul Gebrauch gemacht, das dazu ausgelegt ist, Komponenten des den ersten Chip 2 enthaltenden Systems selektiv individuell anzu­ sprechen.

Das besagte Testmodul ist im betrachteten Beispiel Bestand­ teil einer im ersten Chip 2 integrierten, in der Figur mit dem Bezugszeichen 22 bezeichneten Einrichtung zum On-Chip- Debug-Support (OCDS-Modul). Derartige Einrichtungen werden mittlerweile in fast allen neueren programmgesteuerten Ein­ heiten wie Mikroprozessoren, Mikrocontrollern und dergleichen integriert.

OCDS-Module sind im Gegensatz zu den Boundary-Scan-Register- Ketten nicht dazu ausgelegt, zu Verbindungstestzwecken ver­ wendet zu werden. Sie werden - jedenfalls bislang - aus­ schließlich dazu verwendet, um während der "normalen" Be­ nutzung der diese enthaltenden Chips gezielt auf interne und externe Speicher oder andere Systemkomponenten zuzugreifen; sie sind dabei insbesondere in der Lage, auf Veranlassung über die JTAG-Schnittstelle beliebige Speicheradressen mit beliebigen Werten zu beschreiben und auszulesen.

Entgegen der bisherigen Erkenntnisse lassen sich die OCDS- Module jedoch auch problemlos zum Testen der elektrischen Verbindungen zwischen Chips und/oder Chip-Modulen ausnutzen. Dem OCDS-Modul 22 muß "nur" von der Verbindungstestvorrich­ tung 1 befohlen werden, eine bestimmte Speicheradresse mit bestimmten Daten zu beschreiben und/oder an eine bestimmte Systemkomponente einen bestimmten Steuerbefehl oder sonstige Daten zu schicken, und schon werden die bestimmten Daten an den Ein- und/oder Ausgabeanschlüssen des das OCDS-Modul ent­ haltenden Chips ausgegeben; ebenso kann dem OCDS-Modul befoh­ len werden, von Systemkomponenten empfangene Daten selektiv über die JTAG-Schnittstelle auszugeben, wodurch diese der Verbindungstestvorrichtung 1 zugeführt werden und dort dem vorzunehmenden Vergleich mit Soll-Empfangsdaten unterziehbar sind.

Je nach dem Aufbau des OCDS-Moduls können durch dieses bis­ weilen sogar selektiv ausgewählte einzelne oder beliebige mehrere Ein- und/oder Ausgabeanschlüsse angesprochen werden.

Die durch das OCDS-Modul gegebenen Zugriffsmöglichkeiten auf die Ein- und/oder Ausgabeanschlüsse des betreffenden Chips ermöglicht es, auf das Vorsehen von Boundary-Scan-Register- Ketten ganz oder teilweise zu verzichten. Eine "nur" teil­ weise Verzichtbarkeit liegt dann vor, wenn über das OCDS- Modul nicht auf alle Ein- und/oder Ausgabeanschlüsse des Chips zugegriffen kann. Die Anzahl der Ein- und/oder Ausgabe­ anschlüsse des Chips, auf die über das OCDS-Modul nicht zu­ gegriffen werden kann, ist insbesondere bei Mikrocontrollern sehr gering, denn bei Mikrocontrollern sind die meisten Ein- und/oder Ausgabeanschlüsse sogenannte Ports, über welche periphere Systemkomponenten ansprechbar sind, und genau diese sind ja durch das OCDS-Modul in erster Linie ansprechbar. Für die wenigen Ein- und/oder Ausgabeanschlüsse, die nicht über das OCDS-Modul ansprechbar sind, müssen wie bisher Boundary- Scan-Register-Ketten vorgesehen werden, die jedoch ver­ gleichsweise kurz sein können und mithin die den Boundary- Scan-Register-Ketten anhaftenden Nachteile in einem nur sehr geringen Umfang aufweisen; die Boundary-Scan-Register-Kette des ersten Chips 2 ist in der Figur mit dem Bezugszeichen 23 bezeichnet.

Das Testen der elektrischen Verbindungen V zwischen dem er­ sten Chip 2 und dem zweiten Chip 3 kann abgesehen davon, daß auf die Ein- und/oder Ausgabeanschlüsse des ersten Chips 2 nicht oder jedenfalls nicht nur über Boundary-Scan-Register- Ketten 23, sondern hauptsächlich oder ausschließlich über ein OCDS-Modul oder vergleichbare Einrichtungen zugegriffen wird, im wesentlichen so durchgeführt werden wie wenn der Zugriff ausschließlich über Boundary-Scan-Register-Ketten erfolgen würde.

Die Verwendung eines OCDS-Moduls oder vergleichbarer Einrich­ tungen zum Testen der elektrischen Verbindungen zwischen Chips und/oder Chip-Modulen erweist sich mithin als großer Vorteil; der Aufwand, der getrieben werden muß, um die elek­ trischen Verbindungen zwischen Chips und/oder Chip-Modulen testen zu können, ist dadurch auf ein Minimum reduzierbar.

Claims (3)

1. Verbindungstestvorrichtung (1) zum Testen der elektri­ schen Verbindungen (V) zwischen Chips (2, 3) oder Chip- Modulen, wobei das Testen unter Veranlassung der Chips oder Chip-Module zur Ausgabe bestimmter Signale über deren Ein- und/oder Ausgabeanschlüsse und zur Weitergabe von über die Ein- und/oder Ausgabeanschlüsse empfangenen Signalen zur Verbindungstestvorrichtung, und unter Vergleichen der von den Chips oder Chip-Modulen empfangenen Signale mit Soll- Empfangssignalen erfolgt, dadurch gekennzeichnet, daß sich die Verbindungstestvorrichtung zum Ausgeben der aus­ zugebenden Signale und zum Weiterleiten der empfangenen Signale eines in den Chips oder Chip-Modulen untergebrachten Testmoduls (22) bedient, das dazu ausgelegt ist, Komponenten des die Chips oder Chip-Module enthaltenden Systems selektiv individuell anzusprechen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Testmodul (22) dazu ausgelegt ist, über eine JTAG- Schnittstelle (21) des betreffenden Chips (2, 3) oder Chip- Moduls angesprochen zu werden.

3. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die Verbindungstestvorrichtung (1) zum Ausgeben der auszugebenden Signale und zum Weiterleiten der empfangenen Signale zusätzlich einer in den Chips (2, 3) oder Chip- Modulen untergebrachten Boundary-Scan-Register-Kette (23) bedient, wobei diese jedoch hauptsächlich zum Ansprechen solcher Ein- und/oder Ausgabeanschlüsse ausgelegt ist, die nicht durch das Testmodul (22) ansprechbar sind.