DE19526217C1 - Schaltungsanordnung mit digitalen Eingängen, die über einen D/A-Wandler mit einem Analogeingang einer Recheneinheit verbunden sind - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung mit einem D/A-Wandler gemäß dem Oberbegriff des Anspruchs 1.

Aus der US 4,212,066 ist es bekannt, über einen D/A-Wandler digitale Ausgangssignale eines Mikroprozessors einem analogen Funktionsgenerator zuzuführen. Dabei sind digitale Eingangs­ leitungen des D/A-Wandlers mit digitalen Ausgangsleitungen des Mikroprozessors verbunden. Ein analoger Ausgang des D/A- Wandlers ist mit einem analogen Eingang des Funktionsgenera­ tors verbunden. Neben den digitalen Ausgängen weist der Mi­ kroprozessor analoge Ausgänge auf, die mit analogen Eingängen des Funktionsgenerators verbunden sind. Die beschriebene Schaltungsanordnung stellt eine Motorsteuerung dar.

Aus Tietze, Schenk, "Halbleiter-Schaltungstechnik", 7. Auflage, Springer-Verlag, Berlin, 1985 ist in Kapitel 24.2.1 bereits ein Digital-Analog-Umsetzer bekannt, bei dem eine analoge Ausgangsspannung proportional einer einstellba­ ren digitalen Zahl ausgegeben wird. Dabei wird mithilfe von Wichtungswiderständen eine Wertung einer Ausgangsspannung in Abhängigkeit von Schalterzuständen vorgenommen.

Bei Steuergeräten, insbesondere bei Motorsteuergeräten, tritt das Problem auf, daß mehr digitale Signalleitungen an eine Recheneinheit anzuschließen sind, als die Recheneinheit digi­ tale Eingänge aufweist. Ein Wechsel auf eine andere Rechen­ einheit mit genügend digitalen Eingängen bedeutet im allge­ meinen eine Verteuerung der Recheneinheit. Zudem sind für be­ stimmte Recheneinheiten oftmals Steuerprogramme vorhanden, die beim Wechsel auf eine neue Recheneinheit neu geschrieben werden müßten, was relativ aufwendig ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schal­ tungsanordnung anzugeben, bei der mehr digitale Eingänge an eine Recheneinheit anschließbar sind, als die Recheneinheit di­ gitale Eingänge aufweist. Weiterhin wird eine kostengünstige und effiziente Ausnutzung der Recheneinheit ermöglicht.

Die erfindungsgemäße Aufgabe wird durch die Merkmale des An­ spruchs 1 gelöst.

Die Schaltungsanordnung entsprechend dem Anspruch 1, hat den Vorteil, daß mehr digitale Eingänge an die Recheneinheit an­ schließbar sind, als die Recheneinheit digitalen Eingängen auf­ weist. Dadurch wird eine erhöhte Flexibilität für die Verwen­ dung der Recheneinheit erreicht.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Schaltungsanordnung möglich. Der digitale Zustand der Eingänge wird eindeutig erkannt, indem der D/A-Wandler Komparatoren aufweist, die entweder ein High- oder ein Low-Signal ausgeben. Eine vorteilhafte Ausbildung der erfindungsgemäßen Vorrichtung wird dadurch erreicht, daß der zweite Wichtungswiderstand den doppelten ohmschen Wider­ stand aufweist wie der erste Wichtungswiderstand. Dadurch ist eine einfache und genaue Unterscheidung der digitalen Ein­ gänge möglich.

In einer Weiterbildung wird der Komparator gegen hohe Span­ nungen durch einen Vorwiderstand geschützt. Weiterhin ist es von Vorteil, hochfrequente Pegelanteile über einen Schutzkon­ densator aus den digitalen Eingängen herauszufiltern.

Die Auswertung der digitalen Zustände der Eingänge wird in vorteilhafter Weise von dem Zeittakt des digitalen Signals entkoppelt, wenn Pufferbausteine zur Zwischenspeicherung des digitalen Zustandes verwendet werden.

Die Erfindung wird anhand der Figuren näher erläutert; es zeigen:

Fig. 1 eine Schaltungsanordnung,

Fig. 2 mehrere Eingänge und

Fig. 3 eine Zuordnungstabelle.

Fig. 1 zeigt einen Digital-Analog-Wandler 1, dem ein erster Eingang 2, ein zweiter Eingang 3, ein dritter Eingang 4 und ein vierter Eingang 5 zugeführt ist. Die Eingänge 2, 3, 4, 5 sind als digitale Eingänge ausgebildet. Ein analoger Ausgang 30 des D/A-Wandlers 1 ist mit einem analogen Eingang 14 der Recheneinheit 15 verbunden.

Die Recheneinheit 15 ist mit einem Speicher 16, mit einem Stellglied 17 und mit einem A/D-Wandler 18 verbunden. Der analoge Eingang des A/D-Wandler 18 ist an einen Sensor 19 an­ geschlossen. Der digitale Ausgang des A/D-Wandler 18 ist über einen digitalen Eingang 20 mit der Recheneinheit 15 verbun­ den.

Das Stellglied 17 ist beispielsweise zur Ansteuerung einer Klimaanlage ausgebildet, wobei die Information, ob die Klima­ anlage eingeschaltet werden soll, von dem ersten Eingang 2 zugeführt wird, die mit einem Schalter verbunden ist. Der Sensor 19 stellt z. B. einen Temperaturfühler dar, der für die Regelung der Klimaanlage verwendet wird.

Fig. 2 zeigt den genauen Aufbau des D/A-Wandlers 1. Jeder Eingang 2, 3, 4, 5 ist vorzugsweise über einen Schutzkonden­ sator 22 mit Masse verbunden. Zusätzlich ist jeder Eingang 2, 3, 4, 5 über einen Schutzwiderstand 23 mit jeweils einem Kom­ parator 21 verbunden. Die Ausgänge der Komparatoren 21 sind jeweils über eine Verbindungsleitung 6, 7, 8, 9 und über jeweils einen Wichtungswiderstand 10, 11, 12, 13 mit dem analogen Ausgang 30 des D/A-Wandlers 1 verbunden.

In einer einfachen Ausführung sind keine Komparatoren 21 vor­ gesehen. Anstelle eines Komparators 21 wird auch vorzugsweise ein Pufferbaustein verwendet, der ein digitales Signal, das an einem Eingang 2, 3, 4, 5 anliegt, für einen vorgegebenen Zeitraum speichert und über den vorgegebenen Zeitraum am Aus­ gang ausgibt.

Die Schutzkondensatoren 22 stellen eine vorteilhafte Weiter­ bildung der erfindungsgemäßen Anordnung dar, da durch die Schutzkondensatoren 22 verhindert wird, daß hochfrequente Si­ gnale von der Recheneinheit 15 auf die digitalen Eingänge 2, 3, 4, 5 übertragen werden.

Ebenso stellen die Schutzwiderstände 23 eine bevorzugte Wei­ terbildung der Erfindung dar, da durch die Schutzwiderstände 23 die Komparatoren 21 vor zu hohen Spannungen und damit vor einer Beschädigung geschützt werden.

Die Komparatoren 21 weisen in diesem Ausführungsbeispiel eine Schaltschwelle von 3V und einen Innenwiderstand am Ausgang von ungefähr 100 Ω auf. Ein Komparator 21, schaltet somit seinen Ausgang auf High, sobald die von dem digitalen Eingang 2, 3, 4, 5 gelieferte Spannung über der Schaltschwelle von 3 Volt liegt. Liegt die Spannung unter 3 Volt, so gibt der Kom­ parator 21 ein Low-Signal aus.

Der erste Widerstand weist 10 kΩ, der zweite Widerstand 20 kΩ, der dritte Widerstand 40 kΩ und der vierte Widerstand 80 kΩ als Widerstandswert auf. Da der vierte Widerstand 13 den doppelten ohmschen Widerstand wie der dritte Widerstand 12 und der dritte Widerstand 12 den doppelten ohmschen Widersand wie der zweite Widerstand 11 und der zweite Widerstand 11 den doppelten ohmschen Widerstand wie der erste Widerstand 10 aufweist, ist eine gute Auflösung der digitalen Belegung der Eingänge 2, 3, 4, 5 in entsprechende analoge Spannungsstufen möglich.

Die Erfindung ist jedoch nicht auf die vorgegebene Abstufung der Widerstände 10, 11, 12, 13 beschränkt. Ein Fachmann wird die erfindungsgemäße Schaltungsanordnung entsprechend den Ge­ gebenheiten abstimmen und daher, falls notwendig, auch andere Widerstandswerte wählen. Selbstverständlich ist es möglich, die erfindungsgemäße Schaltungsanordnung mit weniger oder mit mehr als den dargestellten vier digitalen Eingängen 2, 3, 4, 5 auszubilden. Die Anzahl der Wichtungswiderstände 10, 11, 12, 13 werden entsprechend der Zahl der Eingänge 2, 3, 4, 5 gewählt.

Die Schutzkondensatoren 22 weisen in diesem Ausführungsbei­ spiel eine Kapazität von 47 nF auf. Die Schutzwiderstände 23 sind mit einem Widerstand von 10 kΩ dimensioniert. Die Kapa­ zitäten der Schutzkondensatoren 22 und die Widerstände der Schutzwiderstände 23 sind jedoch von einem Fachmann entspre­ chend den Gegebenheiten anpaßbar.

Ebenso ist es auch möglich, die Eingänge 2, 3, 4, 5 über mehrere analoge Ausgänge 30 des D/A-Wandlers 1 an mehrere analoge Eingänge der Recheneinheit 15 anzuschließen.

Fig. 3 zeigt ein Zuordnungsdiagramm, das in der Rechenein­ heit 15 oder in dem Speicher 16, auf den die Recheneinheit 15 zugreift, abgelegt ist. Das Zuordnungsdiagramm gibt in Abhän­ gigkeit von den digitalen Zuständen (Pegeln) der Eingänge 2, 3, 4, 5 die sich aus den Wichtungswiderständen 10, 11, 12, 13 ergebenden Spannungen am analogen Eingang 14 der Rechenein­ heit 15 an.

Mithilfe des Zustandsdiagrammes ermittelt die Recheneinheit 15 aus der am analogen Eingang 14 anliegenden Spannung die digitalen Zustände der Eingänge 2, 3, 4, 5.

Die berechneten Spannungen entsprechen einem Low-Pegel von 0 Volt, einem High-Pegel von 5 Volt und den verwendeten ohm­ schen Werten des ersten, des zweiten, des dritten und des vierten Widerstandes 10, 11, 12, 13 von 10 kΩ, 20 kΩ, 40 kΩ und 80 kΩ.

In dem Zuordnungsdiagramm sind nach rechts die digitalen Zu­ stände der digitalen Eingänge und nach oben die am analogen Eingang 14 anliegende analoge Spannung aufgezeichnet. Die di­ gitalen Zustände sind in Form von Zahlengruppen bestehend aus vier Zahlen dargestellt. Die erste Zahl stellt den digitalen Zustand des ersten, die zweite Zahl den digitalen Zustand des zweiten, die dritte Zahl den digitalen Zustand des dritten und die vierte Zahl den digitalen Zustand des vierten Ein­ gangs 2, 3, 4, 5 dar. Dabei ist mit 1 ein High-Pegel von +5 Volt, und mit 0 ein Low-Pegel von 0 Volt bezeichnet.

Liegt am ersten Eingang 2 ein High-Pegel an, so wird der Aus­ gang des Komparators 21, der mit der ersten digitalen Eingang 2 verbunden ist, durch den entsprechenden Komparator 21 auf High geschaltet, wodurch die am analogen Eingang 14 anlie­ gende Spannung um acht Treppenstufen, d. h. entsprechend der Fig. 3 um die Spannung erhöht wird, die dem digitalen Zu­ stand 1000 zugeordnet ist. Somit entspricht die Spannung, die über 1000 aufgetragen ist, einer digitalen Belegung von 1 am ersten Eingang 2 und jeweils von 0 am zweiten, dritten und vierten Eingang 3, 4, 5.

Wird der zweite Eingang 3 von Low auf High geschaltet, so än­ dert sich die analoge Spannung am analogen Eingang 14 um vier Treppenstufen. Somit entspricht die Spannung, die über 0100 aufgetragen ist, folgender digitalen Belegung der digitalen Eingänge 2, 3, 4, 5: ein Low-Pegel am ersten Eingang 2, ein High-Pegel am zweiten Eingang 3, ein Low-Pegel am dritten und vierten Eingang 4, 5.

Wird der dritte Eingang 4 von Low auf High geschaltet, so än­ dert sich die analoge Spannung am analogen Eingang 14 um zwei Treppenstufen, d. h. von 0 Volt auf den Spannungswert, der über 0010 aufgetragen ist. Die Spannung, die über 0010 aufge­ tragen ist, entspricht somit folgender digitalen Belegung der Eingänge: am ersten Eingang 2 ein Low-Pegel, am zweiten Ein­ gang 3 ebenfalls ein Low-Pegel, am dritten Eingang 4 ein High-Pegel und am vierten Eingang 5 ein Low-Pegel.

Eine Änderung der digitalen Eingangsbelegung des vierten Ein­ gangs 5 von Low auf High führt zu einer Änderung der Spannung am analogen Eingang 14 um eine Treppenstufe entsprechend der Fig. 3. Dies heißt, daß der Zustand 0001 folgender Belegung entspricht: ein Low-Pegel am ersten, am zweiten, am dritten Eingang 2, 3, 4 und einem High-Pegel am vierten Eingang. Die Spannungen der anderen digitalen Zustände ergeben sich ent­ sprechend.

Die mögliche Anzahl der digitalen Eingänge, die auf einen analogen Eingang 14 der Recheneinheit 15 anschließbar ist, hängt von der Genauigkeit des ersten, zweiten, dritten und vierten Wichtungswiderstandes 10, 11, 12, 13 ab, die für die Wichtung der Ausgangsspannungen der Komparatoren 21 oder der Pufferbausteine verwendet werden. In dem Zuordnungsdiagramm der Fig. 3 ist für den ersten, den zweiten, den dritten und den vierten Widerstand eine Toleranz von 1% zugelassen. Daher ergeben sich verbreiterte Stufen, da die Abbildung der Bele­ gung der digitalen Eingänge entsprechend der Toleranz vari­ iert.

Widerstände mit einer kleineren Toleranz bezüglich des Wider­ standswertes ermöglichen es, eine größere Zahl von digitalen Eingängen über einen einzigen analogen Eingang 14 einer Re­ cheneinheit 15 unterscheidbar zuzuführen.

Claims (6)

1. Schaltungsanordnung mit einem D/A-Wandler mit mindestens zwei digitalen Eingängen (2, 3) und mit einem Analogausgang, wobei der Analogausgang mit dem analogen Eingang einer Re­ cheneinheit (2) verbunden ist,
dadurch gekennzeichnet, daß jeder digitale Eingang (2, 3) über einen Wichtungswiderstand (10, 11) mit dem Analogausgang (30) verbunden ist,
daß die Recheneinheit (15) mit einem Speicher (16) verbunden ist,
daß ein Zuordnungsdiagramm in dem Speicher (16) abgelegt ist, und
daß das Zuordnungsdiagramm eine Zuordnung zwischen den Si­ gnalzuständen der digitalen Eingänge (2, 3) und der sich dar­ aus am analogen Eingang (14) ergebenden Spannung darstellt.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen Komparator (21), der zwischen einem Eingang (2, 3, 4, 5) und dem zugehörigen Wichtungswiderstand (10, 11, 12, 13) ange­ ordnet ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich­ net, daß vor einem Komparator (21) ein Schutzwiderstand (23) geschaltet ist.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich­ net, daß ein digitaler Eingang (2, 3, 4, 5) über einen Schutzkondensator (22) mit Masse verbunden ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß der Wert jedes Wichtungswiderstandes (11) doppelt so groß ist wie der Wert des Wichtungswiderstandes (10), der dem benachbarten Eingang (2) zugeordnet ist.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß die Eingänge (2, 3, 4, 5) jeweils über einen Pufferbau­ stein mit einem Wichtungswiderstand (10, 11, 12, 13) verbunden sind.