DE4242436C2 - Elektronischer Schaltkreis mit einem Analog/Digital-Wandler - Google Patents

Description

Stand der Technik

Die vorliegende Erfindung betrifft einen elektronischen Schaltkreis mit einem Analog/Digital-Wandler und Schaltmitteln, mit denen die Auswahl von mehreren dem Analog/Digital-Wandler zuführbaren Analogsignalen steuerbar ist.

In elektronischen Steuergeräten, insbesondere für Kraftfahrzeug-Anwendungen, sind häufig eine größere Anzahl von Analogsignalen zu erfassen und zu verarbeiten. Vielfach werden für die Signalverarbeitung sogenannte Single-Chip- Schaltkreise (MCU) verwendet, die üblicherweise lediglich über maximal acht Analog-Digital-Eingangskanäle verfügen, die intern multiplexartig abgefragt werden. Der Rechenaufwand bei der Echtzeitabfrage der Analogeingänge ist dabei für die zentrale Recheneinheit (CPU) des Schaltkreises sehr hoch. Sind im Zusammenhang mit bestimmten Anwendungen noch mehr als acht unabhängige Analogsignale zu erfassen und zu verarbeiten, so ist der Anwender vor die Entscheidung gestellt, einen weiteren Single-Chip-Schaltkreis oder einen weiteren Analog-Multiplexer einzusetzen, ohne die dann zur Verfügung stehende größere Anzahl von Eingangsanschlüssen vollständig ausnutzen zu können. Eine derartige Lösung hat zudem den Nachteil, dass durch die zusätzlichen Bauelemente ein zusätzlicher Raumbedarf entsteht und dass die zusätzlichen Bauelemente weitere Energie benötigen. Insbesondere bei sehr dichter Packung der Bauelemente kann dies auch Probleme bei der Abführung der Verlustleistung mit sich bringen.

Aus der DE 41 16 574 A1 und der US 4,338,665 ist jeweils eine Schaltungseinrichtung zum Erfassen von mehreren als Analogsignale vorliegenden Betriebsgrößen eines Verbrennungsmotors bekannt. Diese Schaltungseinrichtung weist einen Analog/Digital-Wandler auf, dem über einen Multiplexer die einzelnen Analogsignale zur Umsetzung in Digitalsignale zugeführt werden.

Aus der US 4,551,634 geht ein Multiplexer für mehrere auf einen gemeinsamen Ausgang wahlweise durchschaltbare Eingangssignale hervor. Dabei ist für jedes Eingangssignal ein Zweig mit drei Transistoren vorgesehen. Zwei der drei Transistoren sind in Reihe geschaltet und werden gemeinsam von einem ersten Steuersignal angesteuert. Der dritte Transistor stellt eine Verbindung der beiden anderen Transistoren zur Masse her. Er wird von einem zweiten Steuersignal angesteuert. Diese zwei Steuersignale erfordernde Transistorschaltung dient dazu, einen jeweils gewünschten Eingangssignal-Zweig an einen Schaltkreis durchzuschalten und dabei ein Nebensprechen aus anderen Eingangssignal-Zweigen zu verhindern. Der Schaltkreis besteht aus einem Komparator, in dem ein in einem Speicher abgelegter digitaler Wert nach einer Digital/Analog-Wandlung mit dem Eingangssignal des jeweils durchgeschalteten Zweiges verglichen wird. Diese aus der US 4,551,634 hervorgehende Schaltung dient nicht zur Lösung der dieser Anmeldung zu. Grunde liegenden Aufgabe, mit schaltungstechnisch wenig aufwendigen Mitteln die Möglichkeit zu schaffen, an einen Eingang eines Analog-/Digital-Wandlers wahlweise mehrere analoge Eingangssignale durchzuschalten.

Vorteile der Erfindung

Die genannte Aufgabe wird mit den Merkmalen des Anspruchs 1 dadurch gelöst,

• - dass mindestens ein Eingangsanschluss des Analog/Digital-Wandlers über ein Widerstandsnetzwerk mit Analogsignal-Eingängen verbunden ist,
• - dass das Widerstandsnetzwerk für jeden Analogsignal-Eingang einen Zweig aus einer Serienschaltung von Widerständen aufweist
• - und dass in jedem Zweig ein Abgriff der Widerstands-Serienschaltung mit einem Ausgangsanschluss der Schaltmittel verbunden ist, über den der Abgriff an Masse gelegt werden kann, wenn das Analogsignal des betreffenden Zweiges nicht an den Analog-/Digital-Wandler durchgeschaltet werden soll.

Der erfindungsgemäße Schaltkreis führt zu einer besonders wirtschaftlichen Schaltungsauslegung, die zudem raumsparend ist. Außerdem erübrigt sich der Einsatz zusätzlicher Verlustwärme erzeugender Bauelemente. Weiterhin kann die Echtzeitbelastung einer zentralen Recheneinheit bei der Abfrage der Analogeingänge erheblich reduziert werden.

Vorteilhafte Ausführungen und Weiterbildungen der Erfindung gehen aus den Unteransprüchen hervor.

Zeichnung

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Dabei zeigt Fig. 1 in einem ersten Ausführungsbeispiel der Erfindung einen elektronischen Schaltkreis mit internen Schaltmitteln, Fig. 2 ein erstes Ausführungsbeispiel eines mit diesem Schaltkreis ausgestatteten elektronischen Gerätes, Fig. 3 und Fig. 4 Ausführungsbeispiele elektronischer Geräte mit eingangsseitig geschalteten Widerstandsnetzwerken.

Beschreibung der Ausführungsbeispiele

Fig. 1 zeigt einen schematisch dargestellten elektronischen Schaltkreis 2, der neben einer üblichen zentralen Recheneinheit 20 und einem Analog/Digital-Wandler (A/D- Wandler) 21 zusätzlich Schaltmittel 22 umfasst, die von der zentralen Recheneinheit 20 steuerbar sind. Über die Schaltmittel 22 sind extern angeordnete Schaltungsteile 23, 24 steuerbar. Zu diesem Zweck sind die Schaltmittel 22 über mehrere Ausgangsleitungen 01, 02, 03 mit dem Schaltungsteil 23 verbunden. Innerhalb des Schaltkreises 2 sind die Schaltmittel 22 noch mit der zentralen Recheneinheit 20 und dem A/D-Wandler ver­ bunden. Insbesondere dient das Schaltmittel 22 zur Beeinflussung von Analogsignale führenden Eingangsleitungen A1 bis A8, wie anhand der folgenden Ausführungsbeispiele noch näher erläutert wird.

In Fig. 2 ist im wesentlichen in Gestalt eines Blockschaltbildes ein erstes Ausführungsbeispiel eines elektronischen Steuergerätes 1 unter Verwendung des anhand von Fig. 1 erläuterten elektronischen Schaltkreises 2 dargestellt. Das elektronische Steuergerät 1 umfaßt zunächst den elektronischen Schaltkreis 2, der wiederum eine zentrale Recheneinheit 20, einen A/D-Wandler 21, sowie Schaltmittel 22 aufweist. Ausgangsleitungen 01 bis 03 der Schaltmittel 22 des elektronischen Schaltkreises 2 sind mit einer extern, also außerhalb des elektronischen Schaltkreises 2, angeordneten Multiplexein­ richtung 23 verbunden. Ausgangsseitig ist die Multiplexeinrichtung 23 über eine Leitung A1 mit einem Eingangsanschluß des innerhalb des elektronischen Schaltkreises 2 angeordneten A/D-Wandlers 21 ver­ bunden. Eingangsseitig ist die Multiplexeinrichtung 23 über acht Verbindungsleitungen A01 bis A08 mit Ausgangsanschlüssen einer Peripherieschaltung 24 verbunden, die der Multiplexeinrichtung 23 über die Verbindungsleitungen A01 bis A08 Analogsignale zuführt. Weitere Ausgangsanschlüsse der Peripherieschaltung 24 sind über Verbindungsleitungen A2 bis A8 mit entsprechenden Eingangs­ anschlüssen des in dem elektronischen Schaltkreis 2 angeordneten A/D-Wandlers 21 verbunden. Durch die in Figur zwei dargestellte Schaltungsanordnung können zusätzlich zu den auf den Verbindungs­ leitungen A2 bis A8 anliegenden analogen Signalen noch weitere auf den Verbindungsleitungen A01 bis A08 anliegende Analogsignale erfaßt werden, indem diese Analogsignale durch die Multiplexeinrichtung 23 zeitlich gestaffelt über die ausgangsseitig angeordnete Verbindungs­ leitung A1 mit dem entsprechenden Eingangsanschluß des internen A/D-Wandlers 21 verbunden werden. Dazu wird die Multiplexeinrichtung 23 durch entsprechende Signale der Schaltmittel 22 über die Verbindungsleitungen 01 bis 03 angesteuert. Obgleich der intern angeordnete A/D-Wandler 21 insgesamt nur über acht Eingangskanäle A1 bis A8 verfügt, können auf diese Weise noch weitere auf den Leitungen A01 bis A08 zugeführte Analogsignale ausgewertet werden. Durch diese Schaltungsanordnung wird die zentrale Recheneinheit 20 des elektronischen Schaltkreises 2 echtzeitmäßig entlastet. Sind Einschwingzeiten der zugeführten analogen Signale nach dem Einschalten der Multiplexeinrichtung 23 bis zum Beginn der eigent­ lichen Signalumwandlung des analogen in ein digitales Signal abzuwarten, kann dies durch entsprechende Ansteuerung der Schalt­ mittel 22 bewirkt werden. Einschwingzeiten können beispielsweise durch das Aufladen von zur Störunterdrückung vorgesehenen Kapazitäten oder durch Schaltvorgänge der Multiplexeinrichtung 23 entstehen. Die jeweils abzuwartende Einschwingzeit kann zweckmäßig durch den Schaltungsaufbau der Steuermittel 22 fest vorgegeben werden oder aber flexibel softwaremäßig über die zentrale Rechen­ einheit 20 geändert werden, indem beispielsweise ein entsprechendes Steuerregister beeinflußt wird. Der größte Vorteil einer derartigen Schaltungsanordnung ergibt sich beispielsweise bei der A/D-Wandlung einer Gruppe von Eingangssignalen auf zum Beispiel vier aufeinander­ folgenden oder nebeneinanderliegenden A/D-Kanälen, wie im folgenden, anhand eines Beispiels, gezeigt wird. Von der zentralen Rechen­ einheit 20 wird den Schaltmitteln 22 lediglich der Befehl gegeben, beispielsweise eine Gruppe von vier Analogsignalen in entsprechende digitale Signale umzuwandeln. Nach Absetzung dieses Befehls kann sich die zentrale Recheneinheit 20 zunächst anderen Aufgaben zuwenden und wird dadurch nicht mit der Umwandlung der Analogsignale in digitale Signale belastet. Die Schaltmittel 22 schalten nach Eingang des von der zentralen Recheneinheit 20 abgesetzten Umwandlungsbefehls die Multiplexeinrichtung 23 zunächst auf Kanal A01 und warten dann ggf. eine erste Einschwingzeit T01 ab, bevor der A/D-Wandler 21 die Umwandlung des ausgangsseitig der Multiplexein­ richtung 23 auf dar Verbindungsleitung A1 anliegenden Analogsignals in ein entsprechendes digitales Signal beginnt. Die Schaltmittel 22 warten dann zunächst bis zur Beendigung der Signalwandlung. Das Ergebnis der Signalwandlung wird als Ergebnis 01 abgespeichert.

Im nächsten Schritt steuern die Schaltmittel 22 die Multiplexein­ richtung 23 derart an, daß diese auf Kanal A02 schaltet und das an diesem Eingangskanal anliegende Analogsignal zu der ausgangsseitigen Verbindungsleitung A1 führt. Wiederum wird zunächst eine ggf. erforderliche Einschwingzeit T02 abgewartet, bis die Signalwandlung von dem A/D-Wandler 21 durchgeführt wird. Wiederum warten die Schaltmittel 22 die Signalwandlung ab und speichern das Ergebnis 02 dieser Signalwandlung. Im Anschluß daran steuern die Schaltmittel 22 die Multiplexeinrichtung 23 derart an, daß das auf der Eingangs­ leitung A03 anstehende Analogsignal mit der ausgangsseitigen Verbindungsleitung A1 verbunden wird. Ggf. wird eine dritte Einschwingzeit T03 abgewartet, bis der A/D-Wandler 21 mit der Signalwandlung beginnt. Die Schaltmittel 22 warten das Ende der Signalumwandlung ab und speichern das Ergebnis 03 der Signal­ umwandlung. Schließlich wird in einem letzten Schritt durch ein entsprechendes Steuersignal der Schaltmittel 22 die Multiplexein­ richtung 23 derart angesteuert, daß das auf der Verbindungsleitung A04 anliegende Analogsignal mit der ausgangsseitigen Verbindungs­ leitung A1 verbunden wird. Nach Abwarten einer Einschwingzeit T04 wird wiederum von dem A/D-Wandler 21 die Signalwandlung durch­ geführt, während die Schaltmittel 22 abwarten und das Ergebnis der Signalwandlung als Ergebnis 04 speichern. Im Anschluß daran geben die Schaltmittel 22 ein Signal "Gruppenwandlung beendet" an die zentrale Recheneinheit 20 weiter, die jetzt das Ergebnis der Signalumwandlung lesen kann.

Fig. 3 zeigt ein schematisch dargestelltes elektronisches Steuer­ gerät 1, das einen Single-Chip-Schaltkreis (MCU) 2 umfaßt. Der Schaltkreis 2 verfügt über acht Eingangsanschlüsse A1 bis A8 für Analogsignale und mindestens zwei digital steuerbare Ausgangs­ anschlüsse 01, 02. Die Eingangsanschlüsse für Analogsignale A1 bis A8 führen zu einem A/D-Wandler (Analog/Digital-Wandler) 21, der die an den Eingangsanschlüssen A1 bis A8 anliegenden Analogsignale in digitale Signale umwandelt. Mit dem Eingangsanschluß A1 des Schalt­ kreises 2 ist ein aus den Widerständen R1, R2, R3, R4 bestehendes Widerstandsnetzwerk verbunden. Das Widerstandsnetzwerk besteht dabei aus zwei parallel geschalteten Zweigen, die je eine Serienschaltung von je zwei Widerständen R1, R4 bzw. R2, R3 umfassen. Je ein Abgriff der Serienschaltung der Widerstände R1, R4 bzw. R2, R3 ist mit je einem digital steuerbaren Ausgangsanschluß 01 bzw. 02 der Schalt­ mittel 22 des Schaltkreises verbunden. Die nicht beschalteten Anschlüsse der Widerstände R1, R2 stehen als Eingangsanschlüsse A11 bzw. A12 für Eingangsspannungen U11, U12 zur Verfügung. In diesem Ausführungsbeispiel sind also insgesamt neun Eingangsanschlüsse A11, A12 und A2 bis A8 für analoge Eingangssignale vorhanden. Die Funktionsweise dieses Ausführungsbeispiels läßt sich wie folgt beschreiben. Zunächst soll ein an dem Eingangsanschluß A11 liegendes analoges Eingangssignal U11 erfaßt werden. Hierzu ist der digital steuerbare Ausgangsanschluß 02 der Schaltmittel 22 des Schaltkreises 2 derart anzusteuern, daß er auf Nullpotential liegt, also leitend mit dem Masseanschluß verbunden ist. Der digital steuerbare Ausgangsanschluß 01 der Schaltmittel 22 des Schaltkreises 2 dagegen verharrt im Tristate, d. h. in einem hochohmigen Zustand. Dadurch wird das analoge Eingangssignal U12 über das Widerstandsnetzwerk dem Eingangsanschluß A1 des Schaltkreises 2 zugeführt. Das ggf. am Eingangsanschluß A11 anliegende weitere analoge Eingangssignal U11 hat keinen Einfluß auf das Eingangssignal U1, da der Ausgangs­ anschluß 02 des Schaltkreises 2, wie bereits zuvor erwähnt, mit dem Masseanschluß verbunden ist. Soll dagegen alternativ das an dem Eingangsanschluß A11 anliegende analoge Eingangssignal U11 erfaßt und ausgewertet werden, wird der digital steuerbare Ausgangsanschluß 01 der Schaltmittel 22 leitend nach Masse geschaltet, während der Ausgangsanschluß 02 im Tristate-Zustand, also in einem hochhohmigen Zustand, verharrt. Dadurch wird das analoge Eingangssignal U11 über das Widerstandsnetzwerk dem Eingangsanschluß A1 des Schaltkreises 2 zugeführt. Das ggf. an dem Eingangsanschluß A11 anliegende analoge Eingangssignal U12 beeinträchtigt das Eingangssignal U1 nicht, da der digital steuerbare Ausgangsanschluß 01 des Schaltkreises 2 mit Masse verbunden ist.

In Fig. 4 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt, bei dem unter Verwendung eines einfachen Widerstands­ netzwerkes mit den Widerständen R1 bis RN, R21 bis R2N ein Eingangs­ anschluß A1 für analoge Eingangssignale des Schaltkreises 2 sich N-fach ausnutzen läßt. Das heißt also, daß an diesen Eingangs­ anschluß A1 sich insgesamt N analoge Eingangssignale U11 bis U1N anlegen lassen. Das Widerstandsnetzwerk R1 bis R2N besteht aus insgesamt N mit A1 verbundenen Zweigen, die ihrerseits aus je einer Serienschaltung von je zwei Widerständen R1 und R21, R2 und R22 bis RN und R2N bestehen. Jeder Verbindungspunkt der je zwei Widerstände jeder Serienschaltung ist mit einem digital steuerbaren Ausgangs­ anschluß 01, 02 bis 0N der Schaltmittel 22 des Schaltkreises 2 verbunden.

Die Funktionsweise des Ausführungsbeispiels gemäß Fig. 4 läßt sich wie folgt beschreiben. Es soll zunächst das an dem Eingangsanschluß A11 anliegende analoge Eingangsignal U11 erfaßt und ausgewertet werden. Zu diesem Zweck sind alle digital steuerbaren Ausgangs­ anschlüsse 02 bis 0N der Schaltmittel 22 derart anzusteuern, daß sie auf Nullpotential liegen, also mit dem Masseanschluß verbunden sind. Der digital steuerbare Ausgangsanschluß 01 dagegen soll in dem Tristate-Zustand, also einem hochohmigen Zustand verharren. Dadurch wird das an dem Eingangsanschluß A11 anliegende analoge Signal U11 über das Widerstandsnetzwerk dem Eingangsanschluß A1 des Schalt­ kreises 2 zugeführt. Die ggf. an den weiteren Eingangsanschlüssen A12 bis A1N anliegenden analogen Eingangssignale U12 bis U1M bein­ trächtigen das zu erfassende und auszuwertende Eingangssignal U11 nicht, da die digital ansteuerbaren Ausgangsanschlüsse 02 bis 0N des Schaltkreises 2 mit Masse verbunden sind. Entsprechende Überlegungen gelten für die Erfassung und Auswertung der analogen Eingangssignale U12 bis U1N.

In einem besonders vorteilhaften Ausführungsbeispiel werden die das Widerstandsnetzwerk bildenden Widerstände R1, R2, R3, R4 in Fig. 1 derart bemessen, daß R1 und R2 sowie R3 und R4 den gleichen Wider­ standswert erhalten. In einem praktischen Dimensionierungsbeispiel haben die Widerstände R1 und R2 einen Wert von etwa 10 Kohm und die Widerstände R3 und R4 einen Wert von etwa 45 Kohm.

Auch in dem Ausführungsbeispiel nach Fig. 2 können zweckmäßig die Widerstände R1, R2 . . . RN des Widerstandsnetzwerkes den gleichen Widerstandswert, beispielsweise etwa 10 Kohm erhalten, während auch die Widerstände R21 bis R2N ebenfalls den gleichen Wert, beispiels­ weise 100 Kohm aufweisen.

Das einfachere Ausführungsbeispiel gemäß Fig. 3 eignet sich besonders zur Erfassung von analogen Eingangssignalen U11, U12 mit geringeren Anforderungen an das Auflösungsvermögen der beiden an die Eingangsanschlüsse A11, A12 mündenden Kanäle. Das Auflösungsvermögen des A/D-Wandlers 21 des Schaltkreises 2 geht nämlich durch den Bestübertragungsfaktor 0,5 bei Gleichbehandlung der beiden Kanäle (Eingangsanschlüsse A11, A12) entsprechend zurück. Dies kann für eine größere Anzahl zu erfassender analoger Eingangssignale stark verbessert werden, wenn die Verbindungspunkte der Widerstände des Widerstandsnetzwerkes durch Schutzelemente, wie beispielsweise Zenerdioden, die extern oder in dem Schaltkreis 2 angeordnet sind, geschützt werden. Der Teilungsfaktor des Widerstandsnetzwerkes gemäß Fig. 3 könnte dann so gewählt werden, daß dem zu erfassenden Werte­ bereich der analogen Eingangssignale U11, U12 der gesamte Spannungs­ referenzbereich des A/D-Wandlers entspricht.

Eine weitere Verbesserung bezüglich der Genauigkeit der Auswertung der erfaßten analogen Eingangssignale läßt sich durch Anlegen einer Eichspannung an die entsprechenden Eingangsanschlüsse, beispiels­ weise A11, A12 gemäß Fig. 3, während des Fertigungsverlaufs des elektronischen Steuergeräts 1 erzielen, wobei dann ein entsprechen­ der Abgleichfaktor über eine Schnittstelle von außen in ein in dem Schaltkreis 2 angeordnetes EEPROM geschrieben wird.

Weiterhin kann das Auflösungsvermögen der beiden an A11, A12 mündenden Kanäle (Fig. 3) stark verbessert werden, wenn zur Messung von U11, U12 die Referenzspannung des A/D-Wandlers 21 des Schalt­ kreises 2 verringert wird, zum Beispiel durch den steuerbaren Digitalausgang Or. Dieser setzt im leitenden Zustand das Wider­ standsnetzwerk aus Ra, Rb in Fig. 1 an einer Seite von Rb auf Nullpotential (Masse), wodurch die Referenzspannung Uref des Schaltkreises von zum Beispiel Ustab auf

reduziert wird.

Dadurch steigt das Auflösungsvermögen um den reziproken Faktor

Für die Messungen an A2 bis A8 verbleibt der Ausgang 0r im Tristate, d. h. hochohmigen Zustand, wodurch Uref = Ustab ist. Dieses zuvor beschriebene Verfahren ist ebenfalls in dem Ausführungsbeispiel nach Fig. 4 einsetzbar.

Claims (6)

1. Elektronischer Schaltkreis mit einem Analog/Digital- Wandler (21) und Schaltmitteln (22), mit denen die Auswahl von mehreren dem Analog/Digital-Wandler (21) zuführbaren Analogsignalen steuerbar ist, dadurch gekennzeichnet,
dass mindestens ein Eingangsanschluss (A1, . . ., A8) des Analog/Digital-Wandlers (21) über ein Widerstandsnetzwerk (R1, . . ., R4 bzw. R1, . . ., R2N) mit Analogsignal-Eingängen (A11, A12 bzw. A11, . . ., A1N) verbunden ist,
dass das Widerstandsnetzwerk (R1, . . ., R4 bzw. R1, . . ., R2N) für jeden Analogsignal-Eingang (A11; A12 bzw. A11, . . ., A1N) einen Zweig aus einer Serienschaltung von Widerständen (R1, . . ., R4 bzw. R1, . . ., R2N) aufweist
und dass in jedem Zweig ein Abgriff der Widerstands-Serienschaltung (R1, . . ., R4 bzw. R1, . . ., R2N) mit einem Ausgangsanschluss (01, 02 bzw. 01, . . ., 0N) der Schaltmittel (22) verbunden ist, über den der Abgriff an Masse gelegt werden kann, wenn das Analogsignal (U11, . . ., U1N) des betreffenden Zweiges nicht an den Analog/Digital- Wandler (21) durchgeschaltet werden soll.

2. Elektronischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die mit den Analogsignal-Eingängen (A11, A12 bzw. A11, . . ., A1N) verbundenen Widerstände (R1, R2 bzw. R1, . . ., RN) des Widerstandsnetzwerkes und die jeweils mit dem mindestens einen Eingangsanschluss (A1, . . ., A8) des Analog/Digital-Wandlers (21) verbundenen Widerstände (R4, R3 bzw. R21, . . ., R2N) untereinander gleiche Werte haben.

3. Elektronischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass eine Referenzspannung (Uref) des Analog/Digital-Wandlers (21) über einen Widerstandsteiler (Ra, Rb) mit einer stabilisierten Spannung (Ustab) verbunden ist, wobei der Fußpunkt des Widerstandsteilers mit einem digitalen Anschluss (0r) des Schaltkreises (2) verbunden ist.

4. Elektronischer Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass er zur Ansteuerung interner bzw. externer Baugruppen verwendet wird, die eine zentrale Recheneinheit entlasten.

5. Elektronischer Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass die Steuerung der internen bzw. externen Baugruppen zeitabhängig erfolgt.

6. Elektronischer Schaltkreis nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine gruppenweise Umwandlung mehrerer Analogsignale in entsprechende digitale Signale zeitgesteuert durchführbar ist.