DE9115849U1 - Elektronisches Steuergerät - Google Patents

Description

R. 24947
17.12.1991 Be/Jä

ROBERT BOSCH GMBH, 7000 Stuttgart 10

Elektronisches Steuergerät
Stand der Technik

In Steuergeräten, insbesondere für Kraftfahrzeug-Anwendungen, sind häufig eine größere Anzahl von Analogsignalen zu erfassen und zu verarbeiten. Vielfach werden für die Signalverarbeitung sogenannte Single-Chip-Prozessoren (MCU) verwendet, die üblicherweise lediglich über maximal acht Analog-Digital-Eingangskanäle verfügen, die multiplexartig abgefragt werden. Sind im Zusammenhang mit bestimmten Anwendungen mehr als acht unabhängige Analogsignale zu erfassen und zu verarbeiten, so ist der Anwender vor die Entscheidung gestellt, einen weiteren Single-Chip-Prozessor oder einen weiteren Analog-Multiplexer einzusetzen, ohne die dann zur Verfügung stehende größere Anzahl von Eingangsanschlüssen vollständig ausnutzen zu können. Eine derartige Lösung hat zudem den Nachteil, daß durch die zusätzlichen Bauelemente ein zusätzlicher Raumbedarf entsteht und daß die zusätzlichen Bauelemente weitere Energie benötigen. Insbesondere bei sehr dichter Packung der Bauelemente kann dies auch Probleme bei der Abführung der Verlustleistung mit sich bringen.

- 2 - R. 24947

Vorteile der Erfindung

Das erfindungsgemäß ausgebildete elektronische Steuergerät bietet insbesondere den Vorteil, daß mit vergleichsweise geringem Schaltungsaufwand zusätzliche Eingangsanschlüsse für Analogsignale zur Verfügung stehen, ohne daß zusätzliche leistungsverbrauchende elektronische Baugruppen eingesetzt werden müßten. Dies führt zu einer besonders wirtschaftlichen Schaltungsauslegung, die zudem raumsparend ist. Außerdem erübrigt sich der Einsatz zusätzlicher Verlustwärme erzeugender Bauelemente.

In einem ersten Ausführungsbeispiel der Erfindung ist mindestens ein Analog/Digital-Eingangsanschluß Ai, i = 1 - 8 des Prozessors über ein Widerstandsnetzwerk mit einer Mehrzahl von steuerbaren digitalen Ausgangsanschlüssen des Prozessors verbunden, wobei die digitalen Ausgangsanschlüsse derart steuerbar sind, daß mehrere Eingangsanschlüsse nacheinander an den mindestens einen Eingangsanschluß für Analogsignale anlegbar sind. Das Widerstandsnetzwerk verfügt dazu über mindestens zwei am Ai verbundene Zweige, wobei jeder Zweig wiederum aus einer Serienschaltung von mindestens zwei Widerständen besteht. Je ein steuerbarer digitaler Ausgang des Prozessors ist dabei mit einem Abgriff jedes dieser Zweige des Widerstandsnetzwerkes verbunden.

In einem weiteren vorteilhaften Ausführungsbeispiel der Erfindung werden durch entsprechende Vielzahl an einem Analog/Digital-Eingang Ai, (1=1-8) verbundenen Zweigen des Widerstandsnetzwerkes, deren Abgriffe jeweils mit einem digital steuerbaren Ausgangsanschluß des Prozessors verbunden sind, eine größere Anzahl von Eingangsanschlüssen für Analogsignale bereitgestellt.

- 3 - R. 24947

Zeichnung

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Dabei zeigt Figur 1 ein erstes Ausführungsbeispiel der Erfindung mit einem zusätzlichen Eingangsanschluß für Analogsignale und Figur 2 ein zweites Ausführungsbeispiel der Erfindung mit einer Mehrzahl von zusätzlichen Eingangsanschlüssen für Analogsignale.

Beschreibung des Ausführungsbeispiels

Figur 1 zeigt ein schematisch dargestelltes elektronisches Steuergerät 1, das einen Single-Chip-Prozessor (MCU) 2 umfaßt. Der Prozessor 2 verfügt über acht Eingangsanschlüsse Al bis A8 für Analogsignale und mindestens zwei digital steuerbare Ausgangsanschlüsse 01, 02. Die Eingangsanschlüsse für Analogsignale Al bis A8 führen zu einem nicht dargestellten A/D-Wandler (Analog/Digital-Wandler), der die an den Eingangsanschlüssen Al bis A8 anliegenden Analogsignale in digitale Signale umwandelt. Mit dem Eingangsanschluß Al des Prozessors 2 ist ein aus den Widerständen Rl, R2, R3, R4 bestehendes Widerstandsnetzwerk verbunden. Das Widerstandsnetzwerk besteht dabei aus zwei parallel geschalteten Zweigen, die je eine Serienschaltung von je zwei Widerständen Rl, R4 bzw. R2, R3 umfassen. Je ein Abgriff der Serienschaltung der Widerstände Rl, R4 bzw. R2, R3 ist mit je einem digital steuerbaren Ausgangsanschluß bzw. 02 des Prozessors verbunden. Die nicht beschalteten Anschlüsse der Widerstände Rl, R2 stehen als Eingangsanschlüsse All bzw. A12 für Eingangsspannungen Uli, U12 zur Verfügung. In diesem Ausführungsbeispiel sind also insgesamt neun Eingangsanschlüsse All, A12 und A2 bis A8 für analoge Eingangssignale vorhanden. Die Funktionsweise dieses Ausführungsbeispiels läßt sich wie folgt beschreiben. Zunächst soll ein an dem Eingangsanschluß All liegendes analoges Eingangssignal Uli erfaßt werden. Hierzu ist der digital

- 4 - R. 24947

steuerbare Ausgangsanschluß 02 des Prozessors 2 derart anzusteuern, daß er auf Nullpotential liegt, also leitend mit dem Masseanschluß verbunden ist. Der digital steuerbare Ausgangsanschluß 01 des Prozessors 2 dagegen verharrt im Tristate, d. h. in einem hochohmigen Zustand. Dadurch wird das analoge Eingangssignal Uli über das Widerstandsnetzwerk dem Eingangsanschluß Al des Prozessors 2 zugeführt. Das ggf. am Eingangsanschluß A12 anliegende weitere analoge Eingangssignal Uli hat keinen Einfluß auf das Eingangssignal Uli, da der Ausgangsanschluß 02 des Prozessors 2, wie bereits zuvor erwähnt, mit dem Masseanschluß verbunden ist. Soll dagegen alternativ das an dem Eingangsanschluß A12 anliegende analoge Eingangssignal U12 erfaßt und ausgewertet werden, wird der digital steuerbare Ausgangsanschluß 01 des Prozessors 2 leitend nach Masse geschaltet, während der Ausgangsanschluß 02 im Tristate-Zustand, also in einem hochhohmigen Zustand, verharrt. Dadurch wird das analoge Eingangssignal U12 über das Widerstandsnetzwerk dem Eingangsanschluß Al des Prozessors zugeführt. Das ggf. an dem Eingangsanschluß All anliegende analoge Eingangssignal Uli beeinträchtigt das Eingangssignal U12 nicht, da der digital steuerbare Ausgangsanschluß 01 des Prozessors 2 mit Masse verbunden ist.

In Figur 2 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt, bei dem unter Verwendung eines einfachen Widerstandsnetzwerkes mit den Widerständen Rl bis RN, R21 bis R2N ein Eingangsanschluß Al für analoge Eingangssignale des Prozessors 2 sich N-fach ausnutzen läßt. Das heißt also, daß an diesen Eingangsanschluß Al sich insgesamt N-analoge Eingangssignale Uli bis UlN anlegen lassen. Das Widerstandsnetzwerk Rl bis R2N besteht aus insgesamt N an Al verbundenen Zweigen, die ihrerseits aus je einer Serienschaltung von je zwei Widerständen Rl und R21, R2 und R22 bis RN und R2N bestehen. Jeder Verbindungspunkt der je zwei Widerstände jeder Serienschaltung ist mit einem digital steuerbaren Ausgangsanschluß 01, 02 bis ON des Prozessors 2 verbunden.

- 5 - R. 24947

Die Funktionsweise des Ausführungsbeispiels gemäß Figur 2 läßt sich wie folgt beschreiben. Es soll zunächst das an dem Eingangsanschluß All anliegende analoge Eingangsignal Uli erfaßt und ausgewertet werden. Zu diesem Zweck sind alle digital steuerbaren Ausgangsanschlüsse 02 bis ON des Prozessors 2 derart anzusteuern, daß sie auf Nullpotential liegen, also mit dem Masseanschluß verbunden sind. Der digital steuerbare Ausgangsanschluß 01 dagegen soll in dem Tristate-Zustand, also einem hochohmigen Zustand verharren. Dadurch wird das an dem Eingangsanschluß All anliegende analoge Signal Uli über das Widerstandsnetzwerk dem Eingangsanschluß Al des Prozessors 2 zugeführt. Die ggf. an den weiteren Eingangsanschlüssen A12 bis AlN anliegenden analogen Eingangssignale U12 bis UlN beinträchtigen das zu erfassende und auszuwertende Eingangssignal Uli nicht, da die digital ansteuerbaren Ausgangsanschlüsse 02 bis ON des Prozessors 2 mit Masse verbunden sind. Entsprechende Überlegungen gelten für die Erfassung und Auswertung der analogen Eingangssignale U12 bis UlN.

In einem besonders vorteilhaften Ausführungsbeispiel werden die das Widerstandsnetzwerk bildenden Widerstände Rl, R2, R3, R4 in Figur 1 derart bemessen, daß Rl und R2 sowie R3 und R4 den gleichen Widerstandswert erhalten. In einem praktischen Dimensionierungsbeispiel haben die Widerstände Rl und R2 einen Wert von etwa 10 k ohm und die Widerstände R3 und R4 einen Wert von etwa 45 k ohm.

Auch in dem Ausführungsbeispiel nach Figur 2 können zweckmäßig die Widerstände Rl, R2 ... RN des Widerstandsnetzwerkes den gleichen Widerstandswert, beispielsweise etwa 10 k ohm erhalten, während auch die Widerstände R21 bis R2N ebenfalls den gleichen Wert, beispielsweise 100 k ohm aufweisen.

- 6 - R. 24947

Das einfachere Ausführungsbeispiel gemäß Figur 1 eignet sich besonders zur Erfassung von analogen Eingangssignalen Uli, U12 mit geringeren Anforderungen an das Auflösungsvermögen der beiden an die Eingangsanschlüsse All, A12 mündenden Kanäle. Das Auflösungsvermögen des A/D-Wandlers des Prozessors 2 geht nämlich durch den Bestübertragungsfaktor 0,5 bei Gleichbehandlung der beiden Kanäle (Eingangsanschlüsse All, A12) entsprechend zurück. Dies kann für eine größere Anzahl zu erfassender analoger Eingangssignale stark verbessert werden, wenn die Verbindungspunkte der Widerstände des Widerstandsnetzwerkes durch Schutzelemente, wie beispielsweise Zenerdioden, die extern oder in dem Prozessor 2 angeordnet sind, geschützt werden. Der Teilungsfaktor des Widerstandsnetzwerkes gemäß Figur 1 könnte dann so gewählt werden, daß dem zu erfassenden Wertebereich der analogen Eingangssignale Uli, U12 der gesamte Spannungsreferenzbereich des A/D-Wandlers entspricht.

Eine weitere Verbesserung bezüglich der Genauigkeit der Auswertung der erfaßten analogen Eingangssignale läßt sich durch Anlegen einer Eichspannung an die entsprechenden Eingangsanschlüsse, beispielsweise All, A12 gemäß Figur 1, während des Fertigungsverlaufs des elektronischen Steuergeräts erzielen, wobei dann ein entsprechender Abgleichfaktor über eine Schnittstelle von außen in das in dem Prozessor 2 angeordnete EEPROM geschrieben wird.

Weiterhin kann das Auflösungsvermögen der beiden an All, A12 mündenden Kanäle (Fig. 1) stark verbessert werden, wenn zur Messung von Uli, U12 die Referenzspannung des A/D-Wandlers der MCU verringert wird, zum Beispiel durch den steuerbaren Digitalausgang Or. Dieser setzt im leitenden Zustand das Widerstandsnetzwerk aus Ra, Rb in Figur 1 an einer Seite von Rb auf Nullpotential (Masse), wodurch Uref der MCU von zum Beispiel Ustab auf Ustab * —Sb—,

^r Ra + Rb

reduziert wird.

- 7 - R. 24947

Dadurch steigt das Auflösungsvermögen um den reziproken Faktor

Für die Messungen an A2 bis A8 verbleibt der Ausgang Or im Tristate, d. h. hochohmigen Zustand, wodurch Uref = Ustab ist. Verfahren ist ebenfalls in dem Ausführungsbeispiel nach Fig. 2 einsetzbar.

Claims (6)

R. 24947 17.12.1991 Be/Jä ROBERT BOSCH GMBH, 7000 Stuttgart 10 Ansprüche

1. Elektronisches Steuergerät, insbesondere für Kraftfahrzeug-Anwendungen mit einem Single-Chip-Prozessor (MCU), der mehrere Eingangsanschlüsse für analoge Eingangsignale sowie mehrere steuerbare digitale Ausgangsanschlüsse umfaßt, dadurch gekennzeichnet, daß mindestens ein Eingangsanschluß (Al, A2 ... A8) des Prozessors (2) über ein Widerstandsnetzwerk (Rl bis R3 bzw. Rl bis R2N) mit einer Mehrzahl der steuerbaren digitalen Ausgänge (01 bis 02 bzw. 01 bis ON) verbunden ist, wobei die digitalen Ausgänge (01, 02 bzw. 01 bis ON) derart steuerbar sind, daß mehrere zusätzliche Eingangsanschlüsse (All, A12 bzw. All bis AlN) nacheinander an den mindestens einen Eingangsanschluß (Al bis A8) für analoge Eingangssignale anlegbar sind.

2. Elektronisches Steuergerät nach Anspruch 1, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (Rl bis R4 bzw. Rl bis R2N) mehrere geschaltete an Ai i = 1 - 8 verbundene Zweige umfaßt, wobei jeder Zweig aus einer Serienschaltung von Widerständen (Rl, R4; R2, R3 bzw. Rl, R21 bis RN, R2N) besteht und daß je ein digital steuerbarer Ausgangsanschluß (01, 02 bzw. 01, 02 ... ON) des Prozessors (2) mit je einem Abgriff der an Ai i = 1 - 8 verbundenen Serienschaltungen verbunden ist.

- 2 - R. 24947

3. Elektronisches Steuergerät nach einem der Ansprüche 1, 2, dadurch gekennzeichnet, daß die mit den Eingangsanschlüssen (All, Al2 bzw. All, A12 bis AlN) verbundenen Widerstände (Rl, R2 bzw. Rl, R2 bis RN) des Widerstandsnetzwerkes und die jeweils mit dem mindestens einen Eingangsanschluß (Al bis A8) des Prozessors (2) verbundenen Widerstände (R4, R3 bzw. R21, R22, R2N) untereinander gleiche Werte haben.

4. Elektronisches Steuergerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Wert der Widerstände (Rl, R2) jeweils etwa 10 k ohm und der Wert der Widerstände (R3, R4) jeweils etwa 45 k ohm beträgt.

5. Elektronisches Steuergerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Wert der Widerstände (Rl, R2, RN) jeweils etwa 10 k ohm und der Wert der Widerstände (R21, R22, R2N) jeweils etwa 100 k ohm beträgt.

6. Elektronisches Steuergerät nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, daß die Referenzspannung des A/D-Wandlers der MCU über den Widerstandsteiler Ra, Rb (Fig. 1) mit Ustab verbunden ist, wobei der Fußpunkt des Teilers auf den Digital Port Or der MCU geführt ist.