DE2840471C2 - Digitales Filter - Google Patents
Digitales FilterInfo
- Publication number
- DE2840471C2 DE2840471C2 DE19782840471 DE2840471A DE2840471C2 DE 2840471 C2 DE2840471 C2 DE 2840471C2 DE 19782840471 DE19782840471 DE 19782840471 DE 2840471 A DE2840471 A DE 2840471A DE 2840471 C2 DE2840471 C2 DE 2840471C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- microprocessor
- arithmetic unit
- memory
- sws
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung betrifft ein digitales Filter nach dem Oberbegriff des Patentanspruchs 1.
K. J. Nordling, D. M. Walsh: »Programming a Modem«,
Proceedings National Telephone Conference 1976, Seiten 50.2-1 bis 50.2-5, insbesondere aus Fig. 3. Der dort
gezeigte Rechner besteht aus einer Zentraleinheit (RALU), die praktisch ein Mikroprozessor ist, und einer
externen Recheneinheit (Multiplier, Data Memory, Coefficient Memory) und dient dazu, die bei digitalen
Filtern zu bildende Summe aus Produkten
Y1U1-X1 (Fig. la)
zu berechnen·
zu berechnen·
Dabei sind X1 aufeinanderfolgende digitalisierte
Abtastwerte des zu filternden Signals und a, die Koeffizienten des Filters. Bei dem bekannten Rechner
(Fig. 3) wird nach jeder Multiplikation zweier Werte a, und X1 das Produkt a, · X1 in die Zentraleinheit (RALU)
eingegeben und dort zum Akkumulatorinhalt addiert.
Darauf werden von der Zentraleinheit (RALU) zwei neue Werte a, + i und λ,,, in die beiden Speicher (Data
Memory u;id Cceff. Memory) eingespeichert. Dies bedeutet, daß zur Bildung einer Summe, die innerhalb
einer Abtastperiode zu erfolgen hat eine Vielzahl von Zugriffen zur Zentraleinheit notwendig ist Dies
begrenzt die Arbeitsgeschwindigkeit des digitalen Filters bei einem vorgegebenen Filtergrad, d. L bei
einer festgelegten Zahl der Summanden der zu berechnenden Summe. Ein solches digitales Filter ist
daher für einen schnellen Datenmodem nicht geeignet
Dazu kommt daß jedes gebildete Produkt auf die Stellenzahl der Zentraleinheit (RALU) begrenzt werden
muß, wodurch üblicherweise bei jeder Multiplikation ein Genauigkeitsverlust entsteht
Aus der DE-OS 25 24 749 ist ein digitales Filter bekannt das einer anderen als der angegebenen
Gattung angehört
Der Rechner dieses digitalen Filters besteht nämlich nicht aus einer Zentraleinheit (oder Mikroprozessor)
und einer externen Recheneinheit, sondern es handelt sich durchweg um einen Spezialrechner, dessen
Steuerwerk (Steueranordnung) sämtliche zur digitalen Filterung durchzuführenden Operationen steuert
Aus dem Buch von A. P. Speiser »Digitale Rechenanlagen«, Springer-Ver'.ag 1961, Kapitel IV. 5 auf Seiten
250 bis 251, ist bekannt daß ein Rechner aus einem Rechenwerk und einem Leitwerk besteht
Dieser Grundaufbau eines Rechners ist aber nicht Gegenstand der Erfindung, sondern ein Spezialrechner
für ein digitales Filter, der aus einem Mikroprozessor und einer externen Recheneinheit besteht Der aus dem
Buch bekannte Rechner-Grundaufbau trifft auch für den Mikroprozessor und die externe Recheneinheit jeweils
für sich genommen, zu, da er allgemein für jede Recheneinheit gilt.
Es ist daher die Aufgabe der Erfindung, ein digitales
Riter anzugeben, das eine schnellere und genauere Signalverarbeitung a!s das bekannte, an erster Stelle
genannte digitale Filter ermöglicht
Die Aufgabe wird mit den im Patentanspruch 1 angegebenen Mitteln gelöst. Weiterbildungen ergeben
sich aus den Unteransprüchen.
Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild des erfindungsgemäßen digitalen Filters, und
F i g. 2 Taktimpuisfolgen 71 bis 78, die verschiedene
Einheiten aus F i g. 1 steuern.
^ιη"ζ1 E
dem in F i g. 1 gezeigten digitalen Filter in einem Abtast- und Halteglied S/H abgetastet, die Abtastwerte werden
darauf in einem Analog-Digitalwandler A/D digitalisiert und einem Mikroprozessor Mp zur weiteren Verarbeitung
zugeführt. Dieser Mikroprozessor Mp erfüllt eine Vielzahl von Funktionen, von denen im folgenden nur
diejenigen erläutert werden, die für die digitale Filterung relevant sind.
Beispielsweise liefert der Mikroprozessor Mp den Abtasttakt mit einer Taktperiode 7 für das Abtast- und
Halteglied S/H und den Analog-Digitaiwandier A/D.
Aufgrund der in Zeitabständen 7regelmäßig auftreten-.
den digitalen Signalwerten X(nT) berechnet ein Rechner, der aus dem Mikroprozessor Mp und einer
daran angeschlossenen externen Recheneinheit RE (gestrichelt umrandet) besteht digitale Werte Y(nT), die
ebenfalls in Zeitabständen T an seinem Ausgang erscheinen. Diese Werte werden schließlich in einem
Digital-Analogwandler D/A in das analoge Fikerausgangssignal
A umgewandelt
Im folgenden wird die Berechnung der Werte Y(nT)
aufgrund der Werte X(nT) erläutert Der Ausgangswert
Y des Mikroprozessors Mp zum Zeitpunkt η 1,2,...). d. h. der Wert Y(nT). setzt sich gemäß
Y(nT)
X ((n-k)T)
aus dem aktuellen Signalwert XInT), der zum Zeitpunkt nT auftritt, und N-X weiteren *·<ι,ausgegangenen
Signalwerter. X((n—k)T) (k= !. 2 Λ'.1 zusammen, die
zu Zeitpunkten (n-\)T, (n-:T. (n-Z)T, ... (n-N)T
aufgetreten sind. Diese Signalweue X((n—k)T) werden
jeweils mit Filterkoeffizienten C(k) multipliziert und
addiert so daß der Wert yf/jT'Jentsteht Die Zahl /Vgibt
dabei den Grad des digitalen Filters an.
Der Rechner, der diese Rechnung bewerkstelligt, besteht nun aus einer Zentraleinheit genauer gesagt
dem Mikroprozessor Mp. und einer daran angeschlossenen externen Recheneinheit RE. die über eine
Daten-Sammelleitung (Datenbus) und eine Adreß-Sammelleitung (Adreßbus) miteinander verbunden sind.
Die Aufgabe des Mikroprozessors Mp beschränkt sich ^ei auf eine Bereitstellung der zu verarbeitenden
Sign, orte X((n—k)T), auf eine Aktivierung der exter. _n Recheneinheit RE. sowie auf die Übernahme
des Ergebnisses. Während der Rechenzeit dieser externen Recheneinheit ist kein Eingriff durch den
Mikroprozessor erforderlich, so daß dieser während der gleichen Zeit für weitere Verarbeitungsfunktionen
verwendet werden kann.
Die Hauptbausteine der externen Recheneinheit RE sind ein Koeffizientenspeicher KS. ein Signalwertspeicher
SWS mit zugehörigen Adressenzählern Z 1 und Z2. ein Multiplizier-Akkumulator-Baustein MA. ein
Ergebnisregister R 3 und eine Steuerschaltung S. Zur Speicherung des Filtergrades N dient ein Register R 1
wogegen im Register R 2 eine relative Anfangsadresse i des Adressenzählers Z2 gespeicher' wird, deren
Bedeutung noch erläutert wird. Mittels eines Schalters Sch läßt sich die Daten-Sammelleitung und die
Adreß-Sammelleitung auftrennen bzw. schließen, so daß der Mikroprozessor im aufgetrennten Zustand dieser
Leitungen weitere Funktionen durchführen kann.
Im Ruhezustand der externen Recheneinheit RE ist der Schalter Sch geschlossen, und die Speicher KS. SWS
und die Register RI bis /?3 können wie normale
Datenspeicher durch den Mikroprozessor angesprochen werden.
Dabei werden folgende Daten in die ejpzelnen
Speicher eingelesen:
- in den Koeffizientenspeicher KS:
die Koeffizienten C(k) von C(O) bis C(N) unter den Adressen N bis 0
in dieser Reihenfolge;
- in den Signalwertspeicher SWS:
die Signalwerte X({n-k)T) vonX(nT) bis X((n-N)T)
unter den Adressen / bis i+N
in dieser Reihenfolge.
Aus der Speicherbelegung ist zu entnehmen, daß die Zahl der Speicherplätze in KS und SWS größer oder
gleich Λ/+1 sein muß. Ferner gilt für den Speicher SWS
aufgrund der relativen Anfangsadresse / eine zyklische Adressierung mit 0+1=0, D+2 = l usw.. wenn D die
höchste Adresse dieses Speichers ist.
Die Funktionsweise des Rechners nach Fig. t wird
nun im Zusammenhang mit den Taktimpulsfolgen Π bis TS aus F i g. 2 erläutert Die einzelnen Speicher und
ίο Register seien wie beschrieben belegt Nach Eingabe
des letzten Signalwertes X(nT) in den Speicher SWS legt der Mikroprozessor Mp eine bestimmte Adresse
(Bitkombination) über die Adreß-Sammelleitung an die Steuerschaltung San und aktiviert diese damit (Start).
Darauf erscheint am Ausgang Ti der Steuerschaltung
S ein Taktimpuls Ti. der den Schalter Sch öffnet
und dadurch die Sammelleitungen vom Mikroprozessor trennt und das Einlesen der Registerinhalte von R 1,
nämlich N, und von R 2, nämlich i. in die Adressen?.^ hler
Zl und Z2 bewirkt. Der unter der Adresse / im Signalwertspeicher SlVS gespeic'ierte Signalwert
X(nT) wird darauf mit dem ersten T.xtimpuls der
Taktimpuisfolge 7"4 in den Multiplizierer-Af'kumulator
MA eingelesen. Anschließend wird mit dem ersten
2ö Taktimpuls der Taktimpulsfolge T5 der unter der
Adresse N im Koeffizientenspeicher gespeicherte Koeffizient C(O) in den Multipiizierer-Akkumulator
übernommen und dieser gleichzeitig aktiviert Zum gleichen Zeitpunkt wird der Stand des Adressenzählers
Z 2 durch den ersten Impuls der Taktimpulsfolge TI um
eins erhöht, d. h. von /auf/+1, und der Inhalt X/(n—\)T)
dieses Speicherplatzes von SlVS wird mit dem zweiten Taktimpuls der Taktimpulsfolge 7*4 in den Multiplizierer-Akkumuiator
MA cingciesen. Zeitgleich mit diesem
3ö Taktimpuls Γ4 wird mit dem ersten Taktimpuls der
Taktimpulsfolge 7*7 der Stand des Adressenzählers Zl
um eins erniedrigt d. h. von A'auf N— 1, so daß mit dem
zweiten Taktimpuls der Taktimpuisfolge 7"5 der unter der Adresse N— 1 im Koeffizientenspeicher KS
gespeicherte Koeffizient C(I) in den Multiplizierer-/ kkumulator
eingelesen wird.
Md jedem Arbeitszyklus wird somit der Adressenzähler Z2 um eins erhöht, während der Adressenzähler Z1
um eins erniedrigt wird, crrf icht der Adressenzähler Z1
4"i den Stand Null, so sind alle N+1 Werte aus den
Speichern SWS und KS verarbeitet und er gib', an einem Ausgang einen Taktimpuls TS an die Steuerschaltung
5. Nach Abwarten einer gewissen Zeit bis zum Abschluß der Rechnung im Multipiizierer-Akkumulator
>» MA gibt die Steuerschaltung S darauf Taktimpulse Tb
und 7"3 an den Multipiizierer-Akkumulator MA bzw. an das Ergebnisregister R X wodurch das Rechenergebnis
vom Multiplizierer-Akkumulator aus gelesen und in das Er.febrisregister /?3 eingespeichert wird. Anschließend
setzt die S euerschaltung das Taktsignal Ti zurück,
wodurch der Schaber S geschlossen wird und die Steuerschaltung in ihreii oben beschriebenen R-ihezustand
zurückkehrt (Stop in F i g. 2). Der Mikroprozessor kann nun das Ergebnis Y(nT) aus dem Ergebnisregister
zur weiteren Verarbeitung auslesen.
Um zur Berechnung eines neuen Wertes Y((n+ \)T)
zum Zeitpunkt (n+1)7 nicht wieder sämtliche Λ/+1
Signalwerte X((n+\)T) bis X((n+\-N)T) in. den
Signalwertspeicher SlVS einlesen zu müssen, wird die
relative Adresse / um eins im Register R 2 erniedrigt, und der zur ursprünglichen Folge im nächsten
Abtästzyklüs neu hinzukommende Signalwert X((n+\)T) wird unter der Adresse /—t in SWS
eingelesen. Da die Gesamtzahl N+1 der zu verarbeitenden
Signalwertc konstant bleibt, werden im nachfolgenden
Berechnungsgang nur die unter den Adressen /— I
bis i—\+N des Signalwertspeichers gespeicherten Signalwerte verarbeiten d, h. der noch unter dec
Adresse /+ Ngespeicherte Signalwert X((n—N)7)wrd
nicht mehr berücksichtigt. Dieser Zyklus ist in Fig.2
nicht mehr dargestellt
Bemerkt sei noch, daß statt konstanter Koeffizienten wie oben beschrieben, auch zeitlich veränderliche
Koeffizienten verwendet werden können, die der Mikroprozessor von Zeit zu Zeit neu in den
Koeffizientenspeicher einspeichern kann.
Außerdem hat der Mikroprozessor die Möglichkeit, die Ergebnisse Y(nT), die er aus dem Ergebnisregister
R 3 über die Daten-Sammelschiene ausliest und als Ausgangssignal an den Digital-Anaiogwandler gibt,
gleichzeitig für die Filterung nachfolgender Abtasiwerte zu verwenden und somit ein rekursives Filter zu
realisieren.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Digitales Filter mit einem aus einem Mikroprozessor
und einer externen Recheneinheit bestehenden Rechner zur Bildung einer Summe von
Produkten, die durch Addition von durch Koeffizienten gewichteten Signalwerten entsteht, wobei der
Mikroprozessor die Signalwerte und Koeffizienten zur Produktbildung in der externen Recheneinheit
bereitstellt, dadurch gekennzeichnet, daß .die externe Recheneinheit (RE) einen Signalwertspeicher
(SWS) und einen Koeffizientenspeicher (KS) aufweist, in denen sämtliche zur Bildung einer
Summe Y(nT) benötigten Signalwerte und Koeffizienten speicherbar sind, daß eine Steuerschaltung
(S). die ein sequentielles Auslesen der Signalwerte und Koeffizienten aus dem Signal- und aus dem
Koeffizientenspeicher (SWS bzw. KS), die Multiplikation
jeweils eines ausgelesenen Signalwerles mit einem ausgelesenen Koeffizienten und die Addition
der gebildete Produkte in einem Multipliziererund
Akkumulator (MAjsieuzn, und daß die Steuerschaltung
(S) während der Rechenzeit der externen Recheneinheit (Rh) die Verbindungsleitungen zwischen
dieser und dem Mikroprozessor (Mp) mittels eines Schalters (Sch)auftrennt
2. Digitales Filter nach Anspruch 1, dadurch gekennzeichnet, daß der Mikroprozessor (Mp) für
jede neu zu bildende Summe einen neuen Signalwert in den Signalwertspeicher (SWS) der externen
Recheneinheit (RE) einspeichert und daraufhin diese aktiviert
3. Digitales Filternach Anspruch I oder2,dadurch
gekennzeichnet, daß die Signalwerte X(nT) digitalisierte Abtastwerte des anp.ioben Filtereingangssilfid
4. Digitales Filternach Anspruch 1 oder2,dadurch
gekennzeichnet, daß die Signalwerte die digitalisierten Abtastwerte des analogen Fiiterausgangssignals
und rückgeführte digitale Ausgangswerte Y(nT) des "o
Rechners sind.
5. Digitales Filter nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dem
Koeffizientenspeicher (KS) und dem Signalwertspeicher
(SWS) jeweils ein Adressenzähler(Z i, Z 2) «
zugeordnet ist, deren Adressen von dem Mikroprozessor (Mp) auf einen Anfangswert einstellbar sind
und beim Betrieb der externen Recheneinheit (RE) von deren Steuerschaltung (S) v/eitergeschaltet .
werden (77. 72).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782840471 DE2840471C2 (de) | 1978-09-16 | 1978-09-16 | Digitales Filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782840471 DE2840471C2 (de) | 1978-09-16 | 1978-09-16 | Digitales Filter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2840471A1 DE2840471A1 (de) | 1980-03-20 |
DE2840471C2 true DE2840471C2 (de) | 1984-01-12 |
Family
ID=6049694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782840471 Expired DE2840471C2 (de) | 1978-09-16 | 1978-09-16 | Digitales Filter |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2840471C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3812640A1 (de) * | 1987-04-16 | 1988-11-03 | Siemens Ag | Transversalfilter fuer echokompensatoren |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2488756B1 (fr) * | 1980-08-12 | 1988-10-21 | Matra | Perfectionnements apportes aux filtres numeriques, et application de tels filtres numeriques a la demodulation |
DE3314600A1 (de) * | 1983-04-22 | 1984-10-25 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Digitaler signalprozessor fuer echtzeitbetrieb |
DE3333274A1 (de) * | 1983-09-15 | 1985-04-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Uebertragungsanordnung fuer digitale signale |
DE3333275A1 (de) * | 1983-09-15 | 1985-04-18 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Uebertragungsanordnung fuer digitale signale |
DE3702215A1 (de) * | 1987-01-26 | 1988-08-04 | Ant Nachrichtentech | Uebertragungsanordnung fuer digitale signale |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL176124C (nl) * | 1974-06-17 | 1985-02-18 | Philips Nv | Digitaal filter met vereenvoudigde vermenigvuldiginrichting. |
-
1978
- 1978-09-16 DE DE19782840471 patent/DE2840471C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3812640A1 (de) * | 1987-04-16 | 1988-11-03 | Siemens Ag | Transversalfilter fuer echokompensatoren |
Also Published As
Publication number | Publication date |
---|---|
DE2840471A1 (de) | 1980-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3111555C2 (de) | Verfahren und Vorrichtung zur Informationsspeicherung unter Anwendung früherer Aufzeichnung | |
EP0281758B1 (de) | Digitale Schnittstelle einer integrierten Teilnehmeranschlussschaltungseinheit | |
DE2729912C2 (de) | Anordnung zum Erzeugen digitaler Ausgangssignalwerte | |
DE2840471C2 (de) | Digitales Filter | |
DE2421992C2 (de) | Vorrichtung zum Voreinstellen eines elektrischen Impulszählers | |
DE2720666A1 (de) | Verfahren und anordnung zur geraeuschanalyse | |
DE69303041T2 (de) | Schaltung zur Verbesserung des Signalübergangs | |
EP0598112B1 (de) | Verfahren und anordnung zum bilden der summe einer kette von produkten | |
DE69614425T2 (de) | Digitale Filteranordnung | |
DE1611456A1 (de) | Verfahren und Vorrichtung zum automatischen Zeilenausschliessen eines Rohtextes | |
DE3586692T2 (de) | Arithmetische konvolutionsschaltung fuer digitale signalverarbeitung. | |
DE2944686A1 (de) | Einrichtung mit einer gabelschaltung | |
DE2362230C3 (de) | Gerät zur Erfassung der maximalen mittleren Leistung, die in jeweils zeitgleichen Meßperioden eines Überwachungszeitraumes von enem mit einem Festmengengeber ausgestatteten Verbraucher aufgenommen wird | |
DE3719581C2 (de) | ||
DE3216143C2 (de) | ||
DE2712847C3 (de) | Sprachgeschützter frequenzselektiver Zeichenempfänger | |
DE4014767A1 (de) | Verfahren zum gewinnen eines elektrischen signals durch korrelation | |
DE4242436C2 (de) | Elektronischer Schaltkreis mit einem Analog/Digital-Wandler | |
DE2142636B2 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE4419842C2 (de) | Schaltungsanordnung zur Datenerfassung für die Gebührenermittlung für abgehende Gesprächsverbindungen | |
DE2110232B2 (de) | Aktive Filterschaltung fur Impulsfolgen | |
DE3814727C2 (de) | ||
EP0161335B1 (de) | Bereitstellung von Abtastwerten eines zeitabhängigen Signals in einer Datenverarbeitungsanlage | |
DE2633031C3 (de) | Schaltungsanordnung zur Einstellung eines Binärzählers | |
DE3231359C2 (de) | Schaltungsanordnung zur Durchführung eines Verfahrens zur Verkehrserfassung von analogen Fernsprechsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: H03H 17/02 |
|
8126 | Change of the secondary classification |
Ipc: G06F 15/31 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |