DE19517874A1

DE19517874A1 - Invertersteuerschaltung für eine Hochfrequenzheizvorrichtung

Info

Publication number: DE19517874A1
Application number: DE19517874A
Authority: DE
Inventors: Gyeong Hae Han
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 1994-05-17
Filing date: 1995-05-16
Publication date: 1995-11-23
Also published as: KR950035086A; KR0129233B1

Description

Die vorliegende Erfindung betrifft allgemein eine Hochfre quenzheizvorrichtung eines Halbbrückentyps, genauer gesagt eine Invertersteuerschaltung für die Hochfrequenzheizvor richtung, mit der die Zuführung einer Spannung zu einem Inverter detektiert werden kann, wenn eine Frequenz der zugeführten Spannung höher ist als eine Resonanzfrequenz des Inverters, und mit der der Inverter in Abhängigkeit von der detektierten Spannung derart gesteuert werden kann, daß er betätigt werden kann, wenn eine Schaltfre quenz von Schaltvorrichtungen im Inverter höher ist als die Resonanzfrequenz des Inverters.

Fig. 1 zeigt eine schematische Ansicht einer herkömm lichen Invertersteuerschaltung für eine Hochfrequenzheiz vorrichtung. Wie in dieser Figur dargestellt, umfaßt die herkömmliche Invertersteuerschaltung einen Inverter 1 zum Induzieren eines handelsüblichen Wechselstromes (hiernach als AC bezeichnet) auf einen Hochfrequenzstrom in Abhän gigkeit von Treibersignalen DS1 und DS2 zum Erhitzen eines Behälters 2. Der Inverter 1 umfaßt eine Brückendiode BD1, Kondensatoren C1 und C2, eine Arbeitsspule AL1 und Tran sistoren Q1 und Q2.

Die herkömmliche Invertersteuerschaltung umfaßt des weite ren einen Phasenkomparator 3 zum Vergleichen der Phasen von Spannungen auf beiden Seiten A und B der Arbeitsspule HL1 im Inverter 1 miteinander und zum Abgeben eines Signa les in Abhängigkeit vom Vergleichsergebnis, einen Initia lisator 4 zur Erzeugung eines Signales zum anfänglichen Betreiben der Invertersteuerschaltung, einen Spannungsde tektor 5 zum Detektieren der Spannungen auf beiden Seiten A und B der Arbeitsspule HL1 im Inverter 1 und zur Abgabe eines Steuersignales in Abhängigkeit von dem detektierten Ergebnis, eine Umschaltschaltung 6, die in Abhängigkeit vom Steuersignal vom Spannungsdetektor 5 umgeschaltet wird, um ein Ausgangssignal vom Phasenkomparator 3 oder ein Ausgangssignal vom Initialisator 4 auszuwählen, einen spannungsgesteuerten Oszillator 7 zum Einstellen einer Phase einer Oszillationsfrequenz in Abhängigkeit vom Pegel eines Ausgangssignales der Umschaltschaltung 6 und zur Ab gabe des entstandenen Signales und einen Invertertreiber 8 zur Abgabe der Treibersignale DS1 und DS2 an den Inverter 1 in Abhängigkeit von einem Ausgangssignal vom Spannungs gesteuerten Oszillator 3, um diesen zu betreiben.

Fig. 2 zeigt einen detaillierten Schaltplan des Initiali sators 4 und des Spannungsdetektors 5 in Fig. 1. Wie aus dieser Figur hervorgeht, umfaßt der Initialisator 4 einen Impulsgenerator 14 zur Erzeugung eines Impulses, einen Ana logschalter 24, der in Abhängigkeit von dem Impuls vom Im pulsgenerator 14 geschaltet wird, und einen Puffer 34 zum Puffern einer Spannung an einem Knotenpunkt zwischen einem Kondensator C4 und einem Widerstand R13 in Abhängigkeit vom Schaltvorgang des Analogschalters 24 und zum Abgeben der gepufferten Spannung an die Umschaltschaltung 6.

Der Spannungsdetektor 5 umfaßt eine erste Vergleichsschal tung 15 zum Detektieren der Spannung auf der einen Seite A der Arbeitsspule HL1 im Inverter 1 und zum Vergleichen der detektierten Spannung mit einer Nullspannung. Hierzu be sitzt die erste Vergleichsschaltung 15 Widerstände R1 und R2 und einen Komparator CP1.

Der Spannungsdetektor 5 besitzt des weiteren eine zweite Vergleichsschaltung 25 zum Detektieren der Spannung auf der anderen Seite P der Arbeitsspule HL1 im Inverter 1 und zum Vergleichen der detektierten Spannung mit der Null spannung. Hierzu umfaßt die zweite Vergleichsschaltung 25 Widerstände R3 und R4 und einen Komparator CP2.

Der Spannungsdetektor 5 besitzt des weiteren ein exklusi ves ODER-Glied 35 zur Abgabe von Ausgangssignalen von der ersten und zweiten Vergleichsschaltung 15 und 25 und eine Signalverzögerungsschaltung 45 zum Verzögern eines Aus gangssignales vom exklusiven ODER-Glied 35 über eine vor gegebene Zeitdauer. Hierzu umfaßt die Signalverzögerungs schaltung 45 einen Widerstand R5 und einen Kondensator C3.

Der Spannungsdetektor 5 umfaßt des weiteren eine dritte und vierte Vergleichsschaltung 55 und 65. Die dritte Ver gleichsschaltung 55 besitzt Widerstände R6 und R7 zum Auf teilen einer Versorgungsspannung Vcc und einen Komparator CP3 zum Vergleichen eines Ausgleichssignales von der Signalverzögerungsschaltung 45 mit der unterteilten Span nung von den Widerständen R6 und R7. Die vierte Ver gleichsschaltung 65 umfaßt Widerstände R8 und R9 zum Un terteilen der Versorgungsspannung Vcc und einen Komparator CP4 zum Vergleichen des Ausgangssignales von der Signal verzögerungsschaltung 45 mit der unterteilten Spannung von den Widerständen R8 und R9.

Der Spannungsdetektor 5 besitzt des weiteren ein UND-Glied 75 zur Eingabe von Ausgangssignalen von der dritten und vierten Vergleichsschaltung 55 und 65 und des Impulses vom Impulsgenerator 14 in den Initialisator 4. Das UND-Glied 75 gibt ferner die Versorgungsspannung Vcc über einen Wi derstand R12 ein. Dann bewirkt das UND-Glied 75 eine UND- Verknüpfung der eingegebenen Signale und gibt das entstan dene Signal als Steuersignal an die Umschaltschaltung 6 ab.

Die Funktionsweise dieser herkömmlichen Invertersteuer schaltung für eine Hochfrequenzheizvorrichtung mit der vorstehend beschriebenen Konstruktion wird hiernach in Verbindung mit den Fig. 3A bis 4C erläutert.

Als erstes werden die Betriebseigenschaften der Arbeits spule HL1 und des Kondensators C2 im Inverter 1 in Fig. 1 in Verbindung mit den Fig. 4A bis 4C erläutert. Fig. 4A ist ein Schaltplan einer RLC-Schaltung, die am Inverter 1 in Fig. 1 anliegt. Fig. 4B ist ein Diagramm, das die Beziehung zwischen dem Verhältnis f_SW/f₀ einer Frequenz f_SW einer Eingangsspannung V₁ zu einer Resonanzfrequenz f₀ einer Spule L und eines Kondensators C und einem Absolut wert |V_R/V₁| eines Verhältnisses einer Ausgangsspannung VR zur Eingangsspannung V₁ zeigt. Fig. 4C ist ein Diagramm, das die Beziehung zwischen dem Verhältnis f_SW/f₀ der Fre quenz f_SW der Eingangsspannung V₁ zur Resonanzfrequenz f₀ der Spule L und des Kondensators C und einer Phase des Verhältnisses der Ausgangsspannung V_R zur Eingangsspannung V₁ zeigt.

In den Fig. 4A bis 4C gibt der Kondensator C den Kon densator C2 in Fig. 1 wieder, gibt die Spule L die Ar beitsspule HL1 in Fig. 1 wieder, und gibt der Widerstand R den internen Widerstand der Arbeitsspule HL1 in Fig. 1 wieder.

In der RLC-Reihenschaltung der Fig. 4A ist eine Impedanz auf der Resonanzfrequenz der Widerstand R, wie hiernach im Detail beschrieben wird.

Als erstes kann die Impedanz in der RLC-Reihenschaltung durch die nachfolgende Gleichung (1) ausgedrückt werden:

Wenn ωL = 1/ωC ist, wird die Impedanz Z zu einem Minimum. Die minimale Impedanz Z_min ist der Widerstand R.

Wenn die RLC-Reihenschaltung die minimale Impedanz Z_min besitzt, sind ωL = 1/ωC und ω = 1/ωLC. In diesem Fall kann die Resonanzfrequenz f₀ der RLC-Reihenschaltung durch die nachfolgende Gleichung (2) ausgedrückt werden:

Daher entspricht die Impedanz Z_min auf der Resonanz frequenz f₀ dem Widerstand R. Wenn gemäß Fig. 4A die Ein gangsspannung V₁ voll am Widerstand R anliegt, wird ein durch die Schaltung fließender Strom nur durch den Wider stand R begrenzt.

Wenn die Arbeitsspule HL1 fein und lang ausgebildet ist, wird der interne Widerstand R derselben groß. In diesem Fall steigen die inneren Verluste der Arbeitsspule HL1 an. Aus diesem Grunde muß die Arbeitsspule HL1 aus vielen Stücken von dünnen Drähten hergestellt werden, so daß sie einen geringen "Hauteffekt" und einen großen Oberflächen bereich besitzt, was zu einer signifikanten Reduzierung des internen Widerstandes R führt.

Als nächstes wird die Funktionsweise der herkömmlich aus gebildeten Invertersteuerschaltung zum Steuern der vor stehend erwähnten RLC-Schaltung des Inverters 1 in Verbin dung mit den Fig. 3A bis 3G beschrieben, bei denen es sich um Wellendiagramme der Eingangs- und Ausgangssignale der Bauteile der Fig. 1 und 2 handelt.

Als erstes wird über eine Zeitdauer T₁ gemäß Fig. 3 im Initialisator 4 der Analogschalter 24 in Abhängigkeit von einem anfänglichen Treiberimpuls vom Impulsgenerator 14 geschaltet, so daß eine vorher am Kondensator C4 auf geladene Spannung einer nicht-invertierenden Eingangs klemme (+) eines Operationsverstärkers des Puffers 34 zu geführt wird.

Da eine Ausgangsklemme des Puffers 34 an eine invertie rende Eingangsklemme (-) desselben angeschlossen ist, wird eine Ausgangsspannung davon zur invertierenden Eingangs klemme (-) zurückgeführt.

Die vorher am Kondensator C4 aufgeladene Spannung wird vom Puffer 34 durch dessen Feedback-Operation gepuffert und dann an eine feste Klemme b eines Schalters SW2 der Um schaltschaltung 6 gelegt.

Zu diesem Zeitpunkt wird eine bewegliche Klemme des Schal ters SW2 in der Umschaltschaltung 6 an die eine feste Klemme b desselben angeschlossen, und zwar in Abhängigkeit von dem Steuersignal, das vom Spannungsdetektor 5 erzeugt wird, wie später im einzelnen erläutert wird.

Wenn die bewegliche Klemme c des Schalters SW2 in der Um schaltschaltung 6 an die eine feste Klemme b desselben an geschlossen ist, wird die gepufferte Spannung vom Puffer 34 im Initialisator 4 über den Schalter SW2 in der Um schaltschaltung 6 auf den spannungsgesteuerten Oszillator 7 übertragen.

Der spannungsgesteuerte Oszillator 7 erzeugt auf der Basis der über die Umschaltschaltung 6 übertragenen Spannung eine Frequenz und gibt die Oszillationsfrequenz an den In vertertreiber 8. In Abhängigkeit von der Ausgangsfrequenz des spannungsgesteuerten Oszillators 7 gibt der Inverter treiber 8 die Treibersignale DS1 und DS2 an den Inverter 1. Zu diesem Zeitpunkt besitzt das Treibersignal DS1 vom Invertertreiber 8 einen hohen Pegel, wie in Fig. 3G ge zeigt, und das Treibersignal DS2 einen niedrigen Pegel, wie in Fig. 3F gezeigt. Im Inverter 1 wird der Transistor Q1 in Abhängigkeit von dem hochpegeligen Treibersignal DS1 vom Invertertreiber 8 eingeschaltet, während der Tran sistor Q2 in Abhängigkeit von dem niedrigpegeligen Trei bersignal DS2 vom Invertertreiber 8 ausgeschaltet wird.

Andererseits wird der übliche 110/220 V, 50/60 Hz-Wechsel strom über die Brückendiode PD1 und den Kondensator C1 nacheinander gleichgerichtet und geglättet. Der entstan dene Gleichstrom (hiernach als DC bezeichnet) wird über den eingeschalteten Transistor Q1 an die Arbeitsspule HL1 gelegt.

Folglich fließt der hochfrequente Strom I_K durch die Ar beitsspule HL1, wie in Fig. 3B gezeigt, und bewirkt auf diese Weise, daß ein Strom im Behälter 2 induziert wird. Der induzierte Strom erzeugt Joule′sche Wärme im Behälter 2, so daß ein im Behälter 2 enthaltenes Nahrungsmittel er hitzt wird.

Zu diesem Zeitpunkt treten Spannungen mit einer Phasendif ferenz von 90° auf beiden Seiten A und B der Arbeitsspule HL1 auf, wie in Fig. 3A gezeigt.

Eine durch eine gestrichelte Linie in Fig. 3A angedeutete Spannung tritt auf der einen Seite A der Arbeitsspule HL1 auf, während eine durch eine durchgezogene Linie in Fig. 3A wiedergegebene Spannung auf der anderen Seite B der Ar beitsspule HL1 auftritt. Zu diesem Zeitpunkt ist die auf der anderen Seite B der Arbeitsspule HL1 auftretende Span nung eine am Kondensator C2 aufgeladene Spannung.

Der Spannungsdetektor 5 detektiert die Spannungen auf bei den Seiten A und B der Arbeitsspule HL1 im Inverter 1 und gibt das Steuersignal als Ergebnis der Detektion an den Schalter SW2 in der Umschaltschaltung 6 ab.

Im einzelnen wird im Spannungsdetektor 5 die Spannung auf der einen Seite A der Arbeitsspule HL1 im Inverter 1 der ersten Vergleichsschaltung 15 zugeführt. In der ersten Vergleichsschaltung 15 wird dann die zugeführte Spannung von den Widerständen R1 und R2 unterteilt und dann an eine nicht-invertierende Eingangsklemme (+) des Komparators CP1 gelegt, von dem eine invertierende Eingangsklemme (-) mit der Nullspannung versorgt wird. Der Komparator CP1 ver gleicht die an seinen invertierenden und nicht-invertie renden Eingangsklemmen (-) und (+) eingegebenen Spannungen miteinander und gibt den resultierenden Wert ab.

Die Spannung auf der anderen Seite B der Arbeitsspule HL1 im Inverter 1 wird der zweiten Vergleichsschaltung 25 zu geführt. Dann wird die zugeführte Spannung in der zweiten Vergleichsspannung 25 durch die Widerstände R3 und R4 un terteilt und danach an eine nicht-invertierende Eingangs klemme (+) des Komparators CP2 gelegt, von dem eine inver tierende Eingangsklemme (-) mit der Nullspannung versorgt wird. Der Komparator CP2 vergleicht die an seinen inver tierenden und nicht-invertierenden Eingangsklemmen (-) und (+) eingegebenen Spannungen miteinander und gibt den re sultierenden Wert ab.

Das exklusive ODER-Glied 35 verarbeitet die Ausgangswerte von den Komparatoren CP1 und CP2 in der ersten und zweiten Vergleichsspannung 15 und 25 und gibt das resultierende Signal ab, wie in Fig. 3D gezeigt. Das Ausgangssignal vom exklusiven ODER-Glied 35 rückt für die Zeitdauer T₁ von niedrig auf hoch, wie in Fig. 3D gezeigt.

Das Ausgangssignal vom exklusiven ODER-Glied 35 wird über eine Zeitkonstante des Widerstandes R5 und des Kondensa tors C3 in der Signalverzögerungsschaltung 45 verzögert, wie in Fig. 3E gezeigt, und dann sowohl an die dritte als auch an die vierte Vergleichsschaltung 55 und 65 gelegt.

In der dritten Vergleichsschaltung 55 wird die Versor gungsspannung Vcc durch die Widerstände R6 und R7 unter teilt und dann an eine invertierende Eingangsklemme (-) des Komparators CP3 gelegt, von dem eine nicht-invertie rende Eingangsklemme (+) mit der Ausgangsspannung von der Signalverzögerungsschaltung 45 beaufschlagt wird. Der Kom parator CP3 vergleicht die an seinen invertierenden und nicht-invertierenden Eingangsklemmen (-) und (+) eingege benen Spannungen miteinander und gibt den resultierenden Wert ab.

In der vierten Vergleichsschaltung 25 wird die Versor gungsspannung Vcc durch die Widerstände R8 und R9 unter teilt und dann an eine nicht-invertierende Eingangsklemme (+) des Komparators CP4 gelegt, von dem eine invertierende Eingangsklemme (-) mit der Ausgangsspannung von der Signalverzögerungsschaltung 45 beaufschlagt wird. Der Ver gleicher CP4 vergleicht die an seinen invertierenden und nicht-invertierenden Eingangsklemmen (-) und (+) eingege benen Spannungen miteinander und gibt den resultierenden Wert ab.

Die Ausgangswerte von den Komparatoren CP3 und CP4 werden durch Widerstände R10 und R11 geleitet und dann der durch den Widerstand R12 geführten Versorgungsspannung Vcc zuge führt. Der entstandene Wert wird an eine Eingangsklemme des UND-Gliedes 75 gelegt.

Das UND-Glied 75 gibt ferner den Ausgangswert vom Impuls generator 14 im Initialisator 4 an seiner anderen Ein gangsklemme ein. Dann verknüpft das UND-Glied 75 die ein gegebenen Werte und gibt den entstandenen Wert als Steuer signal an den Schalter SW2 in der Umschaltschaltung 6 ab. In Abhängigkeit vom Steuersignal vom UND-Glied 75 wird die bewegliche Klemme c des Schalters SW2 in der Umschalt schaltung 6 an die andere feste Klemme a desselben ange schlossen.

Der Phasenkomparator 3 vergleicht die Phasen der Spannun gen auf beiden Seiten A und B der Arbeitsspule HL1 im In verter 1 miteinander und gibt das Signal als Ergebnis des Vergleiches an die andere feste Klemme a des Schalters SW2 in der Umschaltschaltung 6 ab.

Da die bewegliche Klemme c des Schalters SW2 in der Um schaltschaltung 6 an die andere feste Klemme a desselben angeschlossen ist, wird das Ausgangssignal vom Phasenkom parator 3 über den Schalter SW2 in der Umschaltschaltung 6 auf den spannungsgesteuerten Oszillator 7 übertragen. Der spannungsgesteuerte Oszillator 7 stellt die Phase der Os zillationsfrequenz in Abhängigkeit von dem über die Um schaltschaltung 6 übertragenen Signal ein und gibt die entstandene Oszillationsfrequenz an den Invertertreiber 8 ab.

In Abhängigkeit von der Oszillationsfrequenz vom span nungsgesteuerten Oszillator 7 gibt der Invertertreiber 8 die Treibersignale DS1 und DS2 über eine Zeitdauer T₂ an den Inverter 1, wie in Fig. 3 gezeigt. Zu diesem Zeit punkt besitzt das Treibersignal DS1 vom Invertertreiber 8 einen niedrigen Pegel, wie in Fig. 3G gezeigt, während das Treibersignal DS2 vom Invertertreiber einen hohen Pe gel aufweist, wie in Fig. 3F gezeigt.

Dann wird im Inverter 1 der Transistor Q1 in Abhängigkeit vom niedrigpegeligen Treibersignal DS1 vom Invertertreiber 8 abgeschaltet, während der Transistor Q2 in Abhängigkeit vom hochpegeligen Treibersignal DS2 vom Invertertreiber 8 eingeschaltet wird.

Da der Transistor Q1 ausgeschaltet und der Transistor Q2 eingeschaltet ist, tritt die durch die gestrichelt Linie in Fig. 3A wiedergegebene Spannung auf der einen Seite A der Arbeitsspule HL1 auf, während die durch die durchgezo gene Linie in Fig. 3A wiedergegebene Spannung auf der an deren Seite B der Arbeitsspule HL1 auftritt. Zu diesem Zeitpunkt ist die auf der anderen Seite B der Arbeitsspule HL1 auftretende Spannung eine vom Kondensator C2 entladene Spannung.

Folglich fließt ein Strom I_P durch den Transistor Q2, wie in Fig. 3C gezeigt.

Der Spannungsdetektor 5 detektiert die Spannungen auf bei den Seiten A und B der Arbeitsspule HL1 im Inverter 1 und gibt das Steuersignal infolge der Detektion an den Schal ter SW2 in der Umschaltschaltung 6 ab.

Im Spannungsdetektor 5 wird die Spannung auf der einen Seite A der Arbeitsspule HL1 im Inverter 1 der ersten Ver gleichsschaltung 15 zugeführt. Dann wird die zugeführte Spannung in der ersten Vergleichsschaltung 15 durch die Widerstände R1 und R2 unterteilt und dann an die nicht-in vertierende Eingangsklemme (+) des Komparators CP1 gelegt, dessen invertierende Eingangsklemme (-) mit der Nullspan nung beaufschlagt wird. Der Komparator CP1 vergleicht die an seinen invertierenden und nicht-invertierenden Ein gangsklemmen (-) und (+) eingegebenen Spannungen miteinan der und gibt den resultierenden Wert ab.

Die Spannung auf der anderen Seite B der Arbeitsspule HL1 im Inverter 1 wird der zweiten Vergleichsschaltung 25 zu geführt. Dann wird die zugeführte Spannung in der zweiten Vergleichsschaltung 25 durch die Widerstände R3 und R4 un terteilt und danach an die nicht-invertierende Eingangs klemme (+) des Komparators CP2 gelegt, dessen invertie rende Eingangsklemme (-) mit der Nullspannung beaufschlagt wird. Der Komparator CP2 vergleicht die an seinen inver tierenden und nicht-invertierenden Eingangsklemmen (-) und (+) eingegebenen Spannungen miteinander und gibt den re sultierenden Wert ab.

Dann verarbeitet das exklusive ODER-Glied 35 die Ausgangs werte von den Komparatoren CP1 und CP2 in der ersten und zweiten Vergleichsschaltung 15 und 25 und gibt das ent standene Signal ab, wie in Fig. 3D gezeigt. Das Ausgangs signal vom exklusiven ODER-Glied 35 rückt für die Zeit dauer T₂ von hoch auf niedrig, wie in Fig. 3D gezeigt.

Das Ausgangssignal des exklusiven ODER-Gliedes 35 wird über die Zeitkonstante des Widerstandes R5 und des Konden sators C3 in der Signalverzögerungsschaltung 45 verzögert, wie in Fig. 3E gezeigt, und dann sowohl an die dritte als auch an die vierte Vergleichsschaltung 55 und 65 gelegt.

In der dritten Vergleichsschaltung 55 wird die Versor gungsspannung Vcc durch die Widerstände R6 und R7 unter teilt und dann an die invertierende Eingangsklemme (-) des Komparators CP3 gelegt, dessen nicht-invertierende Ein gangsklemme (+) mit einer Ausgangsspannung von der Signal verzögerungsschaltung 45 beaufschlagt wird. Der Komparator CP3 vergleicht die an seinen invertierenden und nicht-in vertierenden Eingangsklemmen (-) und (+) eingegebenen Spannungen miteinander und gibt den resultierenden Wert ab.

In der vierten Vergleichsschaltung 65 wird die Versor gungsspannung Vcc durch die Widerstände R8 und R9 unter teilt und dann an die nicht-invertierende Eingangsklemme (+) des Komparators CP4 gelegt, dessen invertierende Ein gangsklemme (-) mit der Ausgangsspannung von der Signal verzögerungsschaltung 45 versorgt wird. Der Komparator CP4 vergleicht die an seinen invertierenden und nicht-inver tierenden Eingangsklemmen (-) und (+) eingegebenen Span nungen miteinander und gibt den resultierenden Wert ab.

Die Ausgangswerte von den Komparatoren CP3 und CP4 werden durch die Widerstände R10 und R11 geleitet und dann zu der durch den Widerstand R12 geführten Versorgungsspannung Vcc hinzugefügt. Der entstandene Wert wird an die eine Ein gangsklemme des UND-Gliedes 75 gelegt.

Das UND-Glied 75 gibt ferner den Ausgangswert vom Impuls generator 14 im Initialisator 4 an seiner anderen Ein gangsklemme ein. Dann verknüpft das UND-Glied 75 die ein gegebenen Werte und gibt den entstandenen Wert als Steuer signal an den Schalter SW2 in der Umschaltschaltung 6 ab. In Abhängigkeit vom Steuersignal vom UND-Glied 75 bleibt die bewegliche Klemme c des Schalters SW2 in der Umschalt schaltung 6 an die andere feste Klemme a desselben ange schlossen.

Der Phasenkomparator 3 vergleicht die Phasen der Spannun gen auf den Seiten A und B der Arbeitsspule HL1 im Inver ter 1 miteinander und gibt das Signal als Ergebnis des Vergleiches an die andere feste Klemme a des Schalters SW2 in der Umschaltschaltung 6 ab.

Da die bewegliche Klemme c des Schalters SW2 in der Um schaltschaltung 6 an die, andere feste Klemme a desselben angeschlossen bleibt, wird das Ausgangssignal vom Phasen komparator 3 über den Schalter SW2 in der Umschaltschal tung 6 auf den spannungsgesteuerten Oszillator 7 übertra gen. Der spannungsgesteuerte Oszillator 7 stellt die Phase der Oszillationsfrequenz in Abhängigkeit von dem über die Umschaltschaltung 6 übertragenen Signal ein und gibt die resultierende Oszillationsfrequenz an den Invertertreiber 8 ab.

Auf diese Weise können die Transistoren Q1 und Q2 im In verter 1 genau ein- und ausgeschaltet werden, so daß sie die Nullspannung und einen Nullstrom schalten können.

Folglich kann eine Schaltfrequenz der Transistoren Q1 und Q2 im Inverter 1 auf der Basis der Treibersignale DS1 und DS2 vom Invertertreiber 8 automatisch in Übereinstimmung mit der Resonanzfrequenz f₀ der Arbeitsspule HL1 und des Kondensators C2 im Inverter 1 gebracht werden. Daher kann die Stromübertragung auf maximale Weise durchgeführt wer den, ohne daß der Kapazität der Arbeitsspule HL1, die durch den induzierten Strom des Behälters 2 stark beein flußt wird, spezielle Achtung geschenkt werden muß.

Normalerweise kann die Energieübertragung im Zustand jedes beliebigen Behälters optimal durchgeführt werden, wenn die Schaltfrequenz des Inverters mit der Resonanzfrequenz des selben übereinstimmt.

Bei der vorstehend erwähnten herkömmlichen Invertersteuer schaltung für die Hochfrequenzheizvorrichtung fließt je doch ein nahezu infiniter Strom durch den Inverter, da der innere Widerstand der Arbeitsspule gering ist. Da solch ein Überstrom Nennkapazitäten der Schaltvorrichtungen übersteigt, wird der Stromverbrauch durch eine Spannungs veränderung erhöht.

Wenn die übliche Wechselstromspannung in einer Größenord nung von ± 10% schwankt, schwankt der Stromverbrauch in einem Bereich von ± 21%.

Die vorliegende Erfindung wurde angesichts des vorstehend beschriebenen Problems konzipiert. Aufgabe der Erfindung ist es, eine Invertersteuerschaltung für eine Hochfre quenzheizvorrichtung zur Verfügung zu stellen, mit der eine einem Inverter zugeführte Spannung detektiert werden kann, wenn eine Frequenz der zugeführten Spannung höher ist als eine Resonanzfrequenz des Inverters, und mit der der Inverter in Abhängigkeit von der detektierten Spannung derart gesteuert werden kann, daß er betätigt werden kann, wenn eine Schaltfrequenz von Schaltvorrichtungen im Inver ter höher ist als die Resonanzfrequenz des Inverters.

Erfindungsgemäß wird die vorstehend genannte Aufgabe durch die Schaffung einer Invertersteuerschaltung für eine Hoch frequenzheizvorrichtung gelöst, die die folgenden Bestand teile umfaßt: einen Inverter zum Induzieren eines Gleich stromes für einen Hochfrequenzstrom in Abhängigkeit von einem ersten und zweiten Treibersignal zum Erhitzen eines Behälters, Stromdetektionseinrichtungen zum Detektieren eines zum Inverter fließenden elektrischen Stromes und zum Abgeben eines Stromdetektionssignales in Abhängigkeit von dem detektierten Ergebnis, einen Mikrocomputer zum Erken nen des Stromdetektionssignales von den Stromdetektions einrichtungen und zur Abgabe eines ersten und zweiten EIN- Zeitsteuersignales und eines Taktsignales in Abhängigkeit von dem erkannten Ergebnis zur Steuerung einer Schaltzeit des Inverters, Spannungsdetektionseinrichtungen zum Detek tieren einer dem Inverter zugeführten Spannung und zur Ab gabe eines Resonanzdetektionssignales in Abhängigkeit von dem detektierten Ergebnis sowie in Abhängigkeit von einem eingegebenen Totzeit-Setzsignal, Treibersteuereinrichtun gen zum Abgeben des Totzeit-Setzsignales an die Spannungs detektionseinrichtungen und eines ersten und zweiten Trei bersteuersignales in Abhängigkeit vom Resonanzdetektions signal von den Spannungsdetektionseinrichtungen und des ersten und zweiten EIN-Zeitsteuersignales sowie des Takt signales vom Mikrocomputer und Invertertreibereinrichtun gen zum Abgeben des ersten und zweiten Treibersignales zum Inverter in Abhängigkeit vom ersten und zweiten Treiber steuersignal von den Treibersteuereinrichtungen zum Be treiben des Inverters.

Weiterbildungen der Erfindung gehen aus den Unteran sprüchen hervor.

Die Erfindung wird nachfolgend anhand eines Ausführungs beispiels in Verbindung mit der Zeichnung im einzelnen er läutert. Es zeigen:

Fig. 1 eine schematische Ansicht einer her kömmlich ausgebildeten Invertersteuer schaltung für eine Hochfrequenzheizvor richtung;

Fig. 2 einen detaillierten Schaltplan eines Initialisators und eines Spannungsde tektors in Fig. 1; die

Fig. 3A-3G Wellendiagramme von Eingangs- und Aus gangssignalen von Komponenten der Fig. 1 und 2;

Fig. 4A einen Schaltplan einer an einen Inver ter in Fig. 1 angelegten RLC-Schal tung;

Fig. 4B ein Diagramm, das die Beziehung zwischen dem Verhältnis der Frequenz einer Eingangsspannung zu einer Reso nanzfrequenz und dem Absolutwert eines Verhältnisses der Ausgangsspannung zur Eingangsspannung zeigt;

Fig. 4C ein Diagramm, das die Beziehung zwischen dem Verhältnis der Frequenz der Eingangsspannung zur Resonanzfre quenz und einer Phase des Verhältnisses der Ausgangsspannung zur Eingangsspan nung zeigt;

Fig. 5 eine schematische Darstellung einer In vertersteuerschaltung für eine Hochfrequenzheizvorrichtung gemäß der vorliegenden Erfindung;

Fig. 6 ein detaillierter Schaltplan eines Spannungsdetektors und einer Treiber steuereinheit in Fig. 5;

Fig. 7 ein detaillierter Schaltplan eines Flankendetektors in der Treiber steuereinheit der Fig. 6; die

Fig. 8A-8J Wellendiagramme von Eingangs- und Aus gangssignalen der Komponenten der Fig. 5 und 6 unter einem Normalzustand; die

Fig. 9A-9J Wellendiagramme der Eingangs- und Aus gangssignale der Komponenten der Fig. 5 und 6 unter einem anormalen Zu stand;

Fig. 10A ein Schaltplan einer an einen Inverter in Fig. 5 gelegten RLC-Schaltung;

Fig. 10B ein Diagramm, das die Beziehung zwischen einem Strom und einem Frequenzverhältnis einer Eingangsspan nung zu einer Resonanzfrequenzspannung zeigt;

Fig. 10C eine Tabelle, die die Veränderung des Stromes auf der Basis einer Veränderung im Energieverbrauch der RLC-Schaltung der Fig. 10A zeigt, und die

Fig. 11 und 12 Wellendiagramme, welche experimentell gemessene Werte in bezug auf den Inver ter der Fig. 5 zeigen.

Fig. 5 ist eine schematische Darstellung einer Inverter steuerschaltung für eine Hochfrequenzheizvorrichtung gemäß der vorliegenden Erfindung. Wie in dieser Figur gezeigt, umfaßt die Invertersteuerschaltung eine Gleichrichter schaltung 100 zum Gleichrichten und Glätten eines üblichen Wechselstromes und zum Abgeben des entstandenen Gleich stromes. Hierzu besitzt die Gleichrichterschaltung 100 eine Brückendiode BD11, eine Schutzdrossel CL1 und einen Kondensator C11.

Die Invertersteuerschaltung umfaßt des weiteren einen In verter 200 zum Induzieren des Gleichstromes von der Gleichrichterschaltung 100 auf einen Hochfrequenzstrom in Abhängigkeit von Treibersignalen DS11 und DS12 zum Erhit zen eines Behälters 201. Hierzu besitzt der Inverter 200 Transistoren Q11 und Q12, eine Arbeitsspule HL11, Konden satoren C12-C15 und Dioden D1 und D2.

Die Invertersteuerschaltung umfaßt des weiteren einen Transformator CT zum Umformen des der Gleichrichterschal tung 100 zugeführten üblichen Wechselstromes in einen Strom, einen Stromdetektor 200 zum Detektieren des Stromes vom Transformator CT und zum Abgeben eines Stromdetek tionssignales CTS in Abhängigkeit vom detektierten Ergeb nis, einen Microcomputer 400 zum Erkennen des Stromdetek tionssignales vom Stromdetektor 300 und zum Abgeben von EIN-Zeitsteuersignalen C1 und C2 und eines Taktsignales CLK in Abhängigkeit vom erkannten Ergebnis, um eine Schaltzeit des Inverters 200 zu steuern, einen Spannungs detektor 500 zum Detektieren einer Spannung über dem Kon densator C13 im Inverter 200 und zum Abgeben eines Reso nanzdetektionssignales RDS in Abhängigkeit von dem detek tierten Ergebnis und in Abhängigkeit von einem eingegebe nen Totzeit-Setzsignal DSS, eine Treibersteuereinheit 600 zum Abgeben des Totzeit-Setzsignales DSS an den Spannungs detektor 500 und von Treibersteuersignalen DCS1 und DCS2 in Abhängigkeit von dem Resonanzdetektionssignal RDS vom Spannungsdetektor 500 und den EIN-Zeitsteuersignalen C1 und C2 sowie dem Taktsignal CLK vom Mikrocomputer 400 und einen Invertertreiber 700 zum Abgeben der Treibersignale DS11 und DS12 an den Inverter 200 in Abhängigkeit von den Treibersteuersignalen DCS1 und DCS2 von der Treiber steuereinheit 600 zum Betreiben des Inverters.

Fig. 6 zeigt einen detaillierten Schaltplan des Span nungsdetektors 500 und der Treibersteuereinheit 600 in Fig. 5. Wie gezeigt, besitzt der Spannungsdetektor 500 Wi derstände R20, R21 und R24 zum Unterteilen einer Spannung an einem Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kondensator C13 und eine Aufladeschaltung 501 zum Auf laden mit einer Spannung an einem Knotenpunkt zwischen den Widerständen R20 und R21. Hierzu weist die Aufladeschal tung 501 Widerstände R22 und R23, eine Diode D3 und einen Kondensator C16 auf.

Der Spannungsdetektor 500 umfaßt des weiteren einen Kompa rator 502 zum Vergleichen der an der Aufladeschaltung 501 aufgeladenen Spannung mit einer Spannung an einem Knoten punkt zwischen den Widerständen R21 und R24, ein Inverter gatter IN11 zum Invertieren des Totzeit-Setzsignales DSS von der Treibersteuereinheit 600, einen Transistor Q13, der in Abhängigkeit von einem Ausgangssignal vom Inverter gatter IN11 geschaltet wird, um den Aufladevorgang der Aufladeschaltung 501 zu steuern, und ein UND-Gatter 503 zum Verknüpfen des Totzeit-Setzsignales DSS von der Trei bersteuereinheit 600 und eines Ausgangssignales vom Kompa rator 502 und zum Abgeben des entstandenen Signales als Resonanzdetektionssignal RDS an die Treibersteuereinheit 600.

Die Treibersteuereinheit 600 besitzt einen Taktsignalos zillator 601 zum Abgeben eines Referenztaktsignales. Hierzu umfaßt der Taktsignaloszillator 601 einen Kristalloszillator X-TAL, Inverterglieder I1 und I2 und Kondensatoren C17 und C18.

Die Treibersteuereinheit 600 umfaßt des weiteren einen Auf/Ab-Zähler 602 zum Auf/Ab-Zählen der EIN-Zeitsteuer signale C1 und C2 vom Mikrocomputer 400 in Abhängigkeit vom Taktsignal CLK vom Mikrocomputer, einen Flankendetek tor 603 zum Detektieren der fallenden Flanke des Resonanz detektionssignales RDS vom UND-Gatter 503 im Spannungsde tektor 500 in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszillator 601 und zum Abgeben eines Flankende tektionssignales EDS in Abhängigkeit vom detektierten Er gebnis sowie einen Abwärtsfilter 604, der in Abhängigkeit vom Referenztaktsignal vom Taktsignalosziliator 601 frei gegeben wird. Im freigegebenen Zustand zählt der Abwärts zähler 604 ein Ausgangssignal vom Auf/Ab-Zähler 602 in Ab hängigkeit vom Flankendetektionssignal EDS vom Flankende tektor 603 abwärts und gibt ein EIN-Zeitsetzsignal OSS in Abhängigkeit vom gezählten Ergebnis ab.

Die Treibersteuereinheit 600 umfaßt des weiteren einen Initialisator 605 zum Setzen eines Anfangstreiberwertes Ein Abwärtszähler 606 wird in Abhängigkeit vom Referenz taktsignal vom Taktsignaloszillator 601 freigegeben. Im freigegebenen Zustand zählt der Abwärtszähler 606 in Ab hängigkeit von dem EIN-Zeitsetzsignal OSS vom Abwärts zähler 604 ein Ausgangssignal vom Initialisator 605 ab wärts und gibt das Totzeitsetzsignal DSS in Abhängigkeit von dem gezählten Ergebnis an den Spannungsdetektor 500.

Die Treibersteuereinheit 600 umfaßt des weiteren ein R-S- Flip-Flop 607 zum logischen Verarbeiten des Flankendetek tionssignales EDS vom Flankendetektor 603 und des EIN- Zeitsetzsignaies OSS vom Abwärtszähler 604 und zum Abgeben der Treibersteuersignale DCS1 und DCS2 an den Inverter treiber 700 in Abhängigkeit von dem Verarbeitungsergebnis.

Fig. 7 zeigt einen detaillierten Schaltplan des Flanken detektors 603 der Treibersteuereinheit 600 gemäß Fig. 6. Wie gezeigt, umfaßt der Flankendetektor 603 ein Inverter glied IN12 zum Invertieren des Resonanzdetektionssignales RDS vom UND-Glied 503 im Spannungsdetektor 500, ein D-Flip-Flop FF1 zum Übertragen eines Ausgangssignales vom Inverterglied IN12 in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszillator 601, ein D-Flip-Flop FF2 zum Übertragen eines Ausgangssignales vom D-Flip-Flop FF1 in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszilla tor 601 und ein UND-Glied AN12 zum Verknüpfen der Aus gangssignale von den D-Flip-Flops FF1 und FF2 und zum Ab geben des entstandenen Signales als Flankendetektions signal EDS an den Abwärtszähler 604 und das R-S-Flip-Flop 607.

Es wird nunmehr die Funktionsweise der Invertersteuer schaltung für die Hochfrequenzheizvorrichtung der vorste hend beschriebenen Konstruktion gemäß der vorliegenden Er findung in Verbindung mit den Fig. 8A bis 12 im einzel nen erläutert.

Als erstes werden die Funktionseigenschaften der den In verter 200 gemäß Fig. 5 bildenden RLC-Schaltung in Ver bindung mit den Fig. 10A bis 10C erläutert. Fig. 10A ist ein Schaltplan der an den Inverter 200 gemäß Fig. 5 gelegten RLC-Schaltung, Fig. 10B ist ein Diagramm, das die Beziehung zwischen einem Strom I und einem Verhältnis f_SW/f₀ einer Frequenz f_SW einer Eingangsspannung V zu ei ner Resonanzfrequenz f₀ einer Spule 1 und eines Kondensa tors C wiedergibt, und Fig. 10C ist eine Tabelle, die die Veränderung des Stromes I in Abhängigkeit von einer Verän derung des Energieverbrauches der RLC-Schaltung der Fig. 10A zeigt.

In den Fig. 10A bis 10C gibt der Kondensator C den Kon densator C13 in Fig. 5 wieder, gibt die Spule L die Ar beitsspule AL11 in Fig. 5 wieder und gibt der Widerstand R den inneren Widerstand der Arbeitsspule HL11 in Fig. 5 wieder.

Die Menge des durch die RLC-Resonanzschaltung der Fig. 10A fließenden Stromes ändert sich in Abhängigkeit von der Frequenz f_SW der Eingangsspannung V, wie in Fig. 10B ge zeigt.

Wenn die Frequenz f_SW der Eingangsspannung V der Resonanz frequenz f₀ entspricht, wird die Menge des durch die RLC- Resonanzschaltung der Fig. 10A fließenden Stromes zu ei nem Maximum, wie in Fig. 10B gezeigt. Wenn die Frequenz f_SW der Eingangsspannung V größer wird, wird die Menge des leitenden Stromes geringer, was zu einer Reduktion des Energieverbrauches führt, wie in der Tabelle von Fig. 10C gezeigt.

Als nächstes wird die Funktionsweise der Invertersteuer schaltung zum Steuern der RLC-Schaltung des Inverters 200, wie vorstehend erläutert, in Verbindung mit den Fig. 8A bis 8J beschrieben, bei denen es sich um Wellendiagramme der Eingangs- und Ausgangssignale der Komponenten der Fig. 5 und 6 unter einem Normalzustand handelt.

Zuerst wird in der Gleichrichterschaltung 100 der übliche Wechselstrom über die Brückendiode BD11 zu einem Gleich strom gleichgerichtet, wobei Rauschanteile durch die Dros sel CL1 entfernt werden. Der von der Drossel CL1 abgege bene Gleichstrom wird durch den Kondensator C11 geglättet und dann an den Inverter 200 gelegt.

Danach detektiert der Spannungsdetektor 500 die Spannung am Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kon densator C13 und gibt das Resonanzdetektionssignal RDS in Abhängigkeit vom detektierten Ergebnis ab, wie hiernach im einzelnen beschrieben wird.

In dem Fall, in dem die Spannung am Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kondensator C13 vom Span nungsdetektor 500 detektiert wird, bevor der Kondensator C13 mit einer Spitzenspannung aufgeladen wird, wird sie durch den kombinierten Widerstand der Widerstände R20 und R21 und den Widerstand des Widerstandes R24 aufgeteilt und dann an eine nicht-invertierende Eingangsklemme (+) des Komparators 502 gelegt.

Wie in Fig. 8D gezeigt, wird das Totzeit-Setzsignal DSS vom Abwärtszähler 606 in der Treibersteuereinheit 600 dem Spannungsdetektor 500 zugeführt, wie später im einzelnen erläutert wird.

Zu diesem Zeitpunkt besitzt das Totzeitsetzsignal DSS vom Abwärtszähler 606 in der Treibersteuereinheit 600 einen hohen Pegel, wie in Fig. 8D gezeigt. Dann wird das hoch pegelige Totzeit-Setzsignal DSS vom Abwärtszähler 606 in der Treibersteuereinheit 600 im Spannungsdetektor 500 vom Inverterglied IN11 auf einen niedrigen Pegel invertiert und dann an die Basis des Transistors Q13 gelegt. Folglich wird der Transistor Q13 ausgeschaltet.

Wenn der Transistor Q13 ausgeschaltet wird, wird die Span nung am Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kondensator C13 über den Widerstand R20 der Aufladeschal tung 501 zugeführt. Dann wird die zugeführte Spannung in der Aufladeschaltung 501 nacheinander durch den Widerstand R22 und die Diode D3 geleitet und dann auf den Kondensator C16 geladen. Die aufgeladene Spannung vom Kondensator C16 wird an eine invertierende Eingangsklemme (-) des Kompara tors 502 gelegt.

Der Komparator 502 vergleicht die an seinen invertierenden und nicht-invertierenden Eingangsklemmen (-) und (+) ein gegebenen Spannungen und gibt in Abhängigkeit von dem verglichenen Ergebnis ein hochpegeliges Signal ab, wie in Fig. 8C gezeigt.

Das UND-Glied 503 verknüpft das hochpegelige Totzeitsetz signal DSS vom Abwärtszähler 606 in der Treibersteuerein heit 600 und das hochpegelige Signal vom Komparator 502 und gibt ein hochpegeliges Signal als Resonanzdetektions signal RDS an die Treibersteuereinheit 600 ab.

In der Treibersteuereinheit 600 erzeugt der Taktsignalos zillator 601 das Referenztaktsignal von 10 MHz, wie in Fig. 8G gezeigt, in Abhängigkeit von einem Oszillationsvor gang des Kristalloszillators X-TAL.

Der Flankendetektor 603 detektiert die fallende Flanke des hochpegeligen Resonanzdetektionssignales RDS vom UND-Glied 503 im Spannungsdetektor 500 und gibt das Flankendetek tionssignal EDS, wie in Fig. 8E gezeigt, in Abhängigkeit von dem detektierten Ergebnis ab, wie hiernach im einzel nen erläutert wird. Zu diesem Zeitpunkt besitzt das Flan kendetektionssignal EDS vom Flankendetektor 603 einen ho hen Pegel, wie in Fig. 8E gezeigt.

Im einzelnen wird im Flankendetektor 603 das hochpegelige Resonanzdetektionssignal RDS vom UND-Glied 503 im Span nungsdetektor 500 vom Inverterglied IN12 zu einem niedrig pegeligen Signal invertiert und dann an eine Datenein gangsklemme D des D-Flip-Flops FF1 gelegt.

Das D-Flip-Flop FF1 gibt das an seiner Dateneingangsklemme D eingegebene niedrigpegelige Resonanzdetektionssignal RDS in Abhängigkeit von dem Referenztaktsignal vom Taktsig naloszillator 601 über seine Ausgangsklemme Q ab. Das niedrigpegelige Signal vom D-Flip-Flop FF1 wird einer Da teneingangsklemme D des D-Flip-Flops FF2 und dem UND-Glied AN12 zugeführt.

Das D-Flip-Flop FF2 gibt das an seiner Dateneingangsklemme D eingegebene niedrigpegelige Signal in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszillator 601 über seine Ausgangsklemme Q ab. In entsprechender Weise wird das niedrigpegelige Signal vom D-Flip-Flop FF2 dem UND-Glied AN12 zugeführt.

Dann verknüpft das UND-Glied AN12 die niedrigpegeligen Signale von den D-Flip-Flops FF1 und FF2 und gibt ein niedrigpegeliges Signal als Flankendetektionssignal EDS an den Abwärtszähler 604 und das R-S-Flip-Flop 607 ab.

Wenn das Totzeit-Setzsignal DSS vom Abwärtszähler 606 in der Treibersteuereinheit 600 einen niedrigen Pegel be sitzt, wie in Fig. 8D gezeigt, verknüpft das UND-Glied 503 im Spannungsdetektor 500 das niedrigpegelige Totzeit- Setzsignal DSS vom Abwärtszähler 606 und das hochpegelige Signal vom Komparator 502 im Spannungsdetektor 500 und gibt ein niedrigpegeliges Signal als Resonanzdetektions signal RDS an die Treibersteuereinheit 600 ab.

Dann wird dem Flankendetektor 603 der Treibersteuereinheit 600 das niedrigpegelige Resonanzdetektionssignal RDS vom UND-Glied 503 im Spannungsdetektor 500 vom Inverterglied IN12 zu einem hochpegeligen Signal invertiert und dann an die Dateneingangsklemme D des D-Flip-Flops FF1 gelegt.

Das D-Flip-Flop FF1 gibt das an seiner Dateneingangsklemme D eingegebene hochpegelige Resonanzdetektionssignal RDS in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszilla tor 601 über seine Ausgangsklemme Q ab. Das hochpegelige Signal vom D-Flip-Flop FF1 wird der Dateneingangsklemme D des D-Flip-Flops FF2 und dem UND-Glied AN12 zugeführt.

Das D-Flip-Flop FF2 gibt das an seiner Dateneingangsklemme D eingegebene hochpegelige Signal in Abhängigkeit vom Re ferenztaktsignal vom Taktsignaloszillator 601 über seine Ausgangsklemme Q ab. In entsprechender Weise wird das hochpegelige Signal vom D-Flip-Flop FF2 dem UND-Glied AN12 zugeführt.

Dann verknüpft das UND-Glied AN12 die hochpegeligen Signale von den D-Flip-Flops FF1 und FF2 und gibt ein hochpegeliges Signal als Flankendetektionssignal EDS an den Abwärtszähler 604 und das R-S-Flip-Flop 607.

Der Stromwandler CT transformiert den der Brückendiode BD11 zugeführten üblichen Wechselstrom in der Gleichrich terschaltung 100 in einen entsprechenden Strom. Der Strom detektor 300 detektiert den Strom vom Stromwandler CT und gibt in Abhängigkeit von dem detektierten Ergebnis das Stromdetektionssignal CTS an den Mikrocomputer 400 ab.

Der Mikrocomputer 400 erkennt das Stromdetektionssignal CTS vom Stromdetektor 300 und gibt die EIN-Zeitsteuer signale C1 und C2 und das Taktsignal CLK in Abhängigkeit von dem ermittelten Ergebnis an die Treibersteuereinheit 600 ab.

In der Treibersteuereinheit 600 zählt der Auf/Ab-Zähler 602 die EIN-Zeitsteuersignale C1 und C2 vom Mikrocomputer 400 in Abhängigkeit vom Taktsignal CLK vom Mikrocomputer 400 auf und ab und legt das gewonnene Signal an den Ab wärtszähler 604.

Der Abwärtszähler 604 wird in Abhängigkeit vom Referenz taktsignal vom Taktsignaloszillator 601 freigegeben. Im freigegebenen Zustand zählt der Abwärtszähler 604 das Aus gangssignal vom Auf/Ab-Zähler 602 in Abhängigkeit vom hochpegeligen Flankendetektionssignal EDS vom Flankende tektor 603 abwärts und gibt das in Fig. 8F gezeigte EIN- Zeitsetzsignal OSS an den Abwärtszähler 606 und das R-S- Flip-Flop 607 in Abhängigkeit vom gezählten Ergebnis. Zu diesem Zeitpunkt besitzt das EIN-Zeitsetzsignal OSS vom Abwärtszähler 604 einen niedrigen Pegel, wie in Fig. 8F gezeigt.

Der Abwärtszähler 606 wird in Abhängigkeit vom Referenz taktsignal vom Taktsignaloszillator 601 freigegeben. Im freigegebenen Zustand zählt der Abwärtszähler 606 den An fangswert des Initialisators 605 in Abhängigkeit vom niedrigpegeligen EIN-Zeitsetzsignal OSS vom Abwärtszähler 604 abwärts und legt das in Fig. 8D gezeigte Totzeit- Setzsignal DSS in Abhängigkeit von dem erzielten Ergebnis an den Spannungsdetektor 500. Zu diesem Zeitpunkt besitzt das Totzeit-Setzsignal DSS vom Abwärtszähler 606 einen niedrigen Pegel, wie in Fig. 8D gezeigt.

Folglich führt das UND-Glied 503 im Spannungsdetektor 500 die vorstehend beschriebene Operation auf wiederholte Weise aus.

Das R-S-Flip-Flop 607 in der Treibersteuereinheit 600 gibt das hochpegelige Flankendetektionssignal EDS vom Flanken detektor 603 an seiner Setz-Klemme S und das niedrigpege lige EIN-Zeitsetzsignal OSS vom Abwärtszähler 604 an sei ner Rücksetz-Klemme R ein und bewirkt eine logische Verar beitung der eingegebenen Signale. In Abhängigkeit von dem erzielten Resultat gibt dann das R-S-Flip-Flop 607 die Treibersteuersignale DCS1 und DCS2 an den Invertertreiber 700 über seine positive und negative Ausgangsklemme Q und /Q. Zu diesem Zeitpunkt besitzt das Treibersteuersignal DCS1 vom R-S-Flip-Flop 607 einen hohen Pegel und das Trei bersteuersignal DCS2 hiervon einen niedrigen Pegel.

Der Invertertreiber 700 legt die Treibersignale DS11 und DS12 gemäß den Fig. 8H und 8I an den Inverter 200 in Abhängigkeit vom hochpegeligen Treibersteuersignal DCS1 und vom niedrigpegeligen Treibersteuersignal DCS2 von der Treibersteuereinheit 600. Zu diesem Zeitpunkt besitzt das Treibersignal DS11 vom Invertertreiber 700 einen niedrigen Pegel, wie in Fig. 8H gezeigt, und das Treibersignal DS12 hiervon einen hohen Pegel, wie in Fig. 81 gezeigt.

Dann wird im Inverter 200 der Transistor Q11 in Abhängig keit vom niedrigpegeligen Treibersignal PS11 vom Inverter treiber 700 abgeschaltet, während der Transistor Q12 in Abhängigkeit vom hochpegeligen Treibersignal DS12 vom In vertertreiber 700 eingeschaltet wird.

Wenn der Transistor Q12 eingeschaltet wird, fließt ein Strom Ic durch den eingeschalteten Transistor Q12, wie in Fig. 8 gezeigt.

Wenn danach das Totzeit-Setzsignal DSS vom Abwärtszähler 606 in der Treibersteuereinheit 600 einen niedrigen Pegel erhält, wie in Fig. 8D gezeigt, wird es vom Inverterglied IN11 im Spannungsdetektor 500 auf einen hohen Pegel inver tiert und dann an die Basis des Transistors Q13 im Span nungsdetektor 500 gelegt. Folglich wird der Transistor Q13 eingeschaltet.

Wenn der Transistor Q13 eingeschaltet wird, wird dann im Spannungsdetektor 500 das Ausgangssignal vom Komparator 502 auf einen niedrigen Pegel gebracht, wie in Fig. 8C gezeigt, wodurch das Resonanzdetektionssignal RDS vom UND- Glied 503 einen niedrigen Pegel erhält.

Im Flankendetektor 603 in der Treibersteuereinheit 600 wird das niedrigpegelige Resonanzdetektionssignal RDS vom UND-Glied 503 im Spannungsdetektor 500 vom Inverterglied IN12 auf einen hohen Pegel invertiert und dann an die Da teneingangsklemme D des D-Flip-Flops FF1 gelegt. Folglich gibt das D-Flip-Flop FF1 das hochpegelige Signal in Abhän gigkeit vom Referenztaktsignal vom Taktsignaloszillator 601 ab.

Das hochpegelige Signal vom D-Flip-Flop FF1 wird der Da teneingangsklemme D des D-Flip-Flops FF2 zugeführt. Hier durch gibt das D-Flip-Flop FF2 das hochpegelige Signal in Abhängigkeit vom Referenztaktsignal vom Taktsignaloszilla tor 601 ab.

Zu diesem Zeitpunkt werden die hochpegeligen Signale von den D-Flip-Flops FF1 und FF2 dem UND-Glied AN12 mit einer geringfügigen Zeitdifferenz zugeführt, wodurch das Flan kendetektionssignal EDS vom UND-Glied AN12 einen niedrigen Pegel erhält, wie in Fig. 8E gezeigt.

Dann zählt in der Treibersteuereinheit 600 der Abwärtszäh ler 604 das Ausgangssignal vom Auf/Ab-Zähler 602 in Abhän gigkeit vom niedrigpegeligen Flankendetektionssignal EDS vom Flankendetektor 603 abwärts und gibt das EIN-Zeitsetz signal OSS ab, das einen hohen Pegel besitzt, wie in Fig. 8F gezeigt.

Das R-S-Flip-Flop 607 gibt das niedrigpegelige Flankende tektionssignal EDS vom Flankendetektor 603 an seiner Setz- Klemme S und das hochpegelige EIN-Zeitsetzsignal OSS vom Abwärtszähler 604 an seiner Rücksetz-Klemme R ein und führt eine logische Verarbeitung der eingegebenen Signale durch. In Abhängigkeit vom Ergebnis gibt das R-S-Flip-Flop 607 die Treibersteuersignale DCS1 und DCS2 an den Inver tertreiber 700 über seine positive und negative Ausgangs klemme Q und /Q. Zu diesem Zeitpunkt besitzt das Treiber steuersignal DCS1 vom R-S-Flip-Flop 607 einen niedrigen Pegel und das Treibersteuersignal DCS2 hiervon einen hohen Pegel.

Dann erhalten beide Antriebssignale DS11 und DS12 vom In vertertreiber 700 in Abhängigkeit vom niedrigpegeligen Treibersteuersignal DCS1 und vom hochpegeligen Treiber steuersignal DCS2 von der Treibersteuereinheit 600 einen niedrigen Pegel.

Folglich bleibt im Inverter 200 der Transistor Q11 in Ab hängigkeit vom niedrigpegeligen Treibersignal DS11 vom In vertertreiber 700 in seinem AUS-Zustand, und der Tran sistor Q12 wird in Abhängigkeit vom niedrigpegeligen Trei bersignal DS12 vom Invertertreiber 700 ausgeschaltet.

Die Zeit, über die die Transistoren Q11 und Q12 gleichzei tig ausgeschaltet sind, wie vorstehend erwähnt, wird hier nach als Totzeit bezeichnet.

Im Totzeitintervall von dem Augenblick an, in dem der Transistor Q12 ausgeschaltet wird, bis zu dem Augenblick, in dem der Transistor Q11 eingeschaltet wird, fließt der durch den Transistor Q12 geflossene Strom weiter zum Kon densator C15 und bewirkt, daß der Kondensator C15 mit ei ner Spannung geladen wird.

Wenn die auf den Kondensator C15 geladene Spannung die Spannung zwischen einem Kollektor des Transistors Q11 und einem Emitter des Transistors Q12 übersteigt, wird von dem Überschuß am Kondensator C14 eine reverse Spannung er zeugt. Diese reverse Spannung macht die Diode D1 leitend. Diese Spannung der Diode D1 wird zwischen den Kollektor und einen Emitter des Transistors Q11 gelegt.

Zu diesem Zeitpunkt wird der Transistor Q11 in Abhängig keit von dem hochpegeligen Treibersignal DS11 vom Inver tertreiber 700 eingeschaltet, während der Transistor Q12 in seinem ausgeschalteten Zustand verbleibt.

Wenn der Transistor Q11 in Abhängigkeit von dem niedrigpe ligen Treibersignal DS11 vom Invertertreiber 700 ausge schaltet wird und der Transistor Q12 in seinem ausgeschal teten Zustand verbleibt, fließt danach der durch den Tran sistor Q11 fließende Strom weiter zum Kondensator C14 und bewirkt auf diese Weise, daß in entsprechender Weise wie vorstehend beschrieben der Kondensator C14 mit einer Span nung beladen wird.

Wenn die auf den Kondensator C14 geladene Spannung die Spannung zwischen dem Kollektor des Transistors Q11 und dem Emitter des Transistors Q12 übersteigt, wird vom Über schuß am Kondensator C15 eine reverse Spannung erzeugt. Die erzeugte reverse Spannung macht die Diode D2 leitend. Diese Spannung der Diode D2 wird zwischen einen Kollektor und den Emitter des Transistors Q12 gelegt.

Zu diesem Zeitpunkt wird der Transistor Q12 in Abhängig keit vom hochpegeligen Treibersignal DS12 vom Inverter treiber 700 eingeschaltet. Folglich fließt ein Strom Id durch den eingeschalteten Transistor Q12 in entgegenge setzter Richtung wie der durch den Transistor fließende Strom Ic, wie in Fig. 8J gezeigt.

Auf diese Weise besitzen die Transistoren Q11 und Q12 im Inverter 200 die gewünschte Totzeit und werden in Abhän gigkeit von den Treibersignalen DS11 und DS12 vom Inver tertreiber 700 nacheinander eingeschaltet. Daher fließt der in Fig. 8B gezeigte hochfrequente Strom durch die Ar beitsspule HL11, was zur Erzeugung von Wärme im Behälter 201 führt.

Die Fig. 11 und 12 sind Wellendiagramme, die experimen tell gemessene Werte in bezug auf den Inverter 200 in Fig. 5 zeigen. In Fig. 11 gibt das Bezugszeichen Vc die auf den Kondensator C13 geladene und vom Kondensator ent ladene Spannung wieder. Das Bezugszeichen Ic kennzeichnet den durch den Transistor Q12 fließenden Strom, und das Be zugszeichen I_L gibt den in der Arbeitsspule HL11 induzier ten Strom wieder.

In Fig. 12 kennzeichnet das Bezugszeichen DS2 das Trei bersignal, das an die Basis des Transistors Q12 gelegt wird. Das Bezugszeichen V_CE gibt die Spannung zwischen dem Kollektor und dem Emitter des Transistors Q12 an, und das Bezugszeichen Ic gibt den durch den Transistor Q12 fließenden Strom wieder.

Die Fig. 9A bis 9J sind Wellendiagramme der Eingangs- und Ausgangssignale der Komponenten der Fig. 5 und 6 unter einem anormalen Zustand. In dem Fall, in dem die Spannung am Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kondensator C13 vom Spannungsdetektor 500 detektiert wird, nachdem die Spitzenspannung auf dem Kondensator C13 geladen worden ist, d. h. die Frequenz der detektierten Spannung ist geringer als die Resonanzfrequenz, wird die Spannung durch den kombinierten Widerstand aus den Wider ständen R20 und R21 und dem Widerstand des Widerstandes R24 aufgeteilt und dann an den Invertertreiber 700 gelegt. Daher fließt der in Fig. 8B gezeigte hochfrequente Strom durch die Arbeitsspule HL11, was zur Erzeugung von Wärme im Behälter 201 führt.

Die Fig. 11 und 12 sind Wellendiagramme, die experimen tell gemessene Werte in bezug auf den Inverter 200 in Fig. 5 zeigen. In Fig. 11 bezeichnet das Bezugszeichen Vc die auf dem Kondensator C13 geladene und vom Kondensator entladene Spannung, das Bezugszeichen Ic den durch den Transistor Q12 fließenden Strom und das Bezugszeichen I_L den in der Arbeitsspule HL11 induzierten Strom.

In Fig. 12 bezeichnet das Bezugszeichen DS2 das Treiber signal, das an die Basis des Transistors Q12 gelegt wird, das Bezugszeichen V_CE die Spannung zwischen dem Kollektor und dem Emitter des Transistors Q12 und das Bezugszeichen Ic den durch den Transistor Q12 fließenden Strom.

Die Fig. 9A bis 9J sind Wellendiagramme der Eingangs- und Ausgangssignale der Komponenten der Fig. 5 und 6 unter einem anormalen Zustand. In dem Fall, in dem die Spannung am Knotenpunkt zwischen der Arbeitsspule HL11 und dem Kondensator C13 vom Spannungsdetektor 500 detektiert wird, nachdem die Spitzenspannung auf den Kondensator C13 geladen wurde, d. h. die Frequenz der detektierten Spannung ist geringer als die Resonanzfrequenz, wird die Spannung durch den kombinierten Widerstand der Widerstände R20 und R21 und dem Widerstand des Widerstandes R24 aufgeteilt und dann an die nicht-invertierende Eingangsklemme des Kompa rators 502 gelegt. Die auf den Kondensator C16 in der Auf ladeschaltung 501 geladene Spannung wird an die invertie rende Eingangsklemme (-) des Komparators 502 gelegt.

Folglich gibt der Komparator 502 ein niedrigpegeliges Signal ab, wie in Fig. 9C gezeigt.

Das UND-Glied 503 gibt in Abhängigkeit vom niedrigpegeli gen Signal vom Komparator 502 ein hochpegeliges Resonanz detektionssignal RDS ab, wodurch der Flankendetektor 603 in der Treibersteuereinheit 600 ein niedrigpegeliges Flan kendetektionssignal EDS abgibt, wie in Fig. 9E gezeigt.

Somit fließt ein hoher Kurzschlußstrom (Spitzenstrom), wie in Fig. 9J gezeigt, durch den Transistor Q12 im Inverter 200 im Totzeitintervall, und der Strom Id fließt durch denselben im eingeschalteten Zeitintervall. Der hohe Spit zenstrom verursacht eine elektromagnetische Interferenz (EMI). Aus diesem Grund können die Schaltvorrichtungen durch ein Ansteigen der thermischen Last beschädigt wer den.

Wie aus der vorhergehenden Beschreibung deutlich wird, de tektiert gemäß der vorliegenden Erfindung die Inverter steuerschaltung für die Hochfrequenzheizvorrichtung die dem Inverter zugeführte Spannung, wenn die Frequenz der zugeführten Spannung höher ist als die Resonanzfrequenz des Inverters, und steuert den Inverter in Abhängigkeit von der detektierten Spannung in einer solchen Art und Weise, daß der Inverter betätigt wird, wenn die Schalt frequenz der Schaltvorrichtung im Inverter höher ist als die Resonanzfrequenz des Inverters. Daher wird die Größe des hohen Kurzschlußstromes (Spitzenstromes) reduziert, so daß die elektromagnetische Interferenz verhindert werden kann. Darüber hinaus wird die Invertersteuerschaltung auf digitale Weise verwirklicht, so daß eine Ein-Chip-Halblei terintegration möglich wird. Dies hat zur Folge, daß die Schaltung klein und leicht ausgebildet werden kann.

Claims

1. Invertersteuerschaltung für eine Hochfrequenzheizvor richtung, gekennzeichnet durch
einen Inverter (200) zum Induzieren eines Gleichstro mes für einen hochfrequenten Strom in Abhängigkeit von einem ersten und zweiten Treibersignal zum Erhit zen eines Behälters (201);
Stromdetektionseinrichtungen (300) zum Detektieren eines zum Inverter (200) fließenden Stromes und zum Abgeben eines Stromdetektionssignales in Abhängigkeit vom detektierten Ergebnis;
einen Mikrocomputer (400) zum Erkennen des Stromde tektionssignales von den Stromdetektionseinrichtungen (300) und zum Abgeben eines ersten und zweiten EIN- Zeitsteuersignales sowie eines Taktsignales in Abhän gigkeit von dem erkannten Signal zum Steuern der Schaltzeit des Inverters (200);
Spannungsdetektionseinrichtungen (500) zum Detektie ren der dem Inverter (200) zugeführten Spannung und zum Abgeben eines Resonanzdetektionssignales in Ab hängigkeit von dem detektierten Ergebnis und in Ab hängigkeit von einem eingegebenen Totzeit-Setzsignal;
Treibersteuereinrichtungen (600) zum Abgeben des Tot zeit-Setzsignales an die Spannungsdetektionseinrich tungen (500) und eines ersten und zweiten Treiber steuersignales in Abhängigkeit vom Resonanzdetek tionssignal von den Spannungsdetektionseinrichtungen (500) und dem ersten und zweiten EIN-Zeitsteuersignal sowie dem Taktsignal vom Mikrocomputer (400); und
Invertertreibereinrichtungen (700) zum Abgeben des ersten und zweiten Treibersignales an den Inverter (200) in Abhängigkeit vom ersten und zweiten Treiber steuersignal von den Treibersteuereinrichtungen (600) zum Betreiben desselben.

2. Invertersteuerschaltung nach Anspruch 1, dadurch ge kennzeichnet, daß die Spannungsdetektionseinrichtun gen (500) umfassen:
einen ersten bis dritten Widerstand (R20, R21, R24) zum Aufteilen der dem Inverter (200) zugeführten Spannung;
Ladeeinrichtungen (501) zum Laden mit einer Spannung an einem Knotenpunkt zwischen dem ersten und zweiten Widerstand;
einen Komparator (502) zum Vergleichen der an den La deeinrichtungen (501) geladenen Spannung mit einer Spannung an einem Knotenpunkt zwischen dem zweiten und dritten Widerstand;
ein Inverterglied (IN11) zum Invertieren des Totzeit- Setzsignales von den Treibersteuereinrichtungen (600);
einen Transistor (Q13), der in Abhängigkeit von einem Ausgangssignal vom Inverterglied geschaltet wird, um den Ladevorgang der Ladeeinrichtungen (501) zu steuern; und
ein UND-Glied (503) zum Verknüpfen des Totzeit-Setz signales von den Treibersteuereinrichtungen (600) und eines Ausgangssignales vom Komparator (502) und zum Abgeben des entstandenen Signales als Resonanzdetek tionssignal an die Treibersteuereinrichtungen (600).

3. Invertersteuerschaltung nach Anspruch 1 oder 2, da durch gekennzeichnet, daß die Treibersteuereinrich tungen (600) umfassen:
Taktsignaloszillationseinrichtungen (601) zum Oszil lieren eines Referenztaktsignales;
einen Auf/Ab-Zähler (602) zum Auf/Ab-Zählen des ersten und zweiten EIN-Zeitsteuersignales vom Mikro computer (400) in Abhängigkeit von dem Taktsignal vom Mikrocomputer (400);
Flankendetektionseinrichtungen (603) zum Detektieren einer fallenden Flanke des Resonanzdetektionssignales von den Spannungsdetektionseinrichtungen (500) in Ab hängigkeit vom Referenztaktsignal von den Taktsig naloszillationseinrichtungen (601) und zum Abgeben eines Flankendetektionssignales in Abhängigkeit von dem detektierten Ergebnis;
einen ersten Abwärtszähler (604), der in Abhängigkeit vom Referenztaktsignal von den Taktsignaloszilla tionseinrichtungen (601) freigegeben wird, um ein Ausgangssignal vom Auf/Ab-Zähler (602) in Abhängigkeit vom Flankendetektionssignal von den Flankendetek tionseinrichtungen (603) abwärts zu zählen und ein EIN-Zeitsetzsignal in Abhängigkeit vom gezählten Er gebnis abzugeben;
Initialisationseinrichtungen (605) zum Setzen eines Anfangstreiberwertes;
einen zweiten Abwärtszähler (606), der in Abhängig keit vom Referenztaktsignal von den Taktsignal oszillationseinrichtungen (601) freigegeben wird, um ein Ausgangssignal von den Initialisationseinrichtun gen (605) in Abhängigkeit vom EIN-Zeitsetzsignal vom ersten Abwärtszähler (604) abwärts zu zählen und das Totzeitsetzsignal in Abhängigkeit vom gezählten Er gebnis an die Spannungsdetektionseinrichtungen (500) abzugeben; und
ein R-S-Flip-Flop (607) zum logischen Verarbeiten des Flankendetektionssignales von den Flankendetektions einrichtungen (603) und des EIN-Zeitsetzsignales vom ersten Abwärtszähler (604) und zum Abgeben des ersten und zweiten Treibersteuersignales an die Inverter- Treibereinrichtungen (700) in Abhängigkeit von dem erhaltenen Ergebnis.

4. Invertersteuerschaltung nach Anspruch 3, dadurch ge kennzeichnet, daß die Flankendetektionseinrichtungen (603) umfassen:
ein Inverterglied (IN12) zum Invertieren des Reso nanzdetektionssignales von den Spannungsdetektions einrichtungen (500);
ein erstes D-Flip-Flop (FF1) zum Übertragen eines Ausgangssignales vom Inverterglied (IN12) in Abhän gigkeit vom Referenztaktsignal von den Taktsignalos zillationseinrichtungen (601);
ein zweites D-Flip-Flop (FF2) zum Übertragen eines Ausgangssignales vom ersten D-Flip-Flop (FF1) in Ab hängigkeit vom Referenztaktsignal von den Taktsig naloszillationseinrichtungen (601); und
ein UND-Glied (AN12) zum Verknüpfen der Ausgangs signale vom ersten und zweiten D-Flip-Flop (FF1, FF2) und zum Abgeben des erhaltenen Signales als Flanken detektionssignal an den ersten Abwärtszähler (604) und das R-S-Flip-Flop (607).