DE1936967A1 - Verfahren zum Herstellen einer Bildspeicherroehre - Google Patents

Verfahren zum Herstellen einer Bildspeicherroehre

Info

Publication number
DE1936967A1
DE1936967A1 DE19691936967 DE1936967A DE1936967A1 DE 1936967 A1 DE1936967 A1 DE 1936967A1 DE 19691936967 DE19691936967 DE 19691936967 DE 1936967 A DE1936967 A DE 1936967A DE 1936967 A1 DE1936967 A1 DE 1936967A1
Authority
DE
Germany
Prior art keywords
islands
precipitation
area
insulating layer
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691936967
Other languages
English (en)
Inventor
Gordon Eugene Irving
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1936967A1 publication Critical patent/DE1936967A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/10Screens on or from which an image or pattern is formed, picked up, converted or stored
    • H01J29/36Photoelectric screens; Charge-storage screens
    • H01J29/39Charge-storage screens
    • H01J29/45Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen
    • H01J29/451Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen with photosensitive junctions
    • H01J29/453Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen with photosensitive junctions provided with diode arrays
    • H01J29/455Charge-storage screens exhibiting internal electric effects caused by electromagnetic radiation, e.g. photoconductive screen, photodielectric screen, photovoltaic screen with photosensitive junctions provided with diode arrays formed on a silicon substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/20Manufacture of screens on or from which an image or pattern is formed, picked up, converted or stored; Applying coatings to the vessel
    • H01J9/233Manufacture of photoelectric screens or charge-storage screens
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/026Deposition thru hole in mask
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

V/ESTERN ELECTRIC COMPANY INCORPORATED Gordon, E.I. NEW YORK 7, N.Y. 10007, V.ST. A.
Verfahren zum Herstellen einer Bildspeicherröhre
.Die Erfindung bezieht sich auf Schirmanordnungftfür Bildspeichervorrichtungen und Verfahren zur Herstellung derselben.
Die vor kurzem entwickelte Bildspeicherröhre, die in der belgischen Patentschrift 708 684 beschrieben ist, hat beträchtliches Interesse erfahren und scheint für verbreitete kommerzielle Anwendung bestimmt zu sein. Sie beruht grundsätzlich auf einer Halbleiterscliirmanordnung, bei der eine monolithische Anordnung von Dioden-Speicherelementen verwendet ist. Eine typische Anordnung besteht aus einem Siliciumplättchen, das thermisch oxydiert worden ist und dann einer üblichen fotolithografischen Behandlung unterzogen wurde, gefolgt von entsprechenden Diffusionsbehandlungen durch die thermisch aufgewachsene SiOp-Maske hindurch, um eine große Anzahl von pn-Ubergängen auf einer Fläche zu erzeugen. Die SiO2-Maske liefert gleichfalls die notwendige Isolation der Unterlage gegenüber dem abtastenden Eldtronen^ strahl.
Diese Anordnung selbst ist jedoch noch nicht vollständig befriedigend. Wenn der Elektronenstrahl über die hochohmige SiOg-Schicht streicht, unterliegt die Oberfläche des SiO2 störenden Aufladungseffekten. Üblicherweise wird sich das SiO2 auf Kathodenpotential oder darunter aufladen. Es kann als ein negatives Gitter relativ zu der p-Insel wirken und
9Ö9885/1210.
BAD ORtGiMAl
das Auf treffen cTe^ Elektronen des c'trahls auf der p-Inr:-'-T behindern oder verhindern. '* enn dieses auftritt, verschlechtert sich das Verhalten der Kameraröhre, oder die Röhre kann sogar ausfallen.
Um das Aufladungsproblem zu vermeiden, sind zwei Alternativen benutzt worden. Die erste, und am häufigsten benutzte ist der "T,/iderstandssee" (resistive sea), der ein dünner V/iderstandsfilm auf der ganzen Oberfläche ist. Dieses erlaubt eirie Kontrolle des Oberflächenpotentials mit vernünftigen Zeitkonstanten. Die zweite Alternative ist die leitende Insel, die ein quadratischer Hut ist, der über jeder p-Insel und dem angrenzenden Oxyd aufgetracht ist. Bisher sind die leitenden Inseln fotolithografisch erzeugt worden durch Auxdampd^n von Gold oder Silicium auf die ganze Anordnung, gefolgt von der Anwendung eines Fotolacks zur Erzeugung einer Ätzmaske, um ein sehr feines, quadratisches Gitter des leitenden Films zu entfernen und eine leitende quadratische Insel, die auf jede p-Insel zentriert ist, zurückzulassen.
Die Inseli erhöhen die Diodenkapazität in gewissem Ausmaß (was nachteilig sein kann), sie erhöhen aber auch stark das effektive Strahlauftreffgebiet und reduzieren den erforderlichen Abtaststrahlstrom. Wenn die Streifen zwischen den Inseln schmal genug sind, kann das Aufladen des Oxyds auf ein vernachlässigbares Niveau reduziert werden. Wegen der Verfahrensschritt-Wiederholungsschwierigkeiten ist die erneute Ausrichtung eine Hauptschwierigkeit bei der Herstellung von Vorrichtungen mit Anordnungen leitender Inseln.Wo wirksame
809885/1210., . ' BAD A
Ausrichtung erhalten worden ist, haben sich GoldinseTn wie erwartet verhalten. Jedoch ist nunmehr die Gegenwart von feinen Löchern im Oxyd kritisch, da die Hetallinsel ein großes Kontaktgebiet für den Strahl zur Unterlage durch die feinen Löcher hindurch darbietet. Auch tr^t der gesonderte Verarbeitungsschritt zu einer Erhöhung öe^ cchlrmher-
bei.
Gernöa (5er> ^-r-f-indnnp vrerden die leitenden Inseln durch pjjne e?v.£i\rhe elektrolyt!sehe Methode erzeugt, die billig auszuführen 1st, (''ie Inseln genau auf die Dioden platziert, ohne dai3 hierzu eine Ausrichtung erforderlich wäre, und die das Strahlauftreffgebiet stark erhöht, ohne daß die Diodenkapazität nennenswert erhöht vriirde.
Im Effekt wird sich beim Elektroplattieren von Gold oder Nickel oder anderen geeigneten Leitern auf die Seite der Diodenanordnung des Schirms das Metall nur auf den p-Inseln der Dioden niederschlagen. Der Plattierstrom fließt · durch die Dioden in Durchlaßrichtung, das ein kritisches lierknal der Erfindung ist.
Im folgenden ist die Erfindung anhand der Zeichnung beschrieben; es zeigen:
Fig. 1 eine Schnittansicht eines Teils eines erfindungsgemäß hergestellten Schirms, ■
Pig. 2 eine entsprechende Ansicht einer alternativen Ausführungsform und
909885/12 1.0 BAD OMQIDft^^, . ?
Fig. 3 eine entsprechende Ansicht einer dritten Ausführungsform.
Die entsprechend den Lehren der obengenannten belgischen Patentschrift hergestellte grundsätzliche Schirmänordnung besteht aus einer η-leitenden Halbleiterunterlage 10 mit einer Reihe Dotierstoffzonen 11, die in eine Oberfläche eindiffundiert worden sind und .eine Vielzahl pn-übergänge ^ bilden. Die Übergänge wirken als Ladungespeicherelemente. Der isolierfilm 12 bedeckt die obere Oberfläche ausgenommen der Öffnungen (üblicherweise kreisförmig) über den diffundierten Zonen, um den (nicht dargestellten) Abtastelektronenstrahl von der Halbleiterunterlage 10 zu isolieren. Entsprechend der Erfindung werden dann Metallinseln 13 auf den Bereichen, die vom Isolator 12 nicht abgedeckt sind, nach einer der folgenden Methoden niedergeschlagen.
Ein Metall, wie Gold, Nickel, Kobalt, Palladium, Platin wird direkt auf die in der Isolierschicht 13 freiliegenden Bereiche elektr©plattiert. (Die selteneren Metalle der Platingruppe, hömlich Rhodium, Osmium, Iridium und Ruthenium sind weitere Möglichkeiten.) Silber und Kupfer sind offensichtliche Alternativen, jedoch neigt Silber dazu, zu wandern. Kupfer diffundiert in die üblichen Halbleiter ein, und seine Gegenwart in Halbleitervorrichtungen wird all- ' • gemein als unerwünscht befunden. Das nachstehend wiedergegebebene spezielle Beispiel dient zur Erläuterung dieses Aspektes
909085/1210
- 5 der Erfindung.
Eine Siliciumscheibe mit einer (η-leitenden) Basiszone eines spezifischen Voider Standes von 10 Ohm cm und einer hexagonal en Diodenanordnung, die durch Eindiffundieren von Bor in Bereich? mit 8 Mikrometer Umfang bei einem Mittenabstand von 15 Mikrometer (definiert durch einen Siliciumdioxyd-Isolierfilm) erzeugt worden sind, wurde in HF gereinigt und in ein GoIdcyanid-Elektroplattierbad eingetaucht. Das Bad bestand aus 21,3 g pro Liter KAu(CN)2 und 50 g pro Liter (NH^)2HCgH5O7. Das Bad wurde bei 650C gehalten. Der Schirm wurde zur Kathode gemacht und die Stromdichte wurde auf 4 Milliampere/cm, bezogen auf das exponierte Silicium, eingestellt. Nach einstündigem Plattieren bedeckte eine 6-8 Mikrometer dicke Goldschicht jeden Diodenbereich.
vDieses Beispiel ist für mehrere Prozeduren repräsentativ, die sich zum Erreichen des BrfindungsZiels eignen, nSmlich einen leitenden Metallfilm in genauer Ausrichtung über jedem Diodenspeicherelement zu erhalten. Während im vorstehenden Beispiel der Metallfilm Gold ist, ist das speziell gewählte Material für das erfindungsgemäße Verfahren nicht kritisch, und es liegt offensichtlich im Bereich fachmännischen Könnens, einen geeigneten Elektrolyten nebst Anode zum Erhalt des gewünschten Niederschlages zu bestimmen.
909808/1210
BAD ORIGINAL
Als Alternative für den Elektroniedersehlag der Metall-' inseln hat sich das stromlose Paktieren als besonders wirksam erwiesen. Unter Vermeidung dieser Methode erhält man einen gleichförmigen Metallniederschlag auf den exponierten Halbleiter, wobei praktisch kein niederschlag auf den isolierenden Bereichen auftritt. Wickel, Kobalt und Platin sind zu diesem Zweck für den stromlosen Miederschlag besonders geeignet. Stromlose Nickelplattierbäder sind allgemein bekannt. Eine besonders v/irksame stromlose Kotflltplattierlösung ist in der US-Patentschrift 3 306 830 beschrieben. Die Methode zum Niederschlagen eines Metalls auf die Schirmanordnung gemäß der Erfindung ist einfach, sie erfordert nur eine Vorreinigung (beispielsweise in HF) und ein Eintauchen in die stromlose Plattierlösung.
Die Dicke des Niederschlags in jedem der vorstehenden Fälle wird hauptsächlich von der gewünschten Struktur abhängen. Eine Minimaldicke von annähernd 300 £ ist adäquat.
Eine weitere Ausführungsform ist in Fig. 2 dargestellt, in derides der Elemente 20-23 den Elementen 10-13 der Fig. 1 entsprechen. In diesem Fall läßt man den Niederschlag über denjenigen Punkt hinaus weitergehen, welcher zur Erzeugung der Anordnung nach Fig. 1 erforderlich ist. Wenn die Dicke zunimmt, wird die Schicht die in Fig. 2 dargestellte Form anzunehmen beginnen. Diese Form kann im Falle eines Elektroniedersehlags durch wirksame Erhöhung des «Aufwuchs-Vermögens" (throwing power) des Elektrolyten gefördert werden.
90.988-5/1216''
BAD'ORiOfNAi.
Mechanismen zur Verstärkung dieser Eigenschaft von Plattierlösungen sind allgemein bekannt. Y/enn der Niederschlag aufwächst, schützt er effektiv einen größeren Teil des Isolators vor dem Elektronenstrahl, und vermindert daher die Ladungsansammlungseffekte weiterhin. Ein zusätzlicher Vorteil der offensichtlich übergroßen Inseln ist der, daß das Strahlauftreffgebiet vergrößert ist. Die Filmkapazität in Reihe mit der Diode wird gleichfalls erhöht. Beide Erscheinungen sind als wünschenswerte Faktoren beim Entwurf von Schirmanordnungen bekannt.
Eine weitere alternative Ausführungsform ist in Fig. 3 dargestellt. Die Elemente 30-33 entsprechen den Elementen 10-13 der Fig. 1. Hier sind die eindiffundierten Zonen teilweise ausgeätzt, und zwar mit Hilfe üblicher photolithografischer Methoden, und die Hetallinseln sind sowohl innerhalb dieser Ätzgrübchen wie auch auf der Unterlage niedergeschlagen. Die Anordnung ist mechanisch besonders stabil, da die Metallniederschläge in der Unterlage verankert sind, und die Raumladungszone liegt dichter bei der Pöickseite des Schirms (in der Zeichnung die Unterseite), was zu einem verbesserten Auflösungsvermögen der Kamera führt.
Die Erfindung ist anhand einer Anordnung durch pn-Übergänge gebildeter Dioden beschrieben worden, weil dieses diejenige Form der Vorrichtung ist, welche die meiste Beachtung erfährt. Jedoch ist es allgemein bekannt, daß Übergangsvorrichtungen auch unter Verwendung von Anordnung mit einer Metall-
909685/121D
* V
BAD ORIGINAL
- JAHiSiIQ
isolator-lialbleiter-'^chichtfolge hergestellt werden können. Gleichfalls ist bekannt, daß eine gleichrichtende Sperrnchicht durch gewisse I-Ietall-Halbleiter-Kontakte hergestellt v/erden kann, wozu auf die Schottky-Sperrschicht verwiesen wird. Für die Zwecke der Erfindung ist es lediglich wesentlich, daß eine gleichrichtende Sperrschicht in der Kalbleiterunterlage erhältlich ist. Der Ausdruck "Sperrschicht" oder "Sperrschicht-Übergang" soll deshalb diesen Zustand in allgemeinster Form beschreiben.
909885/1210■ BAD ORIGINAL"

Claims (4)

  1. Patentansprüche
    .1. jVerfahren zum Herstellen einer Bildspeicherröhre, deren Speicherglied aus einem halbleitenden Kristall aufgebaut ist, dessen Hauptmasse vom einen Leitungstyp ist und dessen eine Oberfläche eine Reihe diskreter Inseln des entgegengesetzten Leitungstyps aufweist, wobei diese Oberfläche mit einer durchgehenden Isolierschicht bedeckt ist, die nur über den Inseln offen ist, und wobei eine gesonderte leitende Insel mit jeder der halbleitenden Inseln verbunden und durch die Isolierschicht gegenüber der Hauptmasse des Kristalls isoliert ist, dadurch gekennzeichnet, daß die leitenden Inseln entweder durch einen selektiven elektrolytischen oder stromlosen Niederschlag auf den halbleitenden Inseln erzeugt werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß v die Hauptmasse des Kristalls in einem elektrolytischen Goldplattierbad kathodisch gemacht wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Niederschlag zumindest so lange fortgesetzt wird, bis das Niederschlagsgebiet jedes Bereichs das von der Isolierschicht exponierte Gebiet überschreitet.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Teil jedes freiliegenden Bereichs vor dem Niederschlag abgeätzt wird.
    909885/121 Ö
    BAD OfItGtNAL
    L e e r s e i t e
DE19691936967 1968-07-26 1969-07-21 Verfahren zum Herstellen einer Bildspeicherroehre Pending DE1936967A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US74786668A 1968-07-26 1968-07-26

Publications (1)

Publication Number Publication Date
DE1936967A1 true DE1936967A1 (de) 1970-01-29

Family

ID=25006983

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691936967 Pending DE1936967A1 (de) 1968-07-26 1969-07-21 Verfahren zum Herstellen einer Bildspeicherroehre

Country Status (6)

Country Link
US (1) US3575823A (de)
BE (1) BE736497A (de)
DE (1) DE1936967A1 (de)
FR (1) FR2014727A1 (de)
GB (1) GB1249714A (de)
NL (1) NL6911306A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746908A (en) * 1970-08-03 1973-07-17 Gen Electric Solid state light sensitive storage array
NL7202215A (de) * 1972-02-19 1973-08-21
US3901736A (en) * 1973-10-30 1975-08-26 Gen Electric Method of making deep diode devices

Also Published As

Publication number Publication date
NL6911306A (de) 1970-01-29
FR2014727A1 (de) 1970-04-17
BE736497A (de) 1969-12-31
GB1249714A (en) 1971-10-13
US3575823A (en) 1971-04-20

Similar Documents

Publication Publication Date Title
DE1954694C3 (de) Signalspeicherplatte für eine Aufnahmeröhre mit einer Elektronenstrahlquelle und Verfahren zu ihrer Herstellung
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE1080696B (de) Transistor, insbesondere Unipolartransistor, mit einem ebenen Halbleiterkoerper und halbleitenden, zylindrischen Zaehnen auf dessen Oberflaeche und Verfahren zu seiner Herstellung
DE1959889A1 (de) Mit Ladungsspeicherung arbeitende Einrichtung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE2259197A1 (de) Elektrolumineszierende diode
DE3109074C2 (de)
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE1805994A1 (de) Metall-Halbleiterdiode mit hoher Abbruchspannung und geringem Streuverlust,sowie Verfahren zu ihrer Herstellung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1589695A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE3312053A1 (de) Verfahren zum verhindern von kurz- oder nebenschluessen in einer grossflaechigen duennschicht-solarzelle
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1936967A1 (de) Verfahren zum Herstellen einer Bildspeicherroehre
DE2031831A1 (de) Halbleiterdiode und Verfahren zu ihrer Herstellung
DE3006716A1 (de) Verfahren zum elektroplattieren
DE3527269C2 (de)
DE1002472B (de) Verfahren zum Anloeten von Elektroden an einen Halbleiter
DE2350527A1 (de) Ladungsspeichertargetelektrode und verfahren zu deren herstellung
DE2100731A1 (de) Dotierter metallischer, elektrischer Dünnschicht Verbindungsleiter fur mikroelektromsche Konfigurationen, insbesondere für Sihcium-Planardioden, Transistoren und monolithische integrierte Schaltungen