DE1934220C3 - Vorrichtung zur Wartung und Prüfung von elektronischen Datenverarbeitungsanlagen - Google Patents

Description

Die Erfindung betrifft eine Wartungs- und Prüfvorrichtung für elektronische Datenverarbeitungsanlagen, die entweder im lokalen Speicher oder in einem Zusatzspeicher Überwachuugs- und Prüfprogramme gespeichert haben, um alle Teile der Datenverarbeitungsanlage einschließlich der Ein- und Ausgabegeräte prüfen und überwachen zu können.

Bedingt durch den sehr komplexen Aufbau einer modernen Datenverarbeitungsanlage mit ihren vielen externen Geräten, wie Kanälen, Ein- und Ausgabegeräten und Speichern, ist es wünschenswert, in einem derartigen System eine automatische, programmgesteuerte Prüfeinrichtung vorzusehen, die in der Lage ist, fehlerhafte Schaltkreise und Programmschrittt" oder falsche Aufzeichnungen auf Speichern zu erkennen und zu lokalisieren.

Automatische Überprüfungen und Korrekturen von elektronischen D itenvcrar'xiHiiigsanlagen ind prinzipiell bekannt. So gehl /. Ii. aus der Liter «Uirstelle IRl' Tiansaetions on Reliability anil Control. %(), insbesondere S. 21 his 24. her\or, duo derartige Prüflingen meist auf einem Vergleich gespeicherter Bezugssigiiulc mit denjenigen Signalen beruhen, die von TeilcieniLiiien der Zentraleinheit gelici'.Tt werden.

Auch ist es durch die deutsche Auslegeselini' i "! !Olli') bekannt, ein gerade ablaufendes Programm in der UarenverarbiMungsaulage z·-'. unterbrechen, um an diener Stelle ein Prüfprogramm ablaufen zu !.-ssen. Die Einrichtung nach dieser Auslegesvhrift ist dadurch charakterisiert, daß innerhalb der Maschine neben den Speicherzellen für da> normale Programm

'-ο Speicherzellen für die Befehisworte des Zusatz- oder Prüfprogramms vorgesehen sind und daß eine den Programmablauf überwachende Koinzidenzschaltung vorgesehen ist, die ein Kriterium z. B. in Form eines Schaltbefehls zur Unterbrechung des normalen

<5 Programms und damit eine Abarbeitung des Zusatz- oder Prüfprogiamms dann und nur dann abgan, wenn die eine Unterbrechung zulassende Markierung in einem Befehlswort des normalen Programms /n einer Zeit auftritt, in der extern Daten zur Ver-

arbeitung anliegen, was der Datenverarbeitungsanlage durch ein Signal angezeigt wird, oder in der das einschalten von Prüfprogrammen in das anlautende Pr · gramm vom Bediener durch Betätigung eines Sch;; ters an der Konsole gewünscht wird. Be; der Unter

brechung des normalen Programms wird in einer be stimmten Speicherzelle des Speichers eine Nachricht gespeichert, die eindeutig die Stelle des normalen Programms kennzeichnet, an der es unterbrochen wurde, so daß nach Aufarbeitung des Zusatz- od..

Prüfprogramms das normale Programm an der en sprechenden Stelle fortgesetzt werden kann.

Diese bekannte Einrichtung hat jedoch den Nachteil, daß ein relativ hoher technischer Aufwand erforderlich ist, um die Fehlerstellen in einer Datenver-

arbeitungsanlage, insbesondere auch in den Kanälen und in den externen Ein- und Ausgabegeräten, zu lokalisieren.

Es wurde auch schon vorgeschlagen, eine Einrichtung zur Prüfung der Zentraleinheit einer clektro-

nischen Datenverarbeitungsanlage mittels Prüfprogramm dadurch durchzuführen, daß Steuer- und Übertragungseinheiten zur wechselseitigen Verwendung des Lese- Schreibspeichers und des Festwertspeichers der Anlage als Mikroprogrammquelle für

die Steuerung der Prüfoperationen vorgesehen sind. Die Einrichtung besteht also in einer Kombination des Lese-zSchreibspeichers und des Festwertspeichers als selbstumschaltende Quellen für grundlegende Prüf-Mikrooperations-Steuersignale, wobei der Lese-

Schreibspeicher Bezugssignale zum Vergleich mit denjenigen Signalen bereitstellt, die von Teilelementen der Zentraleinheit geliefert werden, deren Prüfung durch Prüf-Mikrooperationen gesteuert wird. Obwohl auch hier bereits schon ein Teil der vorhandenen Datenverarbeitunsanlage mit zur Prüfung und zur Lokalisierung von Fehlern ausgenutzt wird, ist auch diese Einrichtung noch technisch sehr aufwendig im Verhältnis zu ihrer Möglichkeit, Fehler zu lokalisieren, da sie nur au; die Zentraleinheit beschränkt ist und keine Fehler in den Kanälen, externen Speichern und oder Ein- und Ausgabegeräten feststellen kann. Außerdem ist es mit den bisher bekannten Prüfein richtungen nicht möglich, von entfernten Datenstationen aus Fehler in der Zentraleinheit zu lokalisieren und zu korrigieren.

Aus Proceedings Seininai on Automatic Checkout Techniques, Battelle Memorial Institute, September 5. 6 und 7, l%2, ist es bekannt, Rechenma

Cl ft:

1 334 220

*■ innen selbst zu Testzwecken und Prüi7wi.vr.eii ai Kiuazen. Sn ist ζ H. in diesem Artikel abgegeben,

i'.iß die Rechcnunlug.: zum Prüfen ihrer Hin- und A :r^.ibegeriiti" und zum Überprüfen ihrrr i.iknie'i

I "holten dun h eingebaute Fehlerprograinme, die

« -!uJer Zentraleinheit aus initialisiert werden können, !■■•erwacht wird. Ein Nachteil dieser Anordnung und

.· ί biihei bekanntgewordenen Anordnungen /i:r

\ iiierüberwachiir.g in Datenverarbeitungsanlagen

■telu darin, daß die Fehlerüherwachtmgspremime nur von der Zentraieinheii aus initialisiert .den können und daß auch das Laden dieser Fehlibrnvachungsprogramme in die Datenverarbei- :igsanlage nur an der Zentraleinheit möglich ist.

Lser Nachteil tritt insbesondere dann in Erseheiiig, wenn es sich um sehr komplexe Datenverarbei-

uisunlagen mit Datenfeinverarbeitungsstationen

! Satelliienrecbnern handelt, in denen fehler spo-

iseh auftreten.

Der Erfindung liegt deshalb die Aufgabe zugrunde.

■z Prüfeinrichtung mit einem sehr geringen tech-

.hen Aufwand unter Ausnutzung schon vorhan-

ier Schaltkreise und Speicher in c'cr Datenv-rarbeligsanlage zu schaffen, die eine automatische und .inuelle Prüfung und Lokalisierung der Fehler in Jr mehrere Anwendungsprogramme verarbeiten-Ii Datenverarbeitungsanlage von entfernten Statio-

■ a aus ermöglicht, ohne daß gerade ablaufende Pro r.imme wesentlich gestört und verzögert werden.

Die erfindungsgemäße Lösung der Aufgabe besteht ':.rin, daß zur Prüfung einer gleichzeitig mehrere . π Wendungsprogramme verarbeitenden Datemer- ::beitungsanlage eine oder mehrere Fernbedienungs-'.:tion(en) vorgesehen ist bzw. sind, die über eine im 'citmultiplexbetrieb arbeitende Anpassungssteueritiheit mit der Datenverarbeitungsanlage verbunden ,■>t bzw. sind und vein der bzw. denen aus die Über-■.achungs- und Prüfprogramme selektiv initialisiert .■■erden, i'nd daß Signale, wie Adressen, Befehle und Daten, die den jeweiligen Status eines zur Überprüfung ausgewählten Teils der Datenverarbeitungsanlage anzeigen, im Start/Stopp-Betrieb auf die Fernbedienungsstation(en) zum Zwecke der unmittelbaren Auswertung mit manueller Eingriffsmöglichkeit übertragen werden.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Der Vorteil der erfindungsgemäßen Uberwachungs- und Prüfvorrichtung besteht darin, daß die Überwachungs- und Prüfeinrichtung ein integrierter Bestandteil der Datenverarbeitungsanlage ist, wodurch kein getrennter Eingabespeicher für Überwachungs- und Prüfinformationen und kein getrennter Festwertspeicher für die Überwachungsprogramme erforderlich ist, und daß eine Überprüfung der Datenverarbeitungsanlage ohne Störung der ablaufenden Anwendungsprogramme möglich ist. Vielmehr ist es ohne zusätzlichen Schaltungsaufwand möglich, die mit dem Datenverarbeitungssystem direkt integrierte Überwachungs- und Prüfeinrichtung von einer entfernt stehenden Datenstation, z. B. einer Fernüberwachungsstation, von jedem Ort aus zu steuern und zu überwachen.

Ausfühnr.igsbeispiele der Hi findung werden min an Hand der Zeichnungen näher beschrieben. Hs zeigt Fig. 1 ein Blcckdiagramm der allgemeinen Organisation eines Systems, das einen beispielsweisen I Iniversal-Ailani"·' enthält.

Fig \A bis 2 D Darstellungen, die in DaieniluiJ diagrammen oder anderen Figuren verwende werden,

Fia. 3A das in Fig. 3 B empfangene Informa tionsformai,

Fig. 3B ein Datenflußdiagramm der Emplana^ und Steuerteile des Adapters,

Fig. 3C ein Flußdiagramm des Sendeieües de· Adapters,

ίο Fig. 4 ein Datenflußdiagramm des Steuerteiles de: Datenverarbeitungssvstems, welches den Aiiapte¹ enthält und über diesen geprüft wird,

Fig. 5A bis 5C nach Verbindung gemäß Fig. " ein Datenflußdiagramm der zentralen Recheneinhei und der Lokalspeieher des Datenverarbeitungs systems mit dem Adapter,

Fig. OA bis 6E bei Anordnung gemäß Fig. ( ein Datenflußdiagramm des Hauptspeicher-Unter systems derselben Datenverarbeitungsanlage.

ao Fig. 7 A bis IC nach Verbindung gemäß Fig." ein Dater.fiußdiagramm t'.-.» E A-Untersystems der selben Datenverarbeitungsanlage,

Fig. 8 ein Datenflußdiagramm der Status-Über wachungs-Einheit. Diese Einheit, die als Herzstück

as für die Sammlung der Schaltungsstellungen und die externe Übertragung dient, enthält auch die externer Anzeigelampen und die manuellen Bedienungsele mente für die Herstellung der Verbindung zwischer Bedienungspersonal und System,

Fig. 9 bis 14 Zeitdiagrainme, die den Zeitabiaul in verschiedenen Abschnitten des Systems mit den Adapter zeigen,

Fig. 15 A und 15 B Ablaufstellen der Systemoperation, die im Adapter durchgeführt oder von diesengesteuert werden,

Fig 16 Einzelheiten des Stcuerabschnittes de> Adapters,

Fig. 17 in Form eines Diagramms die Funktionen die von dem Adapter ausgeführt werden bei dei Fernüberprüfung zur Fehlersuche in den Systemen mit einem solchen Adapter.

Die Ausführungsbeispiele befassen sich mil einem Wartungs-Lfniversal-Adapter, nachfolgend mil SERAD bezeichnet, der ein kompaktes, einfache·· und genormtes Bindeglied zur Prüfung und zum Frage- und Antwortspiel zwischen einem Datenverarbeitungssystem und externen Geräten bildet. Ein bit-seriell binär codiertes Verbindungssystem dient der Übertragung von Nachrichten einschließlich der Prüf-Steuer-Informationen zur Fehlersucne von dem externen Gerät zum Adapter und zur Übertragung von Antwortnichrichten einschließlich der Systemstatuserkennung vom Adapter zu den externen Geräten. Dt Adapter kann also das in Frage kommende System voll steuern und auf die Prozeßüberwachung ansprechen, wodurch der Wirkungsgrad des Systems mit Ausnahme der Stromquellen für Adapter und System für die Durchführung von Fsrh!ersuchverfahren nicht kritisch ist,

Somit umfaßt der Adapter der vorliegenden Erfindung Schaltungen für die Steuerung des Adapters und des Fremdsystems, in welchem sich der Adapter befindet, i'nd zwar mit Signalen, die mit Nachrichten von einem externen Gerät empfangen werden. Dices Nachrichtenverbindung ist genormt und "(stattet den Anschluß einer Vielzahl von lokalen up Fern-Priilgeräten an den Adapter. Zur Norruing gehört im beschriebenen A'.isführiinesbeispici 1K¹ binäre Co

(Jierung der Prüf- und Antwortnachrichten in bitseriellen Signalen einschließlich Start- und Stop-Bitsignalen, wobei die zuletzt genannten aufeinanderfolgende Signalgruppen (Bytes) innerhalb einer Nachricht begrenzen und so den Empfang von Bytesignalen in Gruppen erleichtern. Wirtschaftlichkeit und Wirkungsgrad der Organisation der internen Verbindung mit dem Fremdsystem werden verstärkt durch Stcuerverbindungen vom SERAD, die nur Steuerelemente des Fremdsystems tasten, und zwar im besonderen durch Verbindungen zu den Taktsteucrungcn des Systems, zu Mikrooperationssteuerungen und zu einem PufTerrcgister der Anzeigckonsole des Systems. Weitere Vorteile werden dadurch erziel!, daß einige der Torschaltungen, über welche der Adapter Signale an die System-Steuerregister für Mikroopcrationen überträgt, räumlich mit dem System integriert werden. Obwohl der Adapter bei dieser Anordnung keinen direkten Zugriff zu den Eingiingen aller Trigger, Register und anderen Elemente des Fremdsystems hat, die geprüft werden müssen, reicht für die Fehlersuche an vielen Systemkomponenten die Möglichkeit aus, diese Elemente indirekt über die Verbindung SERAD-Stcuerregister-Anschlüsse zu betätigen.

Mit dem festgehaltenen Systemzustand kann das Prüfpersonal versuchen, die spezielle Ursache einer Fehlerantwort zu lokalisieren, indem es die Statusanzeiger der Anzeigetafel des Systems beobachtet. Bei Bedarf kann eine Fehlersuchinformation durch das Personal per Telefon von einer entfernt liegenden Prüfstelle eingeholt werden, die mit dem SFiRAD verbunden ist. Zur Unterstützung dieses Personals können Statusaufzeichnung°n an die entfernte Station über den SERAD zur Inspektion und Analyse übertragen werden. Derartige Aufzeichnungen werden als Nachrichten an eine entfernte Station nach folgendem Schema übertragen:

Ein wirksam organisiertes System zum Sammeln und Übertragen von Statusaufzeichnungen arbeitet über Fehlerzustands-Übertragungsschaltungen des SERAD und überträgt binäre Nachrichten einschließlich der Systemstatus-Aufzeichnungen an externe Geräte. Zu diesem Zweck ist der SERAD mit einem bit-seriell binär codierten Übertragungskanal ausgerüstet. Start- und Stop-Bits werden durch den SERAD an die Nachrichten-Bytes der Statusaufzeichnungen als Hilfe für den externen Byte-Empfänger angehängt. Die Statr.saufzeichnungen stellen den Status zu einem früheren Überwachungszeitpunkt der Register, Statustrigger und anderer Elemente des Systems dar, an welchem das Untersystem für die Aufzcichnungssammlung angeschlossen war. Externe Einheiten, die diese Nachrichten empfangen, können zur Speicherung und Analyse dieser Nachrichten zwecks Fehlersuche im System programmiert sein.

Auf Grund von externen Anforderungen arbeiten die Schaltungen im SERAD zusammen mit Schaltungen in der Konsoleneinheit zur wahlweisen Überwachung des Systemstatus und zur Übertragung von Nachrichten über den überwachten Status an externe Einheiten. Die Statuserkennung in solchen Nachrichten kommt entweder von einem Pufferspeicher in der Konsolo, der Fehlerstatussignale byie-seriell aus dem Konsolenbyteregister empfängt oder von dem obenerwähnten Byte-Register direkt. Bei der übertragung empfängt der SERAD Konsolcnbytes (10 RiIv). trennt zwei Bits von jedem Byte ab (Paritätsbit und Konsolen-Paritäts-Prüfbil), überträgt diese in separate Bytes, hängt an diese verstümmelten Bytes ein im SERAD erzeugtes Paritätsbit und die das Byte begrenzenden Start- und Stop-Bits an und überträgt die modifizierten Bytes bit-seriell aus dem binären Ausgangs-Übertragungskanal. Die aus den Konsolcnbytes herausgenommenen Paritäts- und Prüfbits werden aufbewahrt und zu Prüfbytes zusammengesetzt, welche zwischen den Statusbytes (ein

ίο Prüfbyte auf vier Statusbytes) übertragen werden, wobei den im SERAD erzeugten Paritätsbits Start- und Stop-Bits angehängt werden. Diese Trennung von Statusbyte^ und Prüfbytes ermöglicht es, Konsolenfehlcr von anderen Systemfchlern zu unterscheiden.

Zum Prüfen eines Systems mit Hilfe von SERAD in progressiver Form gehören: Prüfung des Betriebsstatus von SERAD; Prüfung des Betriebsstatus der Torschaltungen, die den SERAD und das Mikro-

ao Operations-Steuerregister des Systems miteinander verbinden; Prüfen des Steuerregisters und des einen Teil dieses Registers bildenden Steucrabschnittes; Prüfen des Status des aus dem SERAD und der Konsole bestehenden Untersystems auf den Status

»5 der Überwachung, Anzeige und Fehlerstatus-Übcitragung hin sowie Überprüfen des Status anderer Abschnitte des Fremdsystems und seiner Satellitereinheiten. Die zuletzt genannten Prüfungen könne ι stufenweise fortschreiten von der direkten Prüfui ς

des ganzen Steuerabschnittes zur indirekten Prüfu; ■<· anderer Elemente der zentralen Vcrarbeitungscinlu ι bis hin zu indirekten Prüfungen des gesamten Zi
tralspeichers und schließlich der indirekten Prüfu■ g der E/A-Kanäle und der peripheren Einheiten.

Zu den Verbindungen zwischen dem SERAD u <d dem Fremdsystem gehören folgende:

1. Verbindungen zur Konsole zur Simulation ν
manuellen Schaltvorgängen, wie Drücken ν

Knöpfen und das Drehen von Wählscheiben;

2. Verbindungen zu den Zykluszeitsteuerung
und dem Hauptsteuerregister für die Mikn operation des Fremdsystems, letzteres durch Gruppenschaltungen, die räumlich mit den

Schaltungen des Fremdsystems integriert sind,

und

3. Verbindungen zu Systemdaten-Registern über einen externen Schalter in der Zentraleinheit des Systems.

Die Steuerregisterverbindungen gestatten die wahlweise Festsetzung eines Status sowohl im Steuerregister als auch an anderen Stellen im Fremdsystem über die EMIT-Verbindungen des Steuerregisters zu

anderen Elementen der Zentraleinheit des Fremdsystems. Das Ansprechen des Fremdsystems auf Prüfungen, die vom SERAD eingeleitet sind, ist möglich durch Untersuchung der momentanen Rückkopplungsstellungen des Fremdsystems in den SERAD-

Vergleicherschaltungen. Dazu gehört lediglich die Überprüfung des momentanen Zustandes des Adreßteiles des Mikrooperations-Steuersystems, das mit Steuerregister verbunden ist. In bestimmten Fällen gehört dazu einfach der Ausschließlich-Oder-Ver-

gleich der Bezugsinformation mit zwei bestimmten Adreßbus des Steuerspeicher-Adreßtciles. Diese als A- und B-Verzweigungsadreß-Steuerbits bekannten Bits werden mit entsprechenden A- und B-Beziies-

w V K hi A

di 11 D in eii A W Fi ge

scl scl fa« eir op

u!
rü
ich

bitsignalcn verglichen, clic die an den SIiRAI) in der externen l'rüfnaehrieht gesendete Piüfinfonmition begleiten. Verbindungen anderer Syslemelcmente, /-. IJ. Register, Statuslrigger usw., mit der Λ- und B-Verzwcigungswahlschaltung setzen den Status dieser anderen Elemente in Beziehung zu dem A- und U-Verzweignngsbit und gestatten damit die Beobachtung der meisten gruben (iiit.-Schlucht-Prüfungen, obwohl die Ursache und oder Lage eines Fehlers so noch nicht angezeigt wird.

Die normalen Datenlhißwege p^Uitlcn es. den Inhalt des Konsolenregisters in den Datcnliuti /.u leite:), wodurch das Ergebnis einer manuellen Operation durch Λ- und B-Verzweigungsprüfungen ermittelt werden kann. Die SIiRAD-Verbindungen parallel zu den manuellene Steuerungen auf dei Konsolentafel ermöglichen eine SFRAD-Simulation manueller (in gabeopcrationcn. die an den Konsolentasten und Wählscheiben durchgeführt werden. Das dient als Basis zum Prüfen der Konsoleneinheit einschließlich ihrer internen Steuerungen und der zugehörigen Fehlcrzustands-Überwachung sowie der Anzeige-Übertragungssehaltungeri.

Die System-Organisation

In I" ig. I ist der Universal-Adapter (SIvRAD) als getrennte Einheit 1 in einem größeren Datenverarbci tungssyslem gezeigt, das einen Hauptschallungsal schnitt 2 und eine Konsoleneinheil 3 umfaßt. Die Konsole enlhiilt die manuellen Steuerungen und die Anzeigetafel des Fretndsystems. !Line Verbindung 24 ist vorgesehen zur bit-seriellen Übertragung der Stalussiynale von den internen Registern, Slatnstriggern und anderen zugehörigen Schaltungsprüfpunkten im Hauptabschnitt 2 auf die Konsole Die Schaltungen in der Konsole sammeln diese Statussignale für die Anzeige aiii den Tafelanzeigen, für die Speicherung in KonsolenpulTern in Blockeinheiten, für die Übertragung auf externe Prüfgeräte über den SIiRAD und für das Anlegen dieser Signale an den Hauptabschnitt zwecks Speicherung und/oder weiterer Behandlung.

Nicht dargestellte Torschaltungcn und die Wahl- ^ehaltungcn im Hauptabschnitt 2 überwachen wahlweise zahlreiche Schaltungspunkte im Fremdsystem sind übertragen entsprechende Statussignalc von jeweils einem Punkt zu einer gewissen Zeit auf die Verbindungsleitung 4. Diese Tätigkeit wird durch die Konsole gesteuert. Die Steuerung von der Konsole her erfolgt über codierte Wahlsignalc, die über eine Anzahl von Wahl-Steuerleitungen 7 gesendet werden.

Die Unterabschnitte des Hauptabschnitts 2 tragen die Bezeichnungen: Hauptspeicher 10, E/A-Kanäle 11, Steuerteil 12, Register und Rechenschaltung 13. Die Unterabschnitte 12 und 13 sind zusammengefaßt in der Zentraleinheit des Systems. Teile der Zentraleinheit werden durch die Kanäle 11 zur Eingabe/ Ausgabe in bezug auf den Speicher 10 verwendet. Während einer solchen Benutzung werden andere Funktionen der Zentraleinheit vorübergehend aufgegeben.

Der SERAD prüft in Verbindung mit externen Prüfgeräten den Hauptabschnitt 2 über seine Anschlüsse zum Steuerteil 12 und andere später zu beschreibende Anschlüsse. Diese Verbindungen umfassen die Eingabeverbindungen für die Festsetzung eines Status 15 von dem SERAD zu einem Mikroopcrations-Steuerregister ROSDR (F i g. 4) im Abschnitt 12, die Verbindungen für den zyklischen Steucreingang 16 zur Hauptsysteni-Taktsteucrung (F" i g. 4) und die Ausgangs- oder Abfühlverhindungen (A-, B-Bitleitungen) zum SERAD von den Sequenz-Verz.weigungs-Schaltungen im Steuerteil 12. Der Hauptabschnitt 2 kann vom SERAD während der Prüfung ganz gesteuert werden. Bei dieser Steuerung empfängt dir Hauptabschnitt zyklische Steuerimpulse entweder asynchron vom SIiRAD oder von

ίο seiner internen System-Taktsteuerung unter SERAD-( ben'/vch'.irig.

SFRAD prüft außerdem die Konsoleneinheit 3 über die manuellen Simulationsverbindimgen 20, die manuell betätigte Drucktasten und Wählscheiben auf der Konsolenlafel (Fig. SB) elektrisch parallel schalten.

SERAD und die Konsoleneinheit übernehmen zusammen die Datenübertragung nach außen über die S!euerleitiingen 22 und die Datenleitungen 23. Der

to SERAD gibt die Statusnachrichtensignale mit einer zu¹,ätzliehen Gruppe von Start- und Stopbits in hitserieller Form nach außen. Die Ncduiehtensignale werden über den binären Verbindiingsanschluß 24 nach außen geführt.

as Der Anschluß 24 stellt grundsätzlich eine /weiwege-Nachrichtenverbindung zwischen dem SERAD und einem entfernt stehenden Prüfgerät, wie z. B. dem Gerät 25, her (Prüfnachrichten in dem SFRAD, Statusnachrichten aus dem SFRAD an das entfernte Gerät) und Finbahnverbindungen (Prüfnachrichten in den SERAD) aus dem lokalen Platlenspeichergerät 26, das wegen der Wirtschaftlichkeit nur im Wiedergabebetrieb läuft. Im bevorzugten Ausführung¹ ispiel erfolgt die Nachrichtensignalübcrtragung in beiden Richtungen bit-seriell, wobei jede Bytegruppe 11 Bits umfaßt und zwei Start- und Stop-Bits für die Empfangssynchronisation enthält. Am Anschluß 24 kann ein herkömmlicher Modulator Demodulator für die Modulation und Demodulation der Ubertragungsimpulse eingebaut werden. Mit einem externen Rechengerät an Punkten wie z. B. dem Punkt 25 kann der SIiRAD dazu benutzt werden, die Auswertung der Giundkonstruktion und Herstellungsprüfungen auf dem Fremdsystem durchzuführen. Bei weniger komplizierten Geräten, wie /.. B. dem Plattenstapel 26 (I.D-Registcr) kann der SERAD bei der Fehlersuche im Feld zu einfacheren Prüfungen benutzt werden.

Bezeichnungen in Datenflußdiacrammcn
(Fig. 2A bis 2D)

In den später zu betrachtenden Datenflußdiagrammen werden die in den Fig. 2 A bis 2 D angegebenen Bezeichnungen verwendet. Zahlen wie 0 und 35 in einander gegenüberliegenden Ecken eines Rechteckes werden als Symbol für ein Register (Fig. 2A) benutzt und bezeichnen die Bitkapazität des Registers (in diesem Fall 36 Bits) und den relativen Wert der in das Register eintretenden Bits (0 — höchster Wert), wenn diese Bits Teil einer Zahlendarstellung sind. Gruppen von parallelen Eingangsverbindungen zu einem Register mit der zugehörigen Torschaltung werden durch horizontale Linien über dem Registersymbol und durch eine von dieser horizontalen Linie abwärts verlaufende Linie für jede Gruppe dargestellt.

Die horizontale Linie stellt eine Gruppe von Eingangs-Torschaltungen dar und ihre vertikale Ver-

I 934 220

I ημυπιημ eine entsprechende fiiiippc von hidiilircM it I iiigaiiiisleilinigeri /in Speisung der luisclial iiiiij'.en. Die An/iilil der I lcmciite in cuter finippe isl propotional der relativen I aiuie der hori/onlalen I mn die (Ium¹ fniipp« d.uslelll. im Vergleich /in Hici. iles pi !■' lrticcliteek'·. Dir Rci'isterpnsilionen. an welche «In. linien dir I ini.'.aiij!spiuppe anjic mIiIus¹¹!! -and. sind ihiirli die Positionen del I nd piinkl« il · 'Π)'Λ·Ιιηπ)Η η I Im i/onlallmicn dclimcil.

Parilal i'inlsclialliilljlCM sind dun h iin Rechteck mil del Hi -si Indium¹ ..1'C daipestellt (I ic 'M)

I 'mschall|>.ulkte sind dun Ii einen Kur- < l.s r i'isl · -III (I π· '( ). Dk !»feile he/ei« hinn die I lul'.i η lilim;' diueli den 1 msi liallpunk' Die Vcrhindiinj' einer fiiuppe Min I nij'ailj'slcilimjvn ή cniei ausgewählten Min \eis<.liii'denen Ausj'aiiplcitmn'sjulippen et leiht¹ aiii'cj'ehen Die Verbindung eiili ι bestimmten <üm Miclwien I uij'anj'sjMiippcn zu r.ner Au·-)¹ anj'siü upp« i'.l links in I ι y. .¹I) j!e/eij.'l

IAIII · he/eiehiiel em Sum.ilhld, da·- im Sleiiei

Ie₁H-Ii¹I (Rf)SI)U 111 I I )> I) des Sk -neilille·. (I M' I) d. ■·. I ieniiK\'-li:ms enlsleht ( licniai'unfi ii von Sh iiinnliH m.Hinnen viin dem Stein-neiM-lei aiii die D.iIi-nMi'ii.illeituii)!!¹!! des I ι« iiiil' ν · -leins eilnlj'en libei I \ill f clilMibindunj'en. Del Sleu.it.il de- I rind •■\-iem·· liel' il dadtiich parallel mil Λ<\\ Mikrohi IeIiI Sli.-iit iinfiiiiiialioiH η /ur Stein ι nnj> dei Sv-temlm

■ ι haltimi'i ii dm kle hiliu main nissijMiale (ιίΙκι die I MII Ausjiiiiij'e). welche al·· Miihr'linunn \'ei .'.ilii iliini'-.d ili ii (/ B Kunst.Miieii) iiiid al·· PmIm loimalion Im du I chlii· ui Iu (/ H /in lndii/ --λ/Ί!' <i η li, .:;,.,,, ,1, ι S\sti 111/11 --.t.illile I'll l< i/V·' -hl I'-' ι ItMH¹I ' llld

SIRAD Dali lillnli

( ,, 111.: I ^Ji di ι I).nsli linn;- ii: .ieu I ii' ⁽ M mid ⁽ <

■ illliall il ι SI KAI) die AnIVi.aii-i Mu-,.- V) I V)II Mil di' ' ii Aii-i Il hl' en μ ι Iu nidi η ■ ιη· I ι π¹' ρ ι''

■ in Mi!t Si .iin hi κ j'i-.lei ΛΟ und λ\ nut ■ mei ka|-.i,ila: ■■.'in |i Il HiI, Ιλι·- ΚιΐΊ-,Ιιί Ml rl an ι'· π Λ' > ΊΙιιΙΙ 2'.' I aiii'i" ι ΙιΙι ι·-¹ eil ιπΐιΙ ι ι π plan;: I ill \.n in ϋ ί η n ...·η ιΐι ( Ι'ιπΙπ.Ίι inn iili π) in bit -ei n il ι Wi ι ' Ue l'i'li ί M IM /Ml 1 hl i II.Ii¹IIIl)¹. 'Κ : all l'i I!' Ulli η " .ii ii ι ii hl'MiMiMinle (Mali:· iiaeliii. hu η ) πι hiiMH-.iiii Weiv .in den Aincliliift 2')I! a.ii·' 11.!"· · ■· ·ι

Da·- Iί lilei in lue;:islei Λ2 ιΐιιρϊ.Ίΐψ! I πίηιΐιιam nieii in h\ ti ι -: 11. ι M t len (inipnin vmhi Ueieui.W) n.'o |.,,l.i I . μ .Iu κ-ΙκΊΐΐ'ΐι H ι ι! ι η; ι ι ι ι γ < ! ι < 11 ί j) j ■ · ti \ ■■>:', ^: liii· ',uiiliii wahlweise in die ■ Ah.ilmiiu *'■' MIi. M< di ·. Ui(IlSlI IS M ;vsi.t,l. Ir ..I ' ¹I hi.;¹;·':

uie'-i.·. Ui.^islijis cine μ'.ΛΜίιι' ι 111· K ι :ΐιΙι;·ηι .ii κ -n d ί Uiklar,tell'.ingcM cnllia'llcn. I 'titci sp.itei /n W uliei !■«.■!•den Hcdin^iMigcn werden die 21 inlet v-eiii;.vr Mils inn. ι 1.H^-1AUMMhIOiI Konlijiiirati'in mi P.eui-,'ei ->? »ruppenparallel auf einen Misfu.-v.-iihlier. Al-.^lmiil des Slouera-uisiiM-s der S\slcnimikr.H>p>Maiii>n ί¹'^{1 1}^UU (ί"i μ A) iihurlr;i;n.-n. Du' Wahl 'Ki Ah'.iinnüe des ROSDU hei '-ulehen fibcrU;iluni-i.n -.,iid l...slimn l liiireh f Ji nppeiisclialiiin^cn Λ.1 (I 11'- '!

Dtiri-h oV -I Slelhiiigen ije.r in IΊ μ. I jic/eijüen (iiiippeüselialtiin^en 3.1 knnine. his /u ' ί hirü.i Litin.ui'i) heii(!tii!l ueideii, um im SsstemSii u· üei-isiei ROSS)R eine _t:ev..!nsehie i'rii! .tcihing Kou' ..niaüun ■■■; i!/eiij'en. F in hesliniiiiie ΙΊϋΙιιιι;?«;·η icitl.t .■ - · ϊ * ■ ^ 11 aiii-li · πι' < inzige (iherlr^gung aus,

Die Si halnmgvverh,ndungen \Λ br-, 37 vnm Uur.i-.tcr 30 /um Slcucrtcil .IX -teilen grundlcyeiuli; ländo di"> Sf^:.RAD enisprei heiid den vorn

Ans'.'liliiH 2') /I auf ilas Kci'.ister übertragenen externen SijMialcn «'ar Dei Steiierleil 38 enthüll Schaltungen, die /ur Sieiienmi! der Probenahme und des I ingangs von Nai lirichlenbils der Syslemstatusiiacliru hten in de, HejMsd.'i 30 von externen (ieriilen und der extet neu ( berlraj!uiii!, vom Register 31 auf das clcine f ieral gesenOet werden Andere Schaltungen im Teil 38 spieehen aiii Inhirmalionssignale im Register 30 an und steuern «he interne Heliandlung von Signalen /wischen den HijMstern 30 und 31 und anderen leilen des Ss'lems (I ig I. Ml \\n<\ NH) Diese anderen Schaltungen im !eil 38 '-pteihn auf Informationen iin RiIMMiM 30 .m

HitMiMi.ile werden statisch /u parallelen liylesignal !Miippen \on I I HiIs im Rigisici 30 aus den seiiellen Pi nfnai In ii htcnsiiMialen auf den den AnschhiH 2·) f •,pef-eudcn externen leitungen /iisainmer.'j'.esel/l I nie UpiM'hc Μγΐιτιιιρρι· (F ig. 'A) umlallt ein Staitbil, eine lt\lc l· ι kcniuiiigsimleigi lippe (Hits I) bis "' und Hit X. welihes noinialciweise ein l'arilals ρ ml bit /' ist) und ein Slopbit (hinan· I 'iiikelining des Staillvl) Die I ikeunimgsnnlcigruppc wild in einer miii im liieren loiineii beh.iiidelt. die spatel bcsclnie heu wud I mpl.mivne Hvles. die als Slciicihslcs ei kannl Mild (HiI / I). weiden «IumIi die SI RAD Sleiici HH)¹I η 38 /πι Sli iieiimg intemci l-iinklioin des SI H M) und von Funktionen des /enlials\slen. dimdii it ¹NiIiIt¹Is eik.mnle empfangene lUtis w. : di ii .nil das Hegislii 32 unter Sf U AD Stenciling uhcili.ü'in ihn den I vti in Sehallei 115(1 ig Hl dei /enliaKuilieil hinnen Mytes ebelifall·. iiiitei St. π. ι im:¹ deI /eulialemlieil (HOSDR in I I j- I) aiii die U ■ im· ti ι dei /ent ι aleinlieit iibeiliagcn wenlen I),e Πι I¹I-I'-ι 32 kanu unici SI RAD Sleuciunr «Im I ' iiilw.dii all den St.. neiteil dei /ι nti aleinln ι (Rf)SDR ,ii lii' !: ,in die K. · ι r "lein min .: ι I 'ι' 'Hl ltd' i an dii Vcrj'li κ heisi haltung im Sien, ι!. :l 38 ili". SI R M) .uigesi li'os¹« n ίμ ι den I Ι. ι ,ui ,1 ,limn¹.·- ink¹ Sialiisii.u Iu ι. lileii wi-ideii IuI

. M- Il U hi : dvi\ .1 R \ I ⁽ aiii eile ι nc I . ilnii)¹. η ι ib. ι ii.ii'en Dn in ·.'!« In η Nailu ici'iii η ι iilhalli in π Si aiii .ml'ii ii.alii'ii. -. wculeii «ι ,! in 11\ te pai allelcii i'iui'i'· .'ι .mi V, Hu in d.e. Si Im heieiMslei 31 j'esel/l miii ii.ma· Ii ι in Π am AnschhiH 2') Il enlnnmim n.

-...Ί; ι '-.tailhil Sli-pii! und l'aiilalhit diiiiii du ¹^I-R Wi Sliuti ι li.iiiu.ii ■ i; ,inj;eh.iii;;l weiden Wenn i!n ubi ι Ii ai'eiu liiii". i'i iiii'ii eiiii'ii System l.itir, ihi !'lit. il· ι üb·' Ι., ud' r mi!) id j Konsoleneinlieil . mi; ¹IaIi.!. ι) vui',¹: Wild |ι de ,Ulf -las Hi¹JMMeI 31 "! it..igi nc Slaiu-.l"'\ Ii mim /wei i'i ii I hit- (Parität und l'.iiiiai ■(■:'ilsialu¹ j hi ι I -ie-t Dii ·..- Hits weiden gc trenni in den I ai il.it .Ii)U I'ulTer4l (i^:ig.3() gcsel/i. his H iletm!ige Hit-, /u eiin.'in Paiitätsbyte /usamnienüeset/t sind Dn mi Pullci 41 gesammelten Pariiai .li\tcs wedrp, mm übi.rgeliend in (iiuppen von

■ ι Siatusb\ie> η das Higisier3I iibertrajjcn und da durch m die nacii ,ηιΠι-ιι überliaj. t ne Staltisnachricht einjjebaiit. Dn- P.i'iialsbtt-hr/eugerschaltung 42 il'ijj. U j hiinpi im Si RAD-Pantätsbit an jedes aus dem i'uil··! 31 einschhi I,lieh der -oin Reiiisi.er 41

■ inplaüjj.-ii'-ri l'.ini.'isbvles ausgesehene Byte an.

Di" üben !>t'M lineiii tu- Trennung inneihalb der Sia'ii .η.:·, !υ iclit i'i SysiciH ,lisiu'.byie:; üih; Pariliitshytcs liiül ah. Hilii bei ω.; ielilersuebe !->n <jiiri-h den SCHAU Generator 41 - ι/engte Parität dient /.in l^:iitde<k'i>:ii '.on (.'K-rtrugiirigsfchlern um\ die Parität inn.ili .^ri' der emgesdiubcnen i'aritatsbytrs /ur K. \\\\,·... ' nunji der H ,te

eil
30

r\.
IM

.or der Übertragung (z.B. die Bedingungen von Bytes, wenn diese früher von der Konsole auf den SIKAD übertragen wurden).

Wenn also beim externen Linpfäiigei ι in Fehler in einem übertragenen Byte festgestellt wird, bedeutet : (!as. dall ein I elder auftrat entweder bei der (bei iiagung des Bytes oder in der l'aritätser/cih'.ungs-I mlieil des SLRAD. Wenn auf der mulden Seile bei der Untersuchung eines Statushyies und des züge Innigen Teiles eines getrennt übertragenen Paiitäls- n bytes em Fehler in der Parität oder in der Pariläts priilmig festgestellt wird, kann dadurch in einzig artiger Weise der Ursprung einer Fehleihcdmgung festgestellt weiden, die vor der (''hertiaguug ,initial (ζ. Il in der Konsoleneinheit odd noch weiter ίι ι· nick in der Systcmschalluiig).

Dalenllull im I lauptsteueileil

!)ei HauptMeuerteil (F" ig. 4) imifal.lt ein Fesiwcil .peich^isyslem 50. .leder Mali ixahschniti 51 bis M eiithiilt 11 Codebils in einer Richtung und M)Ui) Bits in einer rechtwinklig dazu verlaufenden /weiten Richtung. Die Mali ix I re'bei leitungen weiden in μ-dem Keeheii/vklus parallel criegt. um br. zu diei j; ⁷¹ Bit giolle Steuerworler aus drei enlsprei heiiden Keilten der -hei Ab· . lunlte 51 bis 53 zu liefein I nie \u\wahhchall1111g 5 I wird m jedem ( μ uud/v klus betätigt, um eines diesei drei Wörter als I l,uipU|ueile dir Systcinsleuerimg lin den Sicheiiings/v Ute. zu c 'v.dilen, indem dieses Woit aiii das Mikioopei alions Ίι nc 111-1',ISIeI- 55 (KOSI)K) uberliag.en wud

ledes in das KOSDK eingegebene Woil stellt eine Mil iiiiiislnikliMii des Systems dar. die den nioincn-1 dien I eilst.'i'us di s Systems liii ',emeu l.uilcuden i-'■ 'pei al ,mil/', klus und teilweise .tuch die nächste νΐι.··,Μ· (in der erwähnten iei hlwinklig U'i laiilcndrii AeU(U Kühlung der diei Matii/cu5l bis 5.M der ¹ μ lippe von diei Miki 1 unsIi iiklioncii ant;ibt, au . w el ■1 1 die Sl'-ueistellun)' tin den folgenden Zvklns bi ν ■ihint wiril (iiuppen derartiger MiI-. rom -.Ii u! .nmicn Min Mikropii'i'iamme der Steuerung, die luuk hell und loeisi h analog /u einem Sequenz/.ihlci 1 laufen, si. h jedoch besset /111 \ erandeiune und '< iiliil.ii isienmi.'. eignen t

I).,, in lie ) fc/eigte \ni liegende Stetieisssieiii

■ ill.ill die folgenden Merkmale:

i Mehren- Matn/cii 51 bis 5} mit Ausgang n. die ihiliai sind. / IJ. über den in Fig. I ge/.'igten hallet 54, iTfchui eine grollere Selektivität hüiI ν !■ -dul.iMiiil del Stenciling.

' Im vorh-jgenden System ist die noun.lie nächst-.li'eiulc< Stereradresse (/. H. die Adresse, die be-(M/i wird, we-iin das Mikroprogramm mehl durch ei■■ Instruktion BRFAK-IN unterbrochen wnd) eine ,,:

■ nippe von 13 Bits, die durch die Schaltungen 56

58 er/eugt werden. Diese Gruppe umfallt zwei

• ιΐιιΐμΐι¹ Ver/weigungsbits (Λ, B) Mit dem B-Bit

■ ! der nächste /ti wühlende Malrixaiisgaiig Uc-

■ Obwohl c". nicht in Fig. 4 dargestellt is,, umtaOt ■■'. voiiiegeiide System fin ROSDR-Register als

n/regster for das Haupt-Kf .'SDK Register 55 \<m ■■■■ Wikunp der Darstellung der laufenden Mikro

iruktKiiissteneriing dann in den laufenden Zyklus \

aus/tnlehneu,

eine niiehsie .Mikro

inikiinn aus dem ROSDK 51

55 i.i!-crtru'.en wird.

!iis 53 mif (las

I. I-'in Uetriebsarlen Triggerfil (I-'i g. 4) · '.euert die Doppelbenut/uiig' ((TW-Detiieb — f-'A-Betrieb) ties Steuersystems.

5. Ziemlich spät /u jedem (.irimd/yklus gibt der Wahlselialter 62 eine nächste Steueradresse parallel auf die MatrixWalilleitungen 62 (.62/i und auf das SteucradreBregister 63 mit der Bezeichnung »C'l'R-KI-NT KOAR-. Die Walilleitungen übertragen eine entsprechende Darstellung des Mikroinstruktions eodes von einer der Matrizen auf das ROSDK als Steuerung für den folgenden Zyklus. Jede nächste Adresse enthält man entweder von der nächstfol>vn den AdielKehaltung56 bis 58 (NO BKI AK-IN) oder \i>n der BKIiAK IN Wahlleiluiig 65, wenn das lau l'cnde Mikroprogramm diiieh eine BRI AK-INTunk lion (/. IJ. /in Bedienung einer K;inal-()liertra»nngsanforderung) km/zeitig unterbrochen war.

Die (Quellen fin die ersten die Wahlleitung 65 speisenden Mikroprogiiimm-Adiessen sind die Leitung 66 vom Konsoienregisier und die ' l'ulk-i -Adreßregister 70 bis 76. Die Register 70 bis 76 tragen die entsprechenden Bezeichnungen MI'X ROAR. Nr. I KOAK, , Nr. S KOAK und (TlJ ROAK Die er sleii (i diesel l'iillenegister halten die Anfaiigsadiessen fur die L A-Mikropiogramme fest, die mit enlspre eilenden h I^: Λ Kanälen (ein Multiplexor Kanal MI¹N und 5 Wahlk.male (7/1 bis (7/5. Ii g 7 \) uibuiulen sind Das (TU KOAK Kegistei wud im ( IM I Betrieb beiiiil/t und halt Mikioin .Iruklionadresseil fur die nach-.lloh'.enden Instruktionen lui die Wiedeiaulnahine dei Sei|uenz n.icli einem BKI ΛΚ IN fest Hn koiitiinii. iliehen Mikiosee|Ui u /en bleibt die I ellung 65 zum KOAK und zu den Matiix WalilleUuiigen 62.Ί.62/< gesperit. und 1.,-i.L· nächste Adresse wud um den St haltung. ■ Im die nächste Adresse 56 bis 5K auf d.is KOAK uml die M.ittix Wahllciume.cn 6-'. -I. 62/f übertragen (deich /eilig werden dieselben Vhesscu in Vorwegnähme eiiiei BKI AK I .' l'iilerbrei hum· in einem der mit der lautenden Miki ■ 'pinL'i ammlimktn in verbundenen Pulfer 70 bis TU k slreh i'lei. ".Venn das Steueisv stern im ( TI i lleliieb laiill [lugger 61 steht auf (Tl'-He Hieb), werden die Adus.en des nächsten Ζλ'κΙιι-, im (Tl¹ KOAK 7(i lc-.l!;elialteii Im \. A-Betiicl. oder Moihr-, ( l'rigger 61 <tehi auf l·. A Betiieb) werden di. n,ich·.ten Adressen in einem der Kanal ROAR 70 bis 75 oder in beslimml· η lallen .iiiih im ( IM' -Rf)MC gespeichert

W.ihrend eines BK! \K INVvMiis wird /ι. ihi I spat im Zyklus (n.nh d ·. ι normalen ( Μκ'Ππιν,πην d--i nächsten Adres^.-i ;-u'.V\c'j, einelilet vor, einer der,An fangsachetkniellen 66 70 His 76). insbesondere voi der mit der linterbrechungsursadie verbundener «Quelle, /um .CURRIA¹F ROAR und /π den Wüh! leitungei> 62.4. 62/? (.ileieh/eitit; wird cm neue «F'eslhaltevveg- fiir nach dem BRIiAK-IN (bis /im nächsten BRLiAK■ lN)l"h;cnde /.yklen von den nach sten Ai.lrelJschalt.ingen 56 bi-. 58 /u demselben de Register 70 bis 76 festgelegt (bei Fmpfann einer An fangsadresse. von der Korisol'Miiegisterquelle 66 vviri 'riitzdei'i ein »Festhaltvweg« /wischen den Schaltun i;en 56 bis 5H und einem der Register 70 bis 76 fest geleg: das mit der durch die konsole eingeleitete; Γ unktinn vc.bunden ist).

(<. Die Schaltungen 33 werden trotz ihrer raumli ι hen integration mit Schaltelementen des in Fig. gezeigten ROS-Systems vom in Fig. 3B gezeigtci Steuerabschnitt des SFRAD 38 gesteuert und ver

binden das SERAD-DIAGNOSTIK-REGISTER 32 (F i g. 3 B) mit Abschnitten des ROSDR. Somit stellen die Schaltungen 33 einen Teil einer Verbindung zwischen externem Prüfgerät und ROSDR dar, durch welche willkürliche Steuerstellungen im ROSDR festgelegt werden können.

7. Die Sv,stemtaktgeber78 liefern zyklische Impulse zur Steuerung des Systemahlaufs entweder in automatischen (kontinuierlichen) Sequenzen oder in einzeln gesteuerten Zyklusschritten (die entweder manuell i-der durch SERAD-Impulse eingeleitet werden). Die Steucrleitung mit der Bezeichnung NOR SERAD zum Wählschalter 54 ermöglicht einen Übertragungsweg /wischen den Matrizen 5'. bis 53 und dem ROSDR nur. wenn der SERAD entweder abgeschaltet ist oder die Steuersequenzen des Systems nur teilweise anliegen. Wenn der SERAD die Steuerung übernimmt, ist dieser Weg gesperrt, und Eingangssignale zum ROSDR werden^nur über den SERAD-Schalter 33 empfangen, und das ROSDR bleibt zwischen den »0 Hingangstcllungen trotz eines möglichen Weiterlaufes anderer Teile des Systems durch Impulse von den Systemiaktgebern 78 unverändert.

S. Der Verbindungsweg 66 ermöglicht einen ZugrilT zum »CURRENT ROAR« vom Konsolenregister (F i g. S) für die manuelle und simulierte parallele Steuerung von Mikrosequenzen.

°. Das »CURRENT ROAR« arbeitet zusammen mit drei Registern ROBAR 1 (80), ROBAR 2 (81) und ROBAR 3 (82) als Kette zum Festhalten der vier letzten Bedingungen des Steuersystems als Hilfe bei der Fehlersuche.

10. Das von der Konsole her einstellbare Vergleuhs-Rcgister 83 liefert Vergleichsbezugsvverte auf die Vergleicherschaltung 84, die mit der Stellung des »CURRENT ROAR« verglichen werden können. Ein Übereinstimmungs-Ausgangssignal 85 zeigt dem System an. daß ein bestimmter durch Einstellungen von Schaltern auf der Konsole angegebener Systemzustand aufgetreten ist.

11. Das EMIT-FeId (Positionen 64 bis 71 des ROSDR) gestattet dem Steuersystem (und damit dem SERAD über seine Verbindung zum ROSDR) die Eingabe von Daten direkt in die Systemdatenwx-gc und Register.

12. Bestimmte Steuerfunktionen, die sich aus der Deco'licrung der verschiedenen Felder des ROSDR ergeben, sind in der folgenden Liste bezeichnet.

ROSDR	O	Funktion	KeId-
Feld		(Cl'U-Hetricb.	Bezeich
	I	wenn nicht anders angegeben)	nung
(Bit-Posi		Parität (ungerade) von ROSDR-	P
tionen)		Bits O bis 35.
2 bis 4	Einschalten Ausschalten der	Bl
	BREAK-IN-Funktion für
	E A-»MikroUnterbrechungen«
	Bits 4 bis (1 der nächsten Adresse	NAA
	(nächstfolgende Adresse muli
	in »CURRENT ROARu und
	den zugehörigen F unktions-
	pufTer in Oruppe 70 bis 76
eeset/t werden)

Fortsetzung der Liste

ROSOK l"eld

(Bil-Positiunenl

5 bis

55

60

bis

I bis Funktion

iCPU-Betrieb,

v.cnn nicht anders angegeben!

IeId-

Bezeich-

nunc

Bits 7 bis 1 () der nächsten Adresse, wenn eine Funktionsverzv.eigung durch das ROSDR-FeId BRC unten nicht angegeben ist; oder Bits O bis 3 der nächsten Adresse, wenn eine Funktionsverzweigung angegeben ist. Bits O bis 3 von der vorhergehenden Zyklusadresse im »CURRENT ROAR« bleiben unverändert, wenn eine Funklionsverzweigung nicht angegeben ist.

Dieses Verzvveigungssteuerfelil decodiert unter drei verschiedenen Bedingungen, an welche eine von drei möglichen bestimmten Verzweigungsadressen angeben, die zu zwei »erzwungene Einschränkungen bei bedingter Verzweigung« und einer Funktionsvcrzweigung gehören. Die zwei erzwungenen Beschränkungen bei bedingter Verzweigung (»Zwinge B-Bit auf I, wenn Α-Bit O ist« und »Zwinge B-Bit auf 1. wenn A-Bit 1 ist«) hegrenzen den durch die Schaltungen 57. 58 erzeugten AB-Code gegenüber seinem normalen Vierstellungsbereich auf einen Dreistellungsbereich und reservieren dadurch den Raum für »nächste Mikroinstruktion« in den ROS-Matrizen 51 bis 53, wenn eine Funktionsverzweigung angegeben ist. sagt Register 60 (Funktionsverzweigungs-Register), daß die Quelle der Bits 7 bis 10 der nächsten Adresse eine der folgenden ist: GP STATS (Allgemeines Bedingungsanzeige-Register, F i g. 5 C) Bits O bis 3 oder 4 bis 7, F-Register (Fig. 5B), G-Register (Fig. 5B) oder der fcstverdrahtetc 1-Holstatus (das vorbestimmte Codesignal zur Einleitung des Holens der nächsten Programminstruktion aus der Inslruktionspufierschaltung IB der F i g. 5 C.

Quelle eines A-Verzwcigungsbit der nächsten Adresse (Wählt »A-Bedingung«-Eingang für die Schaltung 57 aus bis zu 32 möglichen Eingangsquellcn).

NAB

BRC

ABR

! 9Vi 220

Fortsei/ium der l.jste ίό

■nitsL

der Liste

II.I I¹LIM-

Funktion

Il TU-Helrieh.

wenn n ich ι anders angegeben I

FeId-

Ii lvc ich -

niing

Im 25

bis 22

bis 25

bis

.10 bis 32

Statuseinstellsteuerung zur Festsetzung der Statuseinstelluni; in STATS, einem A-Byte/.ähler und dem LI-Zähler der F i g. 5Λ bis 5 C, entweder direkt oder indirekt als eine Funktion eines anderen Parameters, wie z. R. des EMIT-Fcldes (ROSDR 64 bis 71).

Dienen im E Α-Betrieb der Prioritälssteuerung laufender Bedien ungsanforderungcii von E Α-Kanälen, indem sie den einzelnen Wahlkanälen gestatten. Anforderungen verschiedenen absoluten Ranges zwischen dem niedrigsten dritten Rang und dem höchsten ersten Rang abzugeben. Gleichzeitige Anforderungen desselben Ranges von verschiedenen Kanälen werden in einer vorbestimmten Reihenfolge nach der Priorität behandelt, die den Kanälen zugeordnet ist. Anforderungen unterschiedlichen Ranges werden in der Rangfolge von oben nach unten behandelt. Anforderungen vom MPX-Kanal erhalten immer die Rangordnung 3. Im CPU-Betrieb haben Mikroprogramme ebenfalls die Rangordnung 3 und unterliegen in der Priorita· allen Kanalanforderungen des dritten Ranges.

Statuseinstellsteuerung um F. A-Bctrieb.

.Steuerfunktion des arithmetischen Rechenwerkes ALU (Addierer, Schieberegister, Fig. 5A, 5B) in Zusammenarbeit mit dem Schiebefunktionsregister (Fig. 5A für Schiebesteuerung).

Wählen ί'-Eingang in Sehieheregistei und oder X- Eingang in Addierer (Fig. 5 A, 5B).

ROSHK
Feld

iitl'.-l'UM- i

lioncn)

Funktion

wenn mehl anders a

hen)

pis 2(ij Quelle eines B-Verzweigungshii I BBR der nächsten .Adresse (wählt Bv'Bedingungsemgani: der j Schaltung 5K aus bis /u 32 möglichen Eingangsquellen).

SS

33 bis 35

36

37 bis 42

lOPR

38 bis 41

35

42 bis 4-1

45

1OSSB

UX Wählen I -Eingang zum Schieberegister und oder >'-F.ingang zum Addierer (F i g. 5 A. 5 B).

Parität (ungerade) der RüSDR-Bits 36 bis 62.

Wählen die Funktion Holen (Lesen) oder Speichein (Schreiben) in den Lokalspeichern LS (Fig. 5 A. 7A). Gibt die Quelle der Lokalspeicheradresse an (eines von mehreren LSAR-Renistern, F i g. 5 A, 7A).

Wählen Speicher (Schreiben )-LS-Funktion für Übertragungen im E Α-Betrieb vom Kanal oder den CPU-Registern (Fig.5 A bis 5C) oder Hauptspeicher (F i g. 6 A bis 6 F) auf LS (Fig. 5A). Jeder Kanal hat einen festen Sektor im E A-Spcicher reserviert, und nur die Wortposition innerhalb dieses Sektors und bei Bedarf die Byte-Position innerhalb des Wortes braucht für eine Übertragung angegeben zu werden.

Wählt Holen (Lesen )-LS-Fiinktion für Übertragungen im E/A-Betrieb von CPU-Speicher (Fig. 5A) auf Kanäle oder CPU-Register oder Hauptspeicher.

Verschiedene Steuerung für Zugriff zum Hauptspeicher (Fig. 6 A bis 6E), zum Führen von Datensignalen auf Register von externen Schal tercingangsquellcn (F i g. 5 B) und zur Steuerung des Zählers R_v R, (Fig. 5 A).

Wählt Ubertragsfunktion (I cseii Schreiben) des Hauptspeichers (Fig. 6 Λ bis 6E) bei Vbvt -tragungen im E. Λ-Betrieb; wählt außerdem Eingänge in den STAIS \uu\ ilen Zählern für Α-Byte und IMiU.' in Γ i g. 5 C zui Steuerung di' zentralen Ke«. !leiicinlieit und der externen Schaller wege (5 B. 7H) beim E A-Betrieb.

FeId-

HeZiTiCh

mmg

VY

LS

LSWR

LSDR

MISC

K)SIG

ί 934 220

KOSl)R '
K-M I

Bii-Posi-

üorienl

Fortsetzung der Liste

lCPli-Hcirieh.
wenn nicht ander-, anyegehenl

ί·Ί?[[·ϋ.·ί-'Μηα der Lisi

■48 bis 5 I

bis 5 I

bis 55

bis 5''

bis 62

bis 62

,, L, (Fig. 5A) Setzen des Status

Steuert das Zählen der A- und B- Bytezähler (F i g. 5 C) (»Aufwärts« oder »abwärts« entsprechend der Stellung eines nicht dargestellten »Aufwärts· Abwäris«-Stat.), das Zählen der Zähler L
sowie das
für die anderweitig beschriebene Wiedergewinnungsfunktion.

StatuseinstellungimE A-BiUrieb: Verwendung "mit Feld IOSSB.

Bestimmung der Addiererausgangsleitung (Z) (z. B. ein bestimmter Weg vom Ergebnisattsgang der Addier-Schiebcschaltung zum Λ-Register).

Bestimmung des Ausgangs der AdrMer-Schiebe-Schaltung
(F i g.5 A. 5 B): hauptsächliche Bestimmunger von S; uerbytes zu Arbeitsregis'ern (/. B. die Zähler L₁, A₁, A und tJ.

XY-Wahl zum Addicreingang (Fig. 5B), Schiebesteuerung (Fig. 5B) für Verschiebungen des 1. und 4. Platzes. Bei der Verschiebung steuert das EMIT-FeId " eine Oberlaufbestimmung (Register F, Q oder Z) oder den Austausch des Inhaltes der Register F und G.

Steuert im E/A-Betrieb den E/A-DatenfluLS (F i g. 7 A) zwischen peripheren Geräten und E/A-Lukalspcicher durch Leiten der Eingange zu und der Ausgänge von den ein Byte großen Kanalpulfcrn. Wenn das CPU ROAR (Fig. 4) nächste Adressen bei cinci Mikroprogrammfolgc des E/A-Betriebes festhält (z. B. eine von einer Mikroprogrammfolge im CPU-Hctricb eingeleitete Folge), wird der bearbeitete Kanalpufferweg durch den Zähler L., gewählt. Wenn die E/AROARS in der nächsten Adreßschleife tätig sind, bezeichnen einzelne nicht dargestellte Kanalsteuerungcn die gewünschten Wege.

Parität (ungerade) für ROSDR-Bils 63 bis 71.

rul'.l-

Bezeich-

nurm

(Bil-Poii-

(C T'l'-HiMrL'h, wenn nie in anders un

j K-IJ-I iiczeidi-I nu ng

CNT

IOSS Z

ZW

XYSFi

IODF

04 bis 71! ROSDR-Bits als Daten in Regi- i ΗΜΠ i sier und äehuiteinhciien der I CPU (Fig. 5A bis 6C₁ 7Λ I bis 7C) übertragbar. Wird außerdem in Verbindung mi: anderen Feldern (Statuscin-•5 I stellfeder, Lokaispeicher-

Funktions-Felder und XYSH-Felder) als Quelle für zusätzliche Steuerung benutzt (er- [ weitertes Steuerfeld) j

Auf Grund einer «Anzapf«-Bedingung, die durch nicht dargestellte Aufnahmetrigger angezeigt wird, wird die normale nächste Adresse der Schaltung 56 bis 58 unterdrückt und ein vorbestimmter Anfangsadreßcode eines von vier »Anzapfungs«-Mikroprogrammen in die um »CURRREN f-ROAR« führende Bahn mit der Bezeichnung »NO BREAK IN<gegeben, um die laufende Operation des Rechners zu beenden. Obwohl diese Operation zu der Klasse von Operationen gehört, die allgemein als Unterbrechungen bekannt sind, stellt sie eher eine Verzweigung als eine Unterbrechung dar, da die vor dieser Anzapfung laufende Operation ohne Rückerinnerung an den Status nicht fortgesetzt wird und daher auch nicht automatis..:h wieder aufgenommen werden kann. Wie durch die bezeichneten Eingänge zum TRAP-REG (Fig. 4) gezeigt wird, ist die Quelle der Anfangsadresse des »Anzapfe-Mikroprojjiamms ein vorverdrahteter Code, der mit einem der folgenden Programme verbunden ist: Maschincnrückstellung, Syslemrückstellung, SERAD-gesteuerte Rückstellung, Programmanzapfung. Maschinen- und Systemrückstellung unterscheiden sich dadurch, daß die Maschinenrückstellung nur den Zustand der Zentraleinheit

(CPU) betrifft, während die Systemrückstellung den Zustand des ganzen Systems ändert (Zentraleinheit., Speicher, Konsole, E/A-Kanäle, E/A-Steuereinheiten, E/A-Geräte).

Der SERAD steuert den Steuerteil 12 der Fig. 4,

b'- indem er abwechselnd 1. Steuerfelder in das ROSDR bei gestopptem System gibt (alle Taktgeber unterdrückt) und 2. das System dynamisch beschreibt (im Einzelzyklus- oder Mehrfachzyklusbetrieb). Bei solchen Operalioneri steuert der SERAD das System entweder direkt durch Eingabe verschiedener Zyklussteuerimpulse in die Taktleitungen des Systems und Unterdrückung der normalen Taktfolge oder dadurch, daß er die normale ί aktfolge des Systems entweder eine vom SERAD gesteuerte begrenzte Periode zy-

öj klisch wirken läßt oder sie auch unbegrenzt wirken läßt, nachdem er das ROSDR initialisiert hat.

Der SERAD steuert die integrierte Gruppenschaltung 33 (Fig. 4) und setzt damit die gewünschten Stellungen in einem oder allen ROSDR-Feldern.

Diese zusammen mit der Datenübertragungsmöglichkeit des ROSDR-EMIT-Feldes (ROSDR 64 bis 71), der SERAD-Eingangskupplung zum externen Schatter (F i g. 5 B) und der SERAD-Eingangskupplung

/.im Si"¹ dir.

'.mi ·::ι.·ί üi.i lief 11 ic 1

1 rc Ste /us ins Ma det Pri zur Sta Ste Gr Sy< Pri Str in a

De ten dei ge« ze ι üb Da Os dei un lat üb (F

crro-Sy-

Iueit

■it.
.■ti

T-Ml
Cl

/inn KDiisolcnrcuistL'r (Fig. HlIj ermöglicht dem γ;Γ:>ΛΠ, viiKii SiuiiiN irgendwo im System 'liinli direkte oder indirekte Manipulation zu'steuern ihIlT /ι; l'L'iurrschcn. in Systemzyklen, die vom S[IRAD μ.- - i.ert werdcii, werden Eingange zum ROSDR (7. Tt. viiii den Schaltern 54) mit Ausnahme der Cin-.j;i. ue von den Gruppenschaitem 33 gesperrt. Sonnt uι·J die Stellung des ROSDR lediglich in jedem Z\ kIus wiederholt (obwohl andere Teile des Systems :t·' Grund des kumulativen Effektes de; wiederholten A .vendung dei ROSDR-Steuerstellung veränderlich < .!), auch wenn der Systemtaklgeber unter SERAD-S: uerung eine begrenzte Anzahl von Zyklen weiter-I. ten kann.

■ >'.i! bedingten Verzweigungsleiiungen für das A-ßit . i B-Bi; der nächsten Adreßsteuerung (Fig. 4) ·.· 'den über die Verlängerungen 93 (Fig. 4) an den

' \D-Steuerteil 38 (Fig. 3^B) angeschlossen, wo- j'r. der SERAD die Bezugsbedingungen für Λ i B vergleichen kann, die er von dem externen Geals Teil der Prüfnachricht mit dem eigentlichen iingtcn Verzweigungszustand des ROS-Steuer-

■ :ems empfangen hat. Dadurch vi.'d der Zustand . gesamten Systems in einer groben Gut'Schlichi-.,[iing überprüft, da zahlreiche Elemente der Zenk-inheit und der Kanalsysteme (Fig. 5) direkt mit ι Einigungen für die Α-Bedingung und die B-Bedinlig /u den Schaltungen 57, 58 (Fig. 4) verbunden

;>d. Da die Zentraleinheit eine beträchtliche Konlile über die Kanäle und die periphere E'A-Einiten ausübt, kann der A-B-Vergleich außerdem insekt nützliche Informationen über den Systemstatus ..fern, obwohl die Lage eines Systemfehlers dadurch ,i.-ht immer einwandfrei erkannt wird.

Unter SERAD-Steuerung ist jedes ROSDR-Bit gepennt bestimmbar. Somit können unter externer ■feuerung pü'ktisch 272 System-Mikroinstruktionszustände hergestellt werden gegenüber 9000 Mikronstru) MonsZustandsdarstellungen, die in den ROS- \iatrizen51, 53 zur Verfügung stehen. Somit stellt der SERAD nicht nur einen Brennpunkt für äußere Prüfungen dar, sondern auf Grund seiner Verbindung /um ROSDR auch ein bemerkenswert flexibles Status-Induzierungsgerät, welches durch das normale Steiiermuster des Systems nicht beschränkt ist. Dieser Grund ermöglicht z. B. eine Betätigung verschiedener .Systemelemente oder Schaltungen durch ein externes Prüfgerät in einer Art, die durch die feste interne Struktur des Systems nicht möglich und dem normalen Systembetrieb auch fremd ist.

Der Taktgeberteil 78 umfaßt einen Oszillator zur Definition des Grundzyklus und einen aus 8 Elementen (8 kaskadenförmig verbundene Trigger) bestehenden Ringzähler, der in den Zeichnungen nicht dargestellt ist. Bei Verbindung mit dem Oszillator erzeugt der Ringzähler 8 progressiv verzögerte, sich überlappende Impulse von je 30 Nanosekunden Dauer auf Grund eines jeden Zyklusimpulses des Oszillators. Die Zyklen der Zentraleinheit, die durch den Oszillator und den Zähler definiert sind, dauern ungefähr 115 Nanosekunden (die Periode des Oszillators). Der Zählerausgang übt eine Phasenkontrolle über bestimmte Flußbahnsegmentc der Zentraleinheit (F i g. 5 A bis 5 C) und des Steuerteils (F i g. 4) aus.

Zentraleinheit - - Datcnfluß im Lokalspeichcr

Bei Anordnung gemäß Fig. 5 zeigen die Fig. 5A bis 5 C die Organisation der Zentraleinheit (CPL') einschließlich der Register, des l.nkalspeichers und der Recheneinheit (ALU) tür die inlerne Wrarheitungsfunktiun (CPU-Modus oder Betrieb). In dieser Beziehung sollte eine Unterscheidung getroffen wer .j den /wischen der Gesamhieuerungs- Verarheiiunps funktion (CPU-Eleirieh) und der teilweise zentralen, teilweise peripheren FI A-Ftmkiion (II.'A-iietrieh) dcr Zcntraicinhcit.

Die E'A-Fiinktion fordert von der Zentraleinheit

ίο die Ausführung einer E'A-lnstruktion ini CPU-Metrieb zur Herstellung eines Operations Λ■erhinduni!·»- ueges zwischen dem Speicher (Fig. 6Λ bis nt") und einem E/A-Gerät über einen E A-Kaniil (Fig. 7A). Nach dem Aufbau diese^ Weges funktioniert der

Kanal jedoch unabhängig von der CPU und führt die E/A-Funktion aus, wobei er für kurze Zeitabschnitte während des Austausches von Informationen mit dem Speicher in sicherer Verbindung mit der Zentraleinheit steht. Im CPL'-Betrieb wird die Zentraleinheit

2ü νου codierten Programrninstruktionen aus dem Hauptspeicher gesteuert, '.vJoei diese Instruktionen von Mikroprogrammen decodieu werden. Der Kanal wird durch interne Bauteile und Kommandos gesteuert (letztere unterscheiden sich in Format und Funktion von Instruktionen der Zentraleinheit), die ebenfalls aus dem Hauptspeicher stammen.

Wenn die Kanäle wieder getrennt werden, nachdem die Zentraleinheit im CPU-Betrieb die Iiistnik tion zur Errichtung einer eist-'n Verbindung ausgeführt hat, führt die Zentraleinheit im CPU-Betrieb die nächste Instruktion aus (Eingabe—Ausgabe, Rechnung od. dgl.), und der Kanal holt weiter seine Kommandos und führt diese durch kurzzeitige Verbindungen mit der Zentraleinheit im E/A-Betrieb aus.

Wenn eine neue Verbindung zur Zentraleinheit oder >-tim Hauptspeicher benötigt wird, unterbricht der Kanal das gerade laufende Programm mit einer E/AUnterbrechung. Bei seinen kurzzeitigen Verbindungen mit der Zentraleinheit zur Kommandoauswahl und

-,ο -ausführung unterbricht der Kanal jedoch nicht das Instruktionsprogramm der Zentraleinheit, sondern er unterbricht die Zentraleinheit durch eine BREAK-IN-Aktion, in welcher er mit der Zentraleinheit im E/A-Betrieb während einiger Zyklen in Verbindung tritt, ohne die Betriebsprogrammbedingungen für die Zentraleinheit wesentlich zu verändern (z. B. wird die Instruktionsadreßzahl nicht verändert), so daß die Zentraleinheit hinterher das unterbrochene Mikroprogramm wieder aufnehmen kann, indem sie auf einen der Puffer-ROARS 70-76 der Fig. 4 Bezug nimmt.

Der Adierer enthält am X-Eingang eine Schiebeschaltung und einen Echt/Komplement-Wähler am Y-Eingang.

Die Schiebe-Dezimaladdierschaltung umfaßt einen Wähler für das echte bzw. das Komplementbyte und eine Halbb'-'te-Kreuz-Verbindungsschaltung in ihrem Eingang V sowie Ausgangsverriegelungsschaltungen [W).

Eine 4-Bit-Schiebeschaltung stellt <;inen Signalverschiebungsweg dar, der parallel zum Addicrer-Schaltweg verläuft, der seinen verschobenen »bereichsintemeit« Ausgang auf die Addicrcr-Ausgangsverriegelungen (Z) und den Ausgang seines 4-Bits-Überlaufs entweder auf das Halbbytc-Regisiur F oder das Halbbyte-Register C gibt. Nur der Addierer oder die 4-Bit-Schiebeschaltung, aber niemals beide, ist in irgendeinem Zyklus durch die Mikroinstruklions-

Steuerungen mit den Verriegelungsschaltungen / verbunden.

Die Leitung 104 vom Addierer-Ausgang Z stellt eine Parallelwortvei bindung von den Verriegelungen 7. /u den /u den Registern der Zentraleinheit (z. Fl. A.n.C. /). CPU-Schlüssel, CPU-SAR, I: A-Schlüssel I. A-SAR, PSW-Reg) sowie /ur Zentraleinheit und ■ !en I. Α-Registern im Lokalspeicher dar. wobei die letztere Verbindung über die LS-Pulferregister läuft. Die Schiebe-Ausgungs-Leitung 105 verbindet den \usgang des Schiebe-Dez.imal-Addierers mit Hyteabsehnitten der Wortregister in der Zentraleinheit sowie mit ilen Registern A und Γ und mit bestimmten l!\ le-Positionen der l.okalspeieher-Wortregister.

Die allgemeinen Register und die Gleitkommaregisier sind in dem f>4 Wörter großen l.okalspeieher 106 der Zentraleinheit enthalten. Dieser Speicher wird auch dazu benutzt, bestimmte Kanalsleuerwörter le-tziihalten. Der in die Abschnitte 107 A und 107 /i untciti'iltc Fi'A-Lokalspeicher dient zum Speichern zusätzlicher Kanalsteuerwörter und z. H. auch als Puller für I^:. Α-Daten, die zwischen den ein Byte !'inl.len Wahlkanalpullern (F^?ig. 7A) und dem in den ι ι f. CiA bis 6 F^;. gezeigten Hauptspdchersystem libei trügen werden. Diese l.okalspeieher haben direkte Dütenübertragungswege zur Recheneinheit und Datencmpl.ingswege von den Ausgangsleitungen 104 i'nd 1115 und vom InstruktionspulTersyslcm 108 über den externen Schalter. Der Instruktionspuffer 108 umfaßt drei Instruktionswortregister 108/1, 1080 und 108C" und zwei Halbwort-Zusatzregister 109 und 110. die zusammen mit den Instruktionszahlern 111/1 und 111 K und dem Instruktions-Hol-Statusregistcr 112 dazu benutzt werden, die Piogramm-Mikroinstruktionen der Zentraleinheit in einer Vonerarbeitung schnell zu handhaben.

Inter Steuerung der durch das in Fig. 4 gezeigte ROSi)R geleiteten Mikroprogrammen erhält das in ilen !' i g. 5 Λ bis 5 Γ gezeigte System im CPU-Betrieb abwechselnd mit einer gewissen Überlappung Instruktionen aus dem in den Fig. (ιΛ bis 6F gezeigten Hauptspeicher entsprechend der durch das Adreßregister des CPU-Speichers 113 gelieferten Adresse zum Puffern dieser Instruktionen in der PufTerkette 108.1. I08/J und 108C. um die nächsten Instruktionsadressen zwecks direkterem Zugriff zu den CPU-Schalungen in den Instruktionszählern 111/1 und und Π 1 Π zu puffern, wobei eine zusätzliche PulTermöglichkeit im Zähler 11 IC zur Verfügung steht. und zur Ausführung der Funktionen, die für die Auslülming der Instruktionen der Reihe nach erforderlich sind.

Leitungen, die an verschiedenen Punkten in den Fig. 5 A bis 5C mit »MP/RE« bezeichnet sind, dienen abwechselnd zum Koppeln mehrerer Zentraleinheiten zu einem Mehrfachverarbeitungssystem oder zur Abgabe von Statusinformationen an das in F i g. 4 gezeigte Steuersystem, verbunden mit der automatischen Wiederholung (RH) von Mikroprogrammabschnitten, die hinter dem Auftreten von vorübergehenden Fehlern folgen.

Die meisten Operationen des CPU-Grundsystems sind auf der Basis eines Mikroprogramms wiederholbar. Ein Maschincnprüffehler. der während einer Routine »!-Holen« auftritt (die allen Instruktionen gemeinsame Routine zum Leeren und Füllen der l'utTerkette 108 und zur Vorbereitung der Ausführung der zuletzt herausgezogenen Instruktion), führt dazu, da 1.1 die Ausführung dieser Routine erneut versucht wird. Auf welche Weise das geschieht, hängt von der Instruktion und dem Status ihrer Behandlung zum Zeitpunkt des Auftretens des Fehlers ab. Manche Instruktionen verändern die Ursprungsdalen in den Registern der CPU erst im letzten Zyklus ihres Ausfühtungs-Mikroprogramms. Diese Instruktionen werden erneut ausgeführt von dem Anfang (I-Holen) hinter dem Fehler an Bei anderen Instruktionen, die

ίο die sofortige Veränderung von Ursprungsdaten in den Registern der Zentraleinheit mit sich bringen, sind die Mikroprogramm-Routinen in verschiedene Unterroutinen unterteilt. Die erneute Ausführung dieser Unterroutinen wird versucht, wenn Fehler auftreten, indem man die Zwischenstatusbedingiingcn der Statusregister 112, 112-4 zum Festsetzen von Punkten be nutzt, an denen ein Fii nt ritt in die Unterroutine erfolgen kann (L Mikroinstruktionsadresse). Wenn diese Fk'dingungen über den externen Sehalter 115

au und die CPIiJ-Register an die Steuerungen 57 und 58 für die A- und B-Verzweigungen des Systemsteuerabschnittes (Fig. 4) gegeben werden, rufen sie eine durch ein Mikroprogramm vorprogrammierte Wiederholungsoperation hervor, die am gewünschten Punkt beginnt.

Der durch das ROSDR gesteuerte externe Schal ter 115 gestattet den Zugriff zu zahlreichen CPU Registern von internen und externen Punkten de^ Systems einschließlich anderer CPUs bei Mehrfach Verarbeitung. Über den Schalter 115 haben außerdem Zugriff zu den CPU-Registern die Leitungskonsole das Datenausgangs-Register des in F i g. 6 gezeigter Speichersyslems, ein Datenübertragungsweg von SERAD-Register 30 (Fig. 3B), der Instruktion^ pullerbereich 108, die Instruktionszahl- und -slatu berciche 111, 112, der Speicheradreßbereiche 11 und andere in der Zeichnung angegebene Punkte.

Instruktionen und Daten werden zwischen (K Doppelworl-Soeicherpuffern SDR (Fig. 6B und 61

und den Ein-Wort-Registern der CPU in F.inheiu von einem Wort ausgetauscht. Adressen von Instrul tionen und Daten werden über das CPU-Speiche adreßregister 11-3 gegeben. Der Zählteil 111 D di Instruktionszählsystems 111 erhöht den Wert ik Byte-AdreDdarstellung der nächsten aus dem Speiche! zu holenden Instruktion um Π oder 4 Einheiten, ab hängig von der in Verarbeitung befindlichen Funk tion.

Gemäß der Zeichenerklärung in der Fig. .iC sind

bestimmte Verbindungen zwischen Teilen der Fig. 5A bis 5C schematisch durch Benutzung der angegebenen Zeichen dargestellt. So werden z. B. Instruktionen aus dem Puffersystem 108 in die CPU-Register und den Lokalspeicher über den externen Schalter und Zwischen-Verbindungen bewegt.

In jedem Zyklus der CPU-Operation werden Informationssignale von den CPU-Registern (A, B, C, D usw.) und'oder Registern im Lokalspeicher 106. 107/1, 107 B über das aus dem Addierer, der

Schiebe-Dezimaladdierschaltungen und der 4-Bit-Schiebeschaltungen bestehende Rechensystem übertragen. Erßebnissignale werden über Verriegelungsschaltungen und Systemleitungen 104, 105 auf die Register und/oder den Lokalspeicher zurückübertra-

gen. Gleichzeitig kann eine Information in das Instruktionspuffersystem 108 und das Instruktionszählsystem 111 aus dem Speicher und der Leitung 104 oder in die CPU-Reeister über den externen Schalter

.it verhängt
idluiig
lanclie
In den
■; Aiis-

Il WCl -

lolen)
■η. die

ill (Il¹II

. sind
; ¹IiIi :
d'.¹ r

I'uiikl

K-h.il-CPl¹-

n des

Ii. ι.¹ -· lad- -: Γ 3

ι ft; ι

'ieil. ι st rtij icliL
) d
t d.
.'iclu
i. ali
^Tunk

' sind
der
g der
t. B.
CPU-ernen

der
l-Biiiibermgs-
t die
rtra-
-; Inilihl-

Ϊ04
alter

gesetzt oder andere Bedingungssignale übertragen werden, die sidi aul die Statusregister beziehen, wie /.IJ. das Slaliisregisier 112 und sein /.usatziegistcr 112,1, dieCH¹ ST/\t 117 usw.

Die Stcuerheziehung /wischen dem ROS-Steucrsystem der l· i g. 4 /um C^-Cl !-System iler I·" i μ. 5 Λ his 5 C wird klar, wenn man berücksichtigt, dal* Sigii.ir.ibertragungcn von Registern auf die Recheneinheit und auf Register gesteuert werden durch Torschaltungen. die ihreisei'.s wieder durch Ausgangs- m signale des Ri )S-Systenis im ROSI)R (Fi ji. 4) gesteuert werden.

Die in I'ig. 5 IJ gezeigten Register .1, Ii, C >md D sind Fin-Woi(-Register, welche als direkte Atheitsregisier benalzl werden.

Die Möglichkeit, ein/eine Bytes in die i.iul aus de» Registern. I und C /ti leiten, gestallet der CPU die Manipulation einzelne! Bytes wahlweise innerhalb von Worlsignalleldcm und durch Mytemanipulalidii auch die gleich/eilige Ausführung oder tlic Simulation 2η von Opeialior.-'ii anderer Rechensystciiie, die nicht auf Wortbasis organisiert sind.

Die Register/' und (J in Γ ig. 5 B können da/u hcnut/t werden, einen durch Schiebeoperalioiien erzeugten (bcilauf hexadezimaler Zahlen festzuhalten.

Das Register (J ist ein Fin-Bit-Regisler. welches das (!herlauf-Mit einhält, das sieh aus der Verschiebung der I-Bit-Schiebesehallung im Hingang .V des Addierersystems 100 ergibt.

Die Verriegelungen und Leitungen des Systems 3d '■verden als Verzögerung benutzt, um den DatenfHil» lurch die Sy Sternschaltung /iisamm-.'n mit dem durch

• im TaMgeberleil 78 des Steuerteiles 12 (Fig. -1) ei-

• engten Systemtakt zeitlich so /11 steuern, da K

I ehlerbediiigungen vermieden werden. Fine derirtige Fehlerbedingung tritt /. B. auf, wenn Fr-

■ -Iiiiis-Ausgangssignale der Recheneinheit die entsprechenden Argumcnteneiugünge /11 derselben Schal-¹MIiL'. während eines Zyklus iib.vrennen« und dai'irch unerwünschte Änderungen in den an die Schal-' ng gegebenen Argumetitsignalen hervorrufen.

Die Register H 1 und Rl (F" ig. 5 A) werden enl-

■ der /iisanimen als ein S-Bit großer Zähler oder ge-' nnl als zwei 4-l!i(-Zähler verwendet. Diese Rc-. ter sind mit dem Instruklions/ählsystem 111 vor-¹ :iiden zur Aufnahme der allgemeinen Register-

■ !revsen (K 1. Rl). die in den Instruktionsfeldern an-'-neben sind. Die Register sind ebenfalls mn der

hieberausgangsleitung 105 verbunden, um an den mischen ßehandlungs- und Dezimal-Additionsfunk- '■'■ men der Schiebcschaltung teilzunehmen. Der Inhalt ilcr Register R1, Rl kann in der entsprechenden l'iiase der Zentraleinheit über die mit einer einc 4>reisten ;·5·- he/cichnete sv nibolische Verbindung iiiif das LSAR übertragen werden. Dadurch wird die \.lreßvvahl eines gewünschten Regiiierteiles des I 'kalspcichers-106 festgelegt, der in seinen Elementen t!j■_- allgemeinen Register, die Gleitkommaregister und andere Reeister enthält, welche von der Zentraleinheit bei der Instruktionsbehandlum' benutzt ^v- rden.

Fun Lokalspeicherregister 118 (Fig. 5A) stellt einen weiteren Puffer für die Datenbevvegung von den CPU-Leitungen oder externen Schaltern zum CiM'-i.okalspcichcr 106. dem F A-Stcuerwort-Lokalp.icher 107/1 und den: F A-Lokalspeicher 107/? d:ir. Durch eine weitere Puiferstufe im LS-F-ingangs-ί■·.iiFcr 119 wird eine weitere Verzögerung zur Vermeidung von · Laufhedingungcn« in ilen Bahnen der Lokalspeicherahschnilte 106 iitul 107,1 geschalfen, die die Wiedergabe von Daten aus den Leitungen und externen Schaltern an die Lokalspcicheranordnungen verzögert, so dall die Wiedergabe zeitlich zusammenfällt mit den Schrcibphasen der Zyklen. Die Daten aus den I.okalspeicher-Veniegclungsiegisteru 118 können in das I.okalspeicherpuirer-Verriegclungsregister ll'J gesetzt und dort über die Zeit hinaus gehalten werden, in welcher iijue Daten in das Vernrgeliiiu-Nicgistcr 118 gesetzt werden können, so clal.l de ! .iikal· ncicheiteik 106 und 107 bis zu einem vollen Zyklus der CPU-Zcit haben, die Daten aufzunehmen.

Fin I.okalspeicher-Adrcssenregislcr 120 (LSAR in Fig. ^A) dient dazu, die .Adressen sowohl der Zentraleinheit als auch des kanal-l.okalspeiehers festzuhalten als Bezugsvverte für die Register im CPU-I. lkalspeicherteil 106. Die in das Register 120 ge-'■etzten Adressen können entweder vom ROSDR der l^;ig. 4, der mit dem Inslniklionspuller 108 verbundenen LI Ιοί-Schaltung oder von einem Kanal (über den Schieber für das Register Ki. Kl zur LSAR-Verbindiing) stammen.

Zwei SpcicheiadieHiegister 113 und 121 (F ig. 5C] ermöglichen der Zentraleinheit (Fig. 5 A bis 5C) und dem L A-Kair.il (F ig. 7 A bis 7C). gleichzeitig Speicheradressen für die Präsentation an das Speichersystem der Fig. η A bis (> F zu geben, ohne dali eines der beiden Adiel.isWeme seine Adrcl.ldalen umordnen muß. Somit wird die Wiederaufnahme tier Verarbeitung durch die Z.lü'.raleinheil von Progratnn'iunlcibrccliuni'en oder einem -IJRFAK-IN·· eines Mikroprogi. .uns nicht behindert durch das Speichen) von liiiil'eudcn /Ndicl^valilsignalen. Die mit der Adicl>regisiern 113 und 121 entsprechend verbundenen Schliisselregister 122 und 123 enthalten Schlüssel· informationen fiii den Speicherschutz, die bei Zugriffen zu dem in Fig. η A bis Ci ]·. gezeigten Hauptspeicher benutzt werden und einen unberechtigten oder fehlerhaften Ciebrauch lies Speichers (entweder dui'ch Ci'U-ln-'i-iiktion·.programme oder durch Kanal-Koniniandoprograinmc) sperren.

Die Register /. I. /. 2 (Fi g. 5 A) dienen als Wen /ur Aufnahme um Teile" dos Instmktionsfckles iuw dem PuffersWem K'8 wahrriu! der Bcirbeiliing bestimmter Iiistruktioiish pen. insbesondere von Instruktionen im SI-F-'ormat. Bei dieser Behandlung werden Daten im SlruklioiT-puffer lOK-f ülicr die Register/. 1. 1.1 auf die Sdiiehe-De/ii.iai-. uklierschalning ge'eitel.

Der A-Byle-Zi^;hlc, 125 und der C-Byre-^Zähler 12<i (F i g. 5C) sind selbständige Zähler, die über die Leitung" 104 und d;:s F\'IT-Feld des ROSDR-Steuerregistcrs auf Anfangsbedingungen einstellbar sind. Diese Zi-hk'r ergänzen die leitende Stcuerfimktion des ROSDR-Steiicrregisters wiihrcnd der Bearbeitung von VFL-Instruktionen. FITektiv stellen sie Frweiterungcn des ROSDR-Steuerfeldes für clie-en Zweck dar. Der Inhalt der Zähler k.-inn auch als Verzweigunp.sbcdingiingseingang für die A-Verzvvcigungs^chaltung de·; Steuerteiles 12 der F i g. 4 verwendet werden. Vor- und Rückschaltung der Zähler v. erden \oni ROSDR-Ausgang gesteuert.

Das Puffersysfem 108,1 bis 108 C (F ie. 5C) gestattet zusammen mit dem Steuerteil (kr Fi 0.4 und den Stati.isregiMeni des System der Zentraleinheit, die Darstellungen melirerer In'.iruktionen ai^dem Ilauptspeicher'-ysiem der Γί^ίΆ bis fiF vo'-lier zu linien.

I 934

unlici sich dieses vorherige Holen der Instruktionen iMil den Funktionen überlappt, die zum Decodieren einer germ!. .virksamcn Inslniktion notwendig sind. Die drei ein Wort großen InsiruktionvPulTerrcgister 108.-1. 108/i uiiil Ι08Γ pulTcrn bis /u drei \orher geholle Insiriiklionswörler für die sofortige Abgabe an den Sieuerteil und die Zentraleinheit durch die Vcrbiiu!i:niM-n /um extemci Schalter, welche durch die eingekreisten Zahlen 3 und 4 dargestellt sind. lnsiruklion«.d;iien gehingen in den l'uircrbereich tlun.li die Register 108/J unil 108C und werden spüler in das Register 108/i verseholvn. Die eigentliche Decodierung erfolgt unter Me/ug ;u:f den Inhalt lies Regislers 108.1, wobei die. Operationscodes au· i'jii Positionen 0 bis 7 dieses Registers genommen und über die mit 117 bezeichneten Signale an die Funktions-Ver/weigungssteucriMigen 60 des Steiierteiles der F ig. Igeleilet werden.

Die Instruklioiispulfer-Zusat/iegisier 109 iiiui HO geben die Möglichkeit, das Op-CmIe-FeId und die Bezeichnungsfelder für die allgemeinen Register R I und Rl des Instruktionsinhalles des Registers iO8 festzuhalten und so die mögliche Notwendigkeit einer Instmktionswiedeiholung vorwegzunehmen, unmillelbar nachdem diese durch eine nächste Insirukiions- a₅ information versetzt worden is|. die vom Register 108/i oder 108Γ kam. Zwei derartige Sliit/iegister sind vorgesehen, damit die für eine Wiederholung festgehaltene Information selbst weiter festgehalten weiden kann für den Fall, daß bei der Wiederholung ein Fehler ;'iiftritt. Somit Hießen festgehaltene Instriiklionsu.iien normalerweise \om Register 108,] zum Zusat/rcgisier 110. und nur bei Benöligimg für eine Wiederholung werden die Informationsda'en vom Zusaizregister 110 auf das weitere Zusat/rogisicr 109 übertragen. Das Register !10 bleibt dadurch für die Aufnahme weiterer Informationen vom Register 108 f zur Verfügung für die Unterstützung der Instruktion. welche der wiederholten Instruktion folgt.

Die Instrukiionszähler im lnstruktions/ählsystem IH bilden eine Kette von PiilL-rrcgislern III«. 111 ,1 und IHC, die mit den Speicheradreßregistern 113 (CPl !-SAR)UHd 121 (Π/Λ-SAR) verbunden sind.

Das Instruktionszählsystem Hl (F i g. 5C) enthält die laufende Instruktionsadresse. Bei Verarbeitung von Instruktionen wird die Adresse entweder um 0 oder ' 4 Einheiten im Byteadrel.iwert weitergeschaltei durch das weitergcschaltete Register Ulf und diese Adresse dann auf das CPU-Speicheradreßregister 113 übertragen. Mit der so fortgeschriebencn Insmiktionsadrcsse adressiert die Zentraleinheit Instruktionen, die der Reihe nach im Hauptspeicher (Fig. 6A bis 6E) stehen, und zwar entsprechend der gerade in Verarbeitung befindlichen Programmfunktion. Verzweigungsoperationen erfordern das Einsetzen einer Verzweigungsadresse für die normalcrweise verwendete fortgeschriebene Adresse.

Das PSW-Register enthält Teile des laufenden Programmstatuswortes (PSW). Dieses Wort bestimmt den allgemeinen Betriebszustand der Verarbeitungseinheit. Zahlreiche Register und Statustrigger des in den Fig. 5A bis 5C gezeigten Systems sind durch nicht einzeln dargestellte Verbindungen mit der A-Verzweigungs-Bedingungsschaltiing 57 und der B-Verzweigungs-Bcdingungsschaltung 58 de:, in F i g. 4 gezeigten Statusteiles 12 verbunden und bestimmten dadurch die Operationsfolge des Steuerteiles und der Zentraleinheit entsprechend dem momentanen Systemstatus. Viele dieser Register sind auch über die Verbindung »"'.-Leitung* /um Speicher mit dem Hauptspeicher (F i g. (■> A bis Mi) verbunden

Die Signale weiden durch die verschiedenen FIcmentc des in den F i g. 4. 5Λ, 5B und 5 C gezeigten Systems unter Steuerung der 8 Taktimpiilse geleitet die di.rch den Taktgeberring im Taktteil 78 des Steucrteiles der F i g. 4 er/engt werden. Zu den Signalen die festgestellt und mil" "Fehler sehr /eilig in jedem CPl.'-Zyklus geprüft werden, gehören: der »an/e Inhalt des ROSDR der Ii g. 4, dekodierte SleiiL-isignale. die aus ilen SS-Feldern und den MISC-Feldern des ROSDR abgeleitet weiden (die Decodierung ist in der Beschreibung der F i g. 4 enthüllen, obwohl sie nicht extra dargestellt ist), die Linmmgssignale .V, K, U, Γ zu der Recheneinheit (F i g. 5 A, 5B), das I S-Register 118 (Fig.5A) und die'aus dem MISC-FeId des KOSDR abgeleiteten Steuersignale für den exiemen Schalter (F i g. 4 und 5 ft).

/u den im Mittelteil des CPU-Zyklus festgestellten und geprüften Signalbedingungcn gehören: der Inhalt des nicht dargestellten und in der Beschieibuim des i„ F i g. 4 erwähnten Registers I.Λ-ROSDR, logische Frgebnissignale aus der Verschiebeschaltung' und dem Addierer, die Bedingung von (JP 117 (F ig. 51!) das Setzen der Fokalspeicherregister I.SAR (Fig. 5 A I der Ausgang des exiemen Schalters (Fig. 5B) dei' [„halt des Insliiiklions/ählers 111,·! (Fig. 5C) und die Siellungen der Zählerregister /. und R (F i g. 5 A)

In den CPl '-Zyklen werden später die folnendeu Signale aufgestellt und geprüft: Das Aiisgang"ssi»nal des AdrelUvahlweges 62 (F i g. 4) auf den WahllciUin gen 62.1 und 62Il und ROAR. der Status des An /apfregislers 86 (Fig. 4). die Taktimpulse für du Zyklen der ROS-Matrizen (Fig.4) die Ausbin-, signale auf den Leitungen W und Z (Schiebe- um' Addierer-4-Bit-Schiebeausgänge Fig5A 5B) Λ Byte-Zähler 125 und C-Byte-Zähler 126 (F i u 5C) Fingang.ssignale zu den Speieheradreßret-istem I Π _lllKj 121 (Fig.5C) und eventuelle Fing"an»ssii>ivik _/ur Zentraleinheit \on den Speieher- und* Kan;·I-Systemen der F i i>. (> A bis 6 F und 7 A bis 7 C

Speichersystem (F i g. ft A bis 6 F)

Bei Anordnung gemäß F i g. 6 zeigen die F i g. (1A bis 6 F das Speichersystem, das die meisten Daten enthält, weiche durch die Verarbeitung-,- und F A-Anlagen der F i g. 5 und 7 unmittelbar benutzt werden.

Der Hauptspeicher umfaßt eine Anzahl von Hdiiptspeichermalrizen mit großer Kapazität und relativ langsamem Zugriff (z. B. Kernspeichermatrizen mit Zugriffzyklen von 200 MikroSekunden), die in Fig. 6E mit der Nr. 200 bezeichnet sind, und einen _mit der Nr. 201 in Fig. 6D bezeichneten Hilfsspcieher kleinerer Kapazität mit schnellem Zugriff (z. B. aus Speicher-Flip-Flop-Schaltungen mit gemeinsamen Adreß-Torschaltungen und Leitungen sowie einer Zykluszeit von etwa 230 Nanosekundcn).

Die großen Hauptspeichermatrizcn 200 mit langsamem Zugriff umfassen Datendarstellungen zwischen 230 000 und 12S000 Bytes (Viertelwort) und eignen sich zur weiteren Ausdehnung.

Die BCU reguliert den Fluß von Datensignaldar-Stellungen zwischen dem Hauptspeicher 200 und dem Pufferspeicher 201 sowie zwischen der Zentraleinheit und den Kanälen, gezeigt in den F i g. 5 und 7, sowie den Speichern 200 und 201 zur Reduzierung der zur

·.· r.

934

ei
lit
I

Wiedergewinnung von gespeicherten Informationen !lenöligten Zugrilfzeit.

Die Speicher 2(M) und 201 sind in Abschniiie son 4ll')() Mytes unterteilt, welche »Bücher genannt wer den Die Miicher siritl in Abschniiie son M Mytes im teileill. Seiten sind in ICi Byteblocks unterteilt. Somit anhält eine Seile 2 Blocks (S Wolter oder .'-' Mvles) und ein Much in jedem Speicher I_S Seilen.

Informationen werden aus dem Hauptspeicher 200 in den Pufferspeicher 201 in Blockeinheiteii von s;.-r κι Wörtern und /wischen einem der Speichel und dei Zentraleinheit oiler dem Kanalsssiem in Imheileu son einem Wort bewegt. Jeder Seite im I lan,itspeichci 2(10 sind zwei feste Seitenteile im Pulfcispeicher 201 /ugeortlnet, unil /war einer im obcien und der andeie im linieren 4 K IeM. Somit braucht man beim Suchen eines Inforriiationsvvorles aus einer Adrel.tstelle in dem aus Haupt und Pulfeispcichei besiehcndeii Speichersystem nur /u wissen, ob der bei reifende Mloek gegenwärtig im entsprechenden Pulfci speichei block dargestellt wild, und mau muH die Seile kennen, im den Zugiilfs/ykliis zum Ιηίοι maiionswoit abkürzen /11 können. Informationen über den Malus der Pulferspeiclierabschnitle werden durch das nach lolgend beschriebene Verzeichnis 204 gegeben.

Die in den Speicher einzugehende Inlonnalion wnd zuerst an die BCU gigeben, und zssai aiii der \ Vcrlangerungsleitimg 202 (I ig. ΙιΛ) dei in

I 1 g ..¹S M gezeigten leitung X-I.eiliing /um Spei

ι her-. Die aus dem Speichei hei ausgeholte Inloi inalioii vcrlä-lt diesen uber einen AO Schalter (I ig. OD) und tritt am externen Schalter (I ig. 0 H. H| in den Datenlluü des CPl Kanals cm Line so Ii .-ausgeholte Information wird 111 parallelen Doppel ss.iitgruppen von 01 Mils an den externen Schalter '■' r 'eben, und die gewünschten Woitei weiden aus 1! sen Gruppen einzeln ausgewählt.

Speicheradressen weiden von dem 111 I ig. 5 C ge λ-!ten SAR auf der (PU I (ISAR-I ellung 203 (I ig. OA) an die MCU ubeiiiagen Die I iweiterim

1 ,entferntes SAR« des Adiellweges 203 (I- 1 u 0 A I .λ iiichelt dargestellt) gestatten die Adressierung des

V ichersystems durch meliieie Zentialeinheiien bei

V hi lach verarbeitung

iei Abrufopcrationeii wird die Information vor-/1 -,weise aus dem Pullerspeicher 201 entnommen, i<^! ! der Hauptspeicher duichlault keinen Zyklus, wod. eh der Abruf Zyklus effektiv icduzicrt wird Wenn ti Information nicht im Pufferspeicher 201 steht. 1: chliiuft der Hauptspeicher 200 einen Zyklus und 5» il Pufferspeicher 201 zwei Zyklen, um einen Infoi-

II !iousblock in den Pufferspeicher in einem zugc-SVi.-senen Seitenbereich zu übertragen (Putferseiten W den zugewiesen, wenn ein erster Zimriff zu einer

in- Ut zugeordneten Seite erfolgt, obwohl Übertragi gen auf der Basis eines Blocks oder einer Haibsc: e erfolgen).

■ (ei Speicheroperationen wird die CPU-Operation gleichzeitig in den Hauptspeicher und den Pufferspeicher eingegeben. Zu diesem Zweck durchlaufen dii beiden Speicher ihren Zyklus mit unterschiedlichen Geschwindigkeiten, w-jnn ein Speicher-Mikrobeiclil vom CPU-ROSDR kommt. Die Kanalinfornu.tion wird nur im Hauptspeicher gespeichert. Die Wandungen zum Speicher werden nachfolgend genauer beschrieben.

Bei einer Hol-Operation bestimmen das Indexregister 204, die Adreß-Decodierschaltung 2»5, die \ erylcii.lvcischaltungen 206, 207 und di. Decodiei scliiiltiiny 201 ,1 (I i i·. i>C^- und (A)) die Anwesenheit oder Abwesenheit der adressierten Information im Zusatzspeicher 201. lsi die Information soihanden, wird sie schnell aus dem Speicher 201 entnommen und der langsame I laiiplspeieh :r 200 lühit keinen /skins aus. Steht die InI-irmalioii mein im Zusatz speicher, lultit der Hauptspeicher einen Zyklus aus, um J<\\ Hlock hervorzubringen, der die gewünschte' Inlonnalion enthält, und der Zusalzspcichcr fuhrt /uei Zyklen aus, um den Mlock an dei entsprechen den Adiel.tstelle /u speichern. Gleich/eilig wild dei adressierte led dei Information an die anfordernde Adiel.luuellc (CPl! oilei Kanal) überiiaücn und eine Zuoidnungshc/cichnuug in das Indexregister gesetzt, um die Hlockübci I ragung /u kennzeichnen (und. wenn nötig, die Seilenziiordiiung /. H /um ersten He/uuspunkt aut einer Seite).

Aul nachfolgend beschriebene Weise wird lcstge stellt, ob die/u holende Adieltmformalion im Zusatz speicher steht. Der leil dei Adiesse. welcher die Seiu-nposition angibt, und dutch die Decodicrschal _Ιι1Πμ 25 decodiei t und so aus dem Indexregister /wei Salze son doll gespeiclieiten Adieltangaben ei/eugl | ,„ Satz ist mit dem obeien Teil des Registers 201 und der andeie mit ileni iinleien seilnindcn Jede .Anzeige 1111tliil.lt eine Muchadiesse. zwei den beiden Hlocks dei /iigeluingen Seile /ugeoulneie Guhigkeitsbils und einen Ausiuhiungsgcncliinigungs Hit. Die beulen Mucliadiel.i.uig.ibeii werden in den Schal tungeii 206 und 207 nut dem Muchadrel.ltcil dei .Adiesse auf dei I ellung 203 \eiglicheii Mei einem bestätigenden \ eigleich weiilcn das (iiiltigkeits und ilas Aiisliihuingsgenehmigungs Mit der ubneinsiun nienden .Anzeige duich die Schaltung 20(> oder 207 unleisuehl. Wenn die dein ,idiessieiten Mlock zugeoidneie (iiiiigkeits Miian/eige »I ist (und damit be sagt, dall die liiloimaluin in iler enlspiecheiulen Zusat/speieheistcuc gespeichelt lsi) und das Ausluhiimgsgenehmigungs Mn auch auf >> I« steht (und damit anzeigt, d.'.l.l liie Inloimalion unter diesel Zusalz-Speicheradresse gegenwärtig dieselbe ist ssie die untei der entsprechenden I lauptspeieherad'esse). wird die Information aus ilem /usatzspeicher 2(H cntnom^llll-'ⁿ· indem die Adresse aut der AdrelUeitung soll· Mandig decodiert wird und der obere unleie Teil des /usatzspeichers entsprechend dem Aiisgangssignal der Veigleichersclialtungen 206, 207 gewählt wird. I*;'¹· -»'I ^¹' adressierten Stelle des Speichers 201 entnommene Doppelwoit aus (.1 Datenbus und S Pantalsbiis wird ubei den Ai) Sehalter 208 auf den externen Schalter der Zentraleinheit übertragen, wo eines der beiden Worte für den l.intritt in die Zentraleinheit ausgewählt wird.

Wenn die Vergieicherschaltungen 206, 207 anzeigen. dall die zu holende Information im Zusatzspei^cllcr ^^{01 mc}'^{u v}"^rn;IIK'^en °^^{CT ai}'f ^^em neuesten Stand ist, wird der Hauptspeicher 200 adressiert. Es wird die aus vier Wörtern bestehende Information eines ganzen Blockes abgerufen und in den Zusatzspeicher 201 geleitet. Gleichzeitig wird der tatsächlich adressierte Teil der Information über den Schalter 208 und seine Umgehungsverbindung zu den Versorgungsleitungen des Speichers 201 auf den externen Schalter der CPU gegeben. Bei diesen Übertragungen ^{wird dcr} entsprechende Teil des Indexregisters durch Veränderung des entsprechenden dem übertragenen Block zugeordneten Gültigkeitsbits und bei Bedarf

934 220

iaicli dci Buchadiesse uiuI tic·- Ausliilmingsgcnehmigungshiis aiii den neuesten Mund gchr-.ichl. Die zulelZI Ul-IKIIIu[LMI SltIi l"jl Il^- MIKl C it H TlIctI ί L.ll. UlMIH dlC adiL'sMLTlc Seile gegcnwäiiig nicht im Speiehei' 2III vieh! iiiIlt vvl'ihi sie elm ι Mehl und sich niclu aiii dem iiL-iiesiLM) Siiiiul helindel (AuslülmmgsgeMehmigungs-BiI ν.ι>i her aal U geselzi).

Die in Fig. M) gezeigte Puliei-Zuordiumgssciialluiiü H)¹) liesiiinnii eine Änderung der Handhabung des lndc\rLgistcrs (neue Plalzzutcilung im Zi;*:iizlegisicr 201). Diese Schaltung wird eingeschaltet dtireii die Vergleicheischaliung 207. Fine neue Zuordnung ist ei forderlich, wenn die Vergleicherschali'ingLMi keine I IvrL-insiininiung des Buches anzeigen. In -.I)Il-IIl¹H ί allen bestimmt die die letzte \nt hergehende Benui/img des Zusat/speiehers 201 rellektieleiule Sehdlslcllung die Kaumuahl (aus- -oben, ein uiHlmi). wenn niehl die zugehörigen Bits l'iii Gültigkeit und Xusluhrungs-jenehmigiing in der z'igehorigen Sciicnpositioii des Indesregisteis anzeigen, dal.» die Seite unter einer Raumadresse beleg; und unter der .'iiJcien Raumadres^e frei ist. In letztgenanntem IaI! wird die fieie Raumadiesse zugeordnet.

Wenn somit durch ein ungleiches Vcrgieichscrgchnis der Indcvadressen eine Cbertragung vom I l.iuptspeielier auf ilen Z.iisatzspeicher erfolgt, weidi"i der obere untere Raum des Zusalzspeicheis und die enlsprechende l'oMtion in; Indexregister für dcii Beirieh bestimmt entweder durch die letzte Stellung der Schaltung 209. wenn die Bits für Gültigkeit und Ausiülmiiigsgenclimigung in der entsprechenden r>.c!it-Mi linken (oben unten) Position im Indexregister die völlige Leere oiler Belegung für beide Räume anzeigen, oder durch eine Schaltung, welche durch die Bits für Gültigkeit und oder Äiisführungsgeiichmigung gesieuerl wird, wenn das nicht iler Fall ist.

Bei der neuen Zuordnung einer Seite im Indexregister wird die entsprechende Seitenposition des Indexregisters in tier rechten linken Position, die dem gewühlten oberen unteren Raum im Zusat/speicher entspricht, auf die Buchadresse des neu übertragenen Seilcnhiocks geändert, wobei das dem übertragenen Block zugeordnete Gültigkeilsbit und das Aiisfühnmgsgenehmigungsbit derselben Indexposition auf I gesetzt und dadur.h zumindest teilweise Ciiiitii;-kei ler Inhumation im entsprechenden Ztisat/spei-L'heii.iuin reflektiert wird.

Bei Speicheroperalionen (Übertragung der CPl' oder des Kanals aiii den Hauptspeicher 200) können Indexregister und Zusalzspeicher geändert werden. Bei einer Speicheroperation der Zentraleinheil kanu die zu speichernde Information außerdem in ilen Zusalzspeicher gcsel't werden. Das Indexregister wird auf der lorige.ehriebenen Seitcnposition abgefr;it:t. und bei einer t'bereinstimmung des Buches und dem \Orhandensein eines Gültiukeit^hits für ilen Block wiril die auf den Hauptspeicher gegebene Iml'ormalidn (utn SDK. Fi ». hC. und BCl'-Ausgangssehalier) ebenfalls aiii den Z.iisatzspeicher 201 gegeben. Da entweder ein Won oder ein BUe bei solchen Operationen benutzt wird, wird nur der uewiiiischle Teil der gewählten Bloekposition des Zusaiz^peichei^ mit der Won- und Bv. te-Adrc!.iinformaiion zur Veränileruiii; ausi^w.ihll.

Die Kanäle können D.ilen nur in i\v>\ lliupispeiehei 200 -ινκΙκΊπ uiiil vmi doM .ibrufeii. Vei'ii im Kanal Da'en speiche!!, w:: ■'■ \\,\* lnde\iei;i-.|ei" .1K¹C-Ii.igt. und wenn die Adresse gegenwärtig im /usaizspeicher sieht, wird das Block-Gülligkeitsbil für diese Adresse aiii II. gesetzt. Das mit der Zahl 209 bezeichnete SpeiclieischutzsNstern empfängt die von einem Programm aufgestellte Sehutz-Schlüsselinloimaiion von den in Fig. 5 C gezeigten Sehlüssehcgistern. um damit festzustellen, oh ein Speicherhezug voibe-tininiie SchiitzzuoriiiHingen verletzt, die durch Schlüssel im Speicherschutzbcreich 210 wietlergegebeil werden. Bei 211 wirti die Verletzung eines solchen Speicherschutzes angezeigt.

Die in 1 ig. dl) gezeigten Muster- und KonliguralionsregistL-r emiiigliehen zusaninien mit den gestrichelt dargestellten L-SS-Ausgangs- und Ansprachregis:orn die Benutzung des in den Fig. ft A bis M dargestellten Sp.eiehersv,stems durch mehrere Zentraleinheiten ties in ilen Fig. 5 A bis 5 C gezeigten T\ps bei Mehrlachverarheitung. Das Musterregister sieilt interne \ erbindimdgen von (Jem BC'l'-Ausgangsschalter 215 zu mehreren Speicheradapten; ties in tier F i g. M-" gezeigten Typs über die FSS-Ausgangsleiiung her. Das [-"SS-Register gibt die jeweilige \ ei bindung einer jeden Zentraleinheit, eines Kanals und eines Speicheradapters in einem derar tigen Mehrfach-Verarbeitungssv stein wieder.

l.ingabe Ausgabe-l ntersvstem (Kanäle)

Da· Grundkt>nzept ties Kan.ils)stems umfaßt einei Multiplexkanai (MPX) und bis zu 5 WahlkanäL {C\l I bis (Ή5). Die Kanäle sind teilweise so mit de Zentraleinheit integriert, daß sie Teile des in Fig. '-gezeigten Mikrooperations-Steuerteiles sowie den [);· tenlluß untl die in den F ig. 5 A bis 5 C gezeigte! Rechenteile zur Ausführung ihrer F! A-Funklioiier benutzen. Die Kanäle verfügen außerdem über Fin zelsteueriingeii. liurch die sie unabhängig von de;; Flemenien tier Zentraleinheiten funktionieren kün neu. ζ B. Operationen ausführen können, bei denen keine Inlornialionen mit dem Speicher ausgetauscht werden.

Die Kanäle arbeiten mit der oben beschriebenen I iiterbiechungs-Technik. um Informationen mit dem in F i g. (1 gezeigten Hauptspeichersystem auszutauschen. Die Kanäle tauschen Informationen nur mi:

4; dem in F i g. F gezeigten Hauptspeicher 2 aus und lassen den in F" ig. 61) gezeigten Z'isatzspeichei 201 für den Beirieh durch die Zentraleinheit frei. Das mit tier Adressierung ties Zusatzspeichers 201 zusammenhängende Intlexregistei 204 wird jedoch bei Kanal-So Übertragungen abgefiagt. und wenn die gewünschte Adresse des Speichers gegenwärtig im Zusatzspeiche: aktiv ist. werden die Gültigkeitsbits dieser Seite des Zusalzspeicheis ausgeschaltet, um die Benutzung inzwischen überholter Daten zu verhindern.

Jeder Kanal umfaßt ein ⁽> Bit großes Pufierret'i'.lei und je eine ebenso große Fingangs- und Ausgangs leitung. Der d-f Wörter große, in Fig. 7 A gezeigte I okalspeicher 107Il dient als Bindeglied zwischen dem Kanal untl dem Hauptspeii her. Die Kanüle

^fi" übertragen Daten in Stufen über den I .okaNpeichei und linheiten tier Zentraleinheit auf das Speiehei Verhmdungsregister 300 und das Adreßregister 121 123 in I ig. "C.

Wenn die Kanäle beim I A-BeIi ieb den Dalen-

^Γι5 Null in der Zentral-.-Mibeit steuern, wild tier lokalspeieherteil l(>7 I veiwendit. S Wör.er theses Spei elii.Ms enllvilten die Kanal -Sieiiermloi m ilion. I 111 d^;esei! I ei! lies | okalspeichei's /11 bemMzen. muli ili.-

Kau VL-

ii.ng I)

/¹AL¹I

Il-Ml'. ::ldl

.. ie tr u Ix an

■I'll kail ■:!-' i -en !^e η¹ /α t ■.]L-r η ich ge s L \

Aus die IkH! \iik Reg sch! die triel für Bei das pro; die' bes V

HCl AiIt übe zu deir erre bi. nid zwi··

spei η

1 220

I ss-	da
e !c-	C.
C :; Ί C S	R1
CI Jl"-	VV,

.¹IIlCH

bait; te η

Linden

.'Il C Π

nc IV-

.IUiI-

KuiiaMiiiormaiion übet den leii M)TH. die Addieicr-X-l.citunü und deren Anschluii über die \ enictic- |ung':eüister 118 und 119 am den ieii 107 .-J lai.iln

|V, leile .-) mid Ii des Lukalspeichers 107 haben Avar .-.huliche Zykluszeiten, aber während des Zvklus U-I-. indene Aufgaben. Der "I eil 107.! durchläuft Ave· .-'.vklen während eines Zvklus der Zentraleinheit, und zwar einen Zvklus /um Lesen und den and .n /um Schreiben von Informationen. Der Teil 107 . !ülm ebenso in diesel Zeitspanne zwei Zykieiaus .,!och einen zum Lesen oder Sehreiben son Info r. ..oncn unter Steuerung de·- Mikro-Sieiiei teilen de: : g. 4 und einen zum Lesen oder Schreiben von InI .;..iiionen unter Steuerung desjenisen Steuer-Ba .ies im Kanal, das gerade bedient wird.

.: Kanal verfügt, wie bereits gesagt, über zwei je ν-. - '■' Bu große PurTerrcgister (S "baten- oder Ki i.iiidobits und I Paritatsbit). Lines dieser Regi! jedem Kanal empfangt Informationen \on pe: .,,en Einheiten über die Lümantisleitunt;. und ,!eic Register gibt die Intormationen an externe l;'pc; die Ausgangsleitung. Da-. zuerst erwähnte ji kanu an das zweite Register angeschlossen i. um bei der Ausgabeüberliagung aus dem Ii speicher Inlormationcn in eine Reihe zu setzen. .!cm in i" i g. 4 gezeigten Steueneil ist tür jeden K. . cm besonderes Adreßregister ROAR vorgese-Ik Register 70 bis 75).

.:n C Pl -Betrieb werden Kanalfunktionen durch ■j-, .\ii;raleinheii mittels .Ausführung von Y. A-In- 3" s;i. .!ionen eingeleitet. Die Verbindung mit dem Ka-i· wird bei der Ausführung von derartigen Ins;:. s ionen zum Einleiten der E Α-Funktion des Ka -is dadurch hergestellt, daß das CPl ROAR 76 li j. 4) als Quelle der ersten Mikroinstruktionsaurcs- >L,-ii ;'ür die Verbindungsroutinen im CPU-Betrieb be; ..t/t wird. Die Verbindungen von den Kanälen /;· „cn Kanal-ROAR 70 bis 75 und die Verbindung u,i (TU zum CPL-ROAR 76 sind in F i g. 4 zv.-u nuh' dargestellt, durch diese Erklärung jedoch eingeschlossen.

Verbindungen mit dem Kanal, die während i.kv Aiisfuh ing von L A-lnstruktionen erfolgen, fordern die Voibereitungen der Zentraleinheit füi den E/A-Betrieb. Diese Vorbereitun« erfolgt durch einen Mikrobefehl über das ROSDR 55. Welches das L 2-Register der Fig. 7 A für die Bezeichnung des anzuschließenden Kanals vorbereitet, woraufhin der Kanal die Anforderung abgibt, die nötig ist. um den Betriebsartentriggcr der E' g. 4 auf den E A-Betrieb für die gewünschte Verbindungsrou'.ine zu setzen. Bei diesen \ erbiiulimgsroutinen benutzt der Kanal das CPU-ROAR 76 zur Steuerung der CPU-Mikroprogramme, obwohl das CPl-ROAR normalerweise die letzte Mikroinstriiktionsadresse des CPl-Betricbes festhält, die dem BREAK-IN vorausging.

Die Kanäle stehen mit (.lern Speicher über die BCU in Verbindung, die sie einmal über die CPU-Addiererlciumg .V /um Speicher und zum andeien über die Verbindung des l^:. A-Speichenulreßiegisters zu den Speicheladreßsteuerungen in der BCU und dein in F-ig.hA bis 6 E gezeigten Adapters ν stem erreichen. Der K,mal kann in jedem Speicher/ugrilf bis /u 4 Inloi inalionsvvörtern abrufen oder speichern, und ein derartiger Informationsaustausch verläuft /wischen dem 1 i-kalspeichei 107 und dem Hauptspeicher 200.

Die Möglichkeit dei einzelnen Kanalsteiierelemcnte und der .Mikrupmgramms.-Hieruiiueii im E A-Beinch. den i A-Loka'ispJiehcr I07<i in einem CPL^!-/\kUts in /l it ie iking /u hei reihen, uesiattet '-ine jiieii-ii.'eii.e.--I-'unktion der Kanäle und dei /.eniraleinln.'ii bei dei Aiisluhruni; von Datenüberiragunge.i. S₁) ku'.n ' ^ ein Kanal väluend eines Teiles eines L H -/> Mn · Daten in den Lokalspeichcrtei! 107/i unter koiiiioilc semes eigenen Steuerteiies eingeben, während emes anderen Kanals zwischen dem Speicherteil 107 H ιιικί dem Hauptspeicher ausgetauscht werden. Somit brauchen die Kanäle nur die normalen Verarheitungsl'iiikiioiicn der Zentraleinheit zu itnici [.rechen, wenn ein Datenaustausch zwischen dem Hauptspeicher und dem L.okalspeicher erlorderlicli ist.

Jedem Kanal werden S \ ollvvörter der kapazität des Lokalspeichers 107/·; zugeordnet und eine zusätzliche PutTerkapazitäi von einem Byte i:< dem mit der Kanaleingangsleitung verbundenen jeweiligen Pulierlegister. Die Kanäle ν erlügen außerdem über bekann ic Steuerregister.

Die einzelnen Kanal-Steuerelemente umfassen verschiedene Ringzähler zur Anzeige der Voll-Bedingung und der Leer-Bedingung der verschiedenen kanal-PuiTerregist-.-r. wodurch gewünschte Übertragungen zwischen dem l.okalspeicher und den ein Byte großen Pullerregistern durchgeführt werden. Wenn ein Kanal die Steuerung von der Zentraleinheit übertragen bekomm! (Umschaltung von CPL -Betrieb auf E Α-Betrieb), muß er in seinem zugehörigen ROAR (70 bis 76. F i g. 4) die Anfangsadresse der nachfolgenden Routine festsetzen, durch welche nachfolgende Verbindungen hergestellt werden, während die Zentraleinheit die E Α-Instruktion ausführt, in welcher die .Anfangsverbindung des Kanals erlolgt. Während der nachfolgenden Verbindungen (d. h. am L:nde einer L: A-Unterbreehungsrouline) setzt das Kanal-Mikroprogramm als letzte Operation der laufenden Routine die Anfangsbedingung für die nachfolgende Routine in das zugehörige RCVAR.

System-Bedienungstafel (Konsole)

Die ^ystem-Bedienungstafel ist ein modularer. aber integrierter Teil des betrachteten Systems und beherbergt Steuereinrichtungen und Schaltungen zur Überwachung und ,Anzeige des jeweiligen Systemstatus. Die Konsolenschaltung liefert die folgenden Steuerungen und Funktionen:

1. Manuelle Steuerung einschlieüich einer Steuertafel für das Bedienungspersonal mit Steuervorrichtungen zum Eingreifen und für die Fehlersuche.

2. Fehlerzustandsanzeige und -angabe (umfaBt Anzeigegeräte und Überwachungssehallungen für den Fehlerzustand).

3. Eingabesteuerung tür Fehlersuche (umfaßt Steuerungen über Eingange vom SERAD auf das Konsolenregister 320 als manuellen SimulationswwL' und Staimmgvn für manuelle Hingabe in dasselbe Register).

Aul Grund bestimmter Signale können die Konsolensteuerungen so eingestellt weiden, daß der Inhalt des Pulfeispcichers 330 über die Register 328 und 320 auf den externen Schalter der CPU übertragen wird, von wo die Mikroprogrammsteuerung tier CPU weitere t bcitrammgen aiii d\:\} Hauptspeicher 200 der CPl' steuern kann. Somit kann ein aus 512 Bytes bestehcndci Salz von [elileizustands-lnlormations-

934

hits Miwolil mi Kon-.olepspeicher 330 a!·- ;uii^-h in dein wesentlich grölleren Hauptspeicher 200 festgehalten werden. Dieselbe IniornuitiiMi kann auch Mim S !aunt sp'-ichcr 200 über die normalen Vem'ndungswcüe der |- Λ Kanäle auf periphere .-uifzeiehnungsg'jräk· mit beträchiiich größerer Kapazität al-, der Hauptspeicher zur permanenten Speicherung gegeben werden. Pas serielle Vemindungsnctz zu der seriellen Datenleitung 324 gestaltet eine Erweiterung des KonsolenpiilTers, die ausreicht, um Siatiisinformaiionen son ίο zahreiehen Elementen der Zentraleinheit und der Kanaleinheiten zu sammeln.

F.s können auch andere Informationen als Fehler-/usiandsangaben unter Steuerung des SPU-Mikroprogramms auf die Konsolenein.heil gegeben werden, is Zu diesem Zweck setzt die Zentraleinheit das Konsolenregister 320 (Byte 0) auf den für die Operation speziell zugeschnittenen Funktionscode (X)OOOOO H). Die Zentraleinheit übertragt wahlweise 4 weitere Bytes von einem Kegister über die Addierausgangsleitung / auf das Register 320. Byte 1 des Registers 320 empfangt das Datenbyte, das im Konsolenputfer /u speichern ist. Byte 2 des Registers 32t) empfangt (in Bitposition 7) das werthohe Bit der KonsolenpulTeradresse. Byte 3 wird auf die übrigen Bits der Konsolenpulfer-Speicheradrcsse ge-etzt. wobei die AdreUsteuerung über dre Leitung 345 erfolgt. Der Inhalt des Konsolenregisters auf der Byteposition 1 wird auf die Position des Speichers 330 gesetzt, die durch die Signale uif den Leitungen 345 angegeben ist. und die Konsole setzt einen Code 00100 auf die Bitposiiioneii 1 bis 5 der B teposi '.on 0 des Konsolenregisters 320 (über OP-Vcisi-hliKselungsschaltungen) und sagt damit dem Miproproeramm der Zentraleinheit. dal.> die Operation beendet ist.

Der Inhalt des Konsolenspeichers 330 wird in einer speziellen Operation in den Hauptspeicher 200 gegeben, in welcher die Daten im KonsolenpulTer byteweise über die Register 328 und 320 unter Steuerung eines CPU-Mikroprogramms auf den Hauptspeicher übertragen werden. Zu diesem Zweck übernimm; wieder UyIe 0 des Registers 320 die Funktionssteuerung und die Bytes 2 und 3 die Adreüsteuerung für den Konsolenspeicher 330. Der für diese Operation zutielfende Funktionscode 1000000011 wird durch die Mikroprogrammsteuerungen der CPU in das Byte 0 des Registers 320 gesetzt, und zwar wieder über die Addierausgangsleitung Z der CPU. Byte I wird auf Nullen und ein gültiges Paritätsbit gesetzt. Die Bytes 2 und 3 enthalten das werlhohe Bit bzw. die übrigen Bits der Konsolenpufferadresse. Als nächstes wird der Ausgang des Konsolenpuffers im Register 328 auf die Byteposition 1 des Registers 320 übertragen, wo er das Byte mit lauter Nullen überlagert. Als nächstes setzt die Konsoleneinheit den Code 00100 auf die Bitpositionen 1 bis 5 der O-Byteposition des Registers 320 und zeigt dem Mikroprogramm der CPU wie vorher dadurch an, daß die Operation dadurch beendet ist. Das Mikroprogramm der CPU überträgt dann Byte 1 des Registers 320, welches die aus dem Konsolenpuffer 330 übertragenen Daten darstellt, auf den Hauptspeicher über eines oder mehrere CPU-Register. Das obengenannte Verfahren wird wiederholt, bis der gewünschte Abschnitt des Puffers 330 ganz auf den Systemhauptspeicher übertragen wiiril·;. Der zugeordnete Bereich im Hauptspeicher kann auf einer permanenten Basis sein, um bei Bedarf die Verfügbarkeit dieses Plai/L's für Ausgubi.-fiiiikiioiien von Fehlei/u-'.!JiuU-n sicherzustellen.

I. 'Hier SHRAD-StCLiLTUiIg überträgt die Konsole ,hu h In format ionen uvui Pufferspeicher 330 i.ui cv.crne Cn:räu. die an ύ·:η SLRAD :i;ig-s>LJi!nv.t.n sind. Zu diesem Zweck gibt der SLIiAD bei FmpiV.nu \on Kornmjiuiosimialen in seinem Register 330 Siunale i:n die Konsole ah. wodurch die Konsolen-Torschaliungen (LC)Ci WUT) über Adivlil-.'iliiiigi-n 335 adressiert. Dc Konsoienspeicher lauft in seinen Zvklen über eine Sequenz von Ryieadresscn, deren Ursprung durch die SKRAD-Steueriniormaiion auf den Leitungen 335 angegeben wird. Diese Iniormat:on koinir.i ja bekömmlich von dem Sr.RAD-Steuertcil 38, der sie seinersei;-. -.sieder \on einen evtonvn Gerät über den Anschluß 29A und das Schieberegister 30 empfängt. Bei dieser Operation wird die LOG-Leitung 336 erregt, und die von dem obenerwähnten SERAD-RegisW 30. dem Steuerten 38 und der KonsoleiHerbindunsi 335 erweiterte Steuerung erzeugt einen Bytestrom \om 1 D-Register 327 auf das in Fig. 3 C gezeigte SFRAD-Ausgangssy stern. Put: Kits- und Statusinformation werden wieder getrenn: und in der oben beschriebenen Reihenfolge an daexterne Gerät übertragen.

Fine andere vom SFRAD wahrgenommene Funk tion ist die Übertragung \on Fehlerzustandsinforma '.ionen der CPl'-l'berwachungsschaltungen über das Register 325 direkt auf den Konsolenschalter 32(> ohne Zwischenspeicherung im Koiisolenspeicher 330 Bei dieser Betriebsart werden der Konsulentaktgebci 321 und der Bitring 322 so zu Zvklen induziert, daü sie eine gewünschte Bytegruppe von Fehlerzustands-Angabebits aus dem durch den SFRaVD bezeichneten Systemelementen auf das Byteregister 325 übertragen und die so zusammengesetzten Bytes über den Schalter 326 auf das Register 327 und von dort über die Leitungen 341 auf das Ausgangsregister 31 des SFRAD übertragen.

Ein Drehschalter mit K) Stellungen auf der Konsoleniafel steuert manuelle Fehlersuchverfahren im System. Dieser Schalter (Fehlersuch-Steuerschalter) und die zugehörige interne Verdrahtung in der Konsoleneinheit (beides nicht dargestellt) gestalten dem Systemtechnicker, Prüfungen der verschiedenen Systemspeiche^r einzuleiten, in welchen Adressen der Speicher für Prüfzwecke in numerischer Reihenfolge gewählt werden. Die von jedem Speicher erhaltenen Daten werden mit Bezugsdaten verglichen oder auf Parität geprüft, um festzustellen, ob der Speicher richtig arbeitet.

Zeiteinteilung im System

Die Zeiteinteilung der verschiedenen Taktfunktionen im System ist in den Fig." bis 14 dargestellt. Fig. 9 zeigt die Grundtaktzeit von 115 Nanosekunden für Schaltungen und Steuerungen der Zentraleinheit (ROS und Taktgeber) und des Lokalspeichers der Zentraleinheit. Gemäß der Darstellung in Fig. ° ist ein Zvklus des Zusatzspeichers 201 ungefähr doppelt so lang wie ein Zyklus der Zentraleinheit und nur ' s so lang wie der Zvklus des Hauptspeichers 7.00.

Fig. 10 zeigt im vergrößerten Maßstab die Vorgänge, die in den einzelnen Phasen eines CPU-Zyklus ablaufen. Fig. 11 zeigt die relative Zeiteinteilung der Lokalspeicher-Zugriffzyklen. Zwei ganze ZugrifT-zyklen des l.okalspeichers (Lesen oder Schreiben)

den. O'i Lok

sCi'l

urin Abi eint

gen

\VÜ!

sie! kör

Ha Le

OP·-

ψ. ■■-"

air .-en

chi 'p^cl

de· .'en

Zi, --ι

Zu ".zs|

eil' -'it i An ..'.'Ol¹I Bit- auf Fin:!eits speicher inte;-, all register

Z'A.ll VO

die Z-L. Konsole G em; Sf-RAD Diese ') Daten \on de: punkt d dazu b< Positior kommet anderge sehen i· register¹ bits ein des nä( mando decüdie Teile π inform«: register SERAI des Da Fehlers Stelluni gewähl· SERAI Verrieg Steuert SERAI SERAl DAT-!*

934

,., -J:!.;-,ιι
■.! ι '--Ι ! nip

L-. -cn. iil·: .. ¹MlUiIhHi ::■.;■■

- .e iriliiinia-
\AD-Steiier-

Ci)I externen

.viiiehcregi-

¹I 'Λ lid UlL"

i-.'üi ohoner-

.u·' 38 und

. -■; Liiiii er-

■ '27 au! das

.■η. Pari-

. . getrennt

■■-ν an das

-nc liiiik-' .nil'orniaüber das
^;:.i!k-r 326
. :.-!ier 330.
■■'Mktgeber
-ziert, daß
•!/ustaiuls-/etehneten
ii IxTt rauen
ilen Schalüber die
■r 31 des

der Konl'ahren im
-Tschalter)
der Konnten dem
.leiie.i .jyessen der
:i hen folge
rhaltenen
oder auf
Speicher

Ufunktiojrgestelll.
nosekun -•nlraleinspeichers
η F i g. 9
ihr doplieit und
.peiehers

lie Vor-/-Zyklus
lung der
Zugriff-(l reiben)

Iviiligeii geiuiusi.viel Zeil, namliih I 15 Nanosekim-.L-Ii. wie ein CPU-Zvkius. So können ζ H. in einem iT!-Zyklus liiformaiionen aus einer 'Position des I.- .tKpeichers ausgelesen und in eine andere gex_v■;. leben werden. '

it I- /cigl die relative Zeiteinteilung der Zup vklen zu ilaupi- und Zusatzspeicher. He'-or ein V ui/yklus tür den Hauptspeicher beginni. wird ei logische Entscheidung gem.iß obiger Erklärung _L\ .!!fen, mit welcher festgestellt wird, oh dl·· ge'- .l> ... , ,i.hte Information bereits im Zusatzspeu'her s! ,:. wodurch der Zimrilr/vklus abgekürzt werden k ntc. Wenn die Information nicht im Zusaizspei-J- ! verfügbar ist, wird ein Zugrilfszv klu. zum !:. !ptspeirher gestartet. i_S

•n ZugrilTv-ykltis zum Hauptspeicher umlal.it eine - .phase und eine Schreibphasc. Bei einer Ahrut-

.!anon werden Informaiionssimiaie während tiei . ■ .-phase vom Speicher erzeugt und auf die CPl' .■tragen. Bei einer Speicheroptration wird die zu 2η

ichernde Information vom Speicherdatenregister den Hauptspeicher übertragen. Wenn die Spei-

io|ieralion nicht von einem Kanal, sondern von Zentraleinheit angefordert wird, wird sie in dun

^ilzspeicher gesetzt, indem man einen Zvkius des iizspeichers gleichzeitig mit der Schreibphase des.

ipispeicherzvklus beginnen läßt.

!■'ig. 13 zeigt die Operationsfolge der Konsolen-

heit in Beziehung gesetzt zu ihrer L'berwachungs-"liiahefunktion. Nach dieser Darsiellung v\erden '■:!s auf das Konsolenbytcrcgister in verschiedenen

iheitsintervallen gegeben, Bvte·, auf den Konsolencichern oder das ID-Register in anderen I:in!ieits-■ '!■ervallen und Wörter oder B\tes auf das Konsolen- ! lister in wieder anderen Einheitsintervallen und / .ar vom SERAD oder von der Zentraleinheit über ·!·.■ /-Leitung oder von Bedienungseleir.enten aui der i\')iisoleiitafel.

Gemäß der Darstellung in Fig. 14 empfängt der s.-RAD Nachrichten in Byteeinheiten von je 1 I Bits. Diese Byteeinheiten bestehen aus einem Startbit, ^c) Datenbits und einem Stopbit. Mit jedem Bit kommt von der Quelle ein Signalimpuls, der den Bitmittelpunkt definiert. Der Signalimpuls wird vom SERAD dazu benutzt, das am Anschluß 29/1 in die letzte Position des Schieberegisters 30 (Fig. 3A) hereinkommende Signal zu prüfen. Wie aus der auseinandergezogenen Darstellung in dieser Figur zu ersehen ist, wird der Informationsinhalt des Schieberegisters 30 zwischen dem Spitzenimpuls des Stophits eines Bytes und dem Spitzenimpuls des Startbits ues nächsten Byte untersucht. Wenn er ein Korn mando für den SERAD darstellt (Bit 7 ^ 1), wird er decodiert, nachdem die SERAD-Steuerungen die Teile mit Startbit, Stopbit und Paritätsbit der Byteinformation ausgewertet haben, die dann im Schieberegister 30 festgehalten wird. Wenn das Byte kein SERAD-Kommando ist, (Bit 7 = 0), wird der inhalt des Datenregisters 30 auf einen der Abschnitte des Fehlersuchregisters 32 übertragen, der gemäli der Stellung des in Fig. 3B gezeigten Bytezählers ausgewählt wurde. Wenn das Byte im Register 30 ein SERAD-Kommando ist (Bit 7 = 1 und DAT-MOD-Verriegel'ing zurückgestellt), wird das Byte im Steuerteil 38 decodiert, um die Steueraktion im SERAD und/oder den Systemelementcn, die mit dem SERAD verbunden sind, festzusetzen. Wenn die DAT-MOD-Vnrriegelung eingeschaltet ist, übcrtragen die swemsieucrimgen (RC)SDR) den InItMm.' lionsteil des im Register 30 siehenden Bvu (Hilsll 7) ü'ier den externen Schalter auf ein CTl Register. Wenn die Information einmal dort sKht. kann sie natürlich auch unter CPlJ-Sieueiui.i; .:iii einem anderen Svstemteil gesendet werden.

Wenn ein SERAD-Kommando die Systeiui.iki geher in einer Prüfiunktiun betätigt, werden Jiesc in einer frühen Phase des Intervalls gestartet, in welchem das Kommando decodiert wild, dann in eniei späteren Phase desselben Intervalls, und in einei noch späteren Phase desselben Intervalls wird genial! nachfolgender Erklärung ein A-B-Vergleich au·.^ führt.

Die vom Schieberegister 31 nach außen gehenden L'beriragungen unterscheiden sich von den in das Schieberegister 30 hereinkommenden Übertragungen nur darin, daß zwischen Reihen von 4 Bytes der Fehlerziisiandsangaben auf der Konsole ein zusätzliches ISyte aus abgefrennte,1 Pariiäts- und Parilätsprülbits in der weiter oben b. .hriebenen Art bei den ausgehenden Übertragungen 'ingeschoben wird.

SERAD-Ope-.ati..-ιη

Nach den Darstellungen in den F i g. 3 A bis 3 C", 14 und U) arbeitet der SERAD bei Empfang von Signal'jn im Schieberegister 3(1 von externen Geräten auf nachfolgend beschriebene Weise. Die SERAD-Steuerungen laufen leer in Erwartung eines Bit-Abiühlsignals von dem an den Anschluß 2^l)Λ angeschlossenen externen Gerät. Bei Erscheinen des ersten und jedes lolgenden Bitablühlsignals wird der Inhalt des Registers 30 um eine Bitposition nach links verschoben und das Bit am Anschluß 29.1 in die äußerste rechte Position für das Stopbit im Register 30 gesetzt. Wenn ein Bit in der äußersten linker. Startposition des Registers 30 erscheint, ist der Bv teemplang abgeschlossen. Die Positionen für Paritätsbit und Stopbits des Registers 30 werden vor jeder weiteren Aktion ausgewertet. Wenn dabei ein Fehler entdeckt wird, wird eine Einuabefehier-Verriegelungsschaltung im Steuerteil 38 gesetzt und ein Steuerschalter im Teil 38 daraufhin liniersucht, ob eine weitere Aktion in bezug auf das externe Gerät erforderlich ist. Wenn dieser Schalter auf »aus« steht, nimmt das System den Byteempfang wieder auf, indem das Register 30 zurückgestellt wird, und erwartet das Erscheinen des nächsten Bit-Abfühlsignals. Wenn der Steuerschalter auf »normal« steht, wird das externe? Gerät vom SERAD-Eingang 29/1 getrennt und im Steuerteil 38 eine Verriegelungsschaltung »auf Rückstellung warten« eingeschaltet, wodurch das SERAD-System gestoppt wird, während die Störung im externen Gerät manuell oder anderweitig beseitigt wird. Bei Wiederaufnahme der Operation wird das Register 30 zurückgestellt, und das System erwartet das Erscheinen eines ersten Bit-Abfühlsignals vor. der Signak|uelle. Das externe Gerät, in diesem Beispiel ein LD-PJattenspeicher, wird so gesteuert, daü die Übertragung von Bitabfühlsignalen aus der Signalspur so lange verhindert wird, bis ein gewünschtes Segment der Informationsspur vor dem Wiedergalvkopf des Plattenspeicher erscheint. Somit !«ginnt das empfangene SERAD-System vorher nicht mil dem Empfang von Bits. Wie die gewünschte Spur und der Sektor der Platte erkannt werden, wird später beschrieben. Wenn Paritätsbit und Stopbit eines gerade im Register 30 empfangenen Bwe 'vide gültig sind, stellt

<l;j-. SI.KAD Svstcm ills nächstes ((.si. was mil ilei In formation /ii mat hrri ist

Im nächsten Schrill wird durch I ΓιιΙ'.ίsut.Ιιιιημ (Irr Verriegelung -DAlI NHI I XIIIi im Stcueiki! W festgestellt, öl) «lic DiHi¹M im Kessler 30 unkt Steuerung »ines Mikroprogramms über den lüluiicn Schaltet ;miI die ( IM) Register im den lig 'Ά bis SC gegeben weiden sollen Wenn diese Verriegelung i'iehl wset/l ist (SI KAI) Meliert), wird (Ins Sign.:¹ m der Hitposilion 7 des SI RAD KigiM( is 30 din< h den Sti ucilcil 3K daraiillun unteisuilil. oh du Inioimii lion im den Bilposilionen ') Ins ii dieses Rcgiskis eine SI KAI) Slciieiinlormalion (Kommando) odei cine andeie !ntoriiiiitκ>ti (Daknb\|e) darstellt.

Daknhvk (R^islci .Ml. Mil 7 U) weiden automatisch M)Hi Register 30 uliei einen der diei IUIe (eile des I clilcrsiii ImgiMeis 32 geleitet, dei duriii den lUtcz.ihier (I ig Hi) Ix/cichnet M Dei IUk /iihli ι wird d;mn weilergcsi haltcl. das K«'μi*-11 f M\ /urin Kgeslejlt. und da·· Svslem laut! wieder im I eer l.tiil m l-iwailung des e'sien HilahliililsignaK des naeliMi η im Register M) /ii emptangenden HjIe

SI UAD Koinmandohyks (Hit 7 I im Ri >_;i > >·< M)) werden dun h du I )ei odnist lialtuni im SI RAD Slcuerleil 38 dc( odieil und leilen eine dei loli't nd< η Optiationcn em Informationen Können \om l-ehlei MK hiegisk ι 32 m III? Ui :iul das KOSI)K uheitra μ(·η weiden Ν;κ h einer sohlten 1.¹Ix .-rliagun/ kann da·- < IM Sv M ■ -in hu einen I akl/v Kliis betriebt η wei den und die Steuersignale Im die Λ Vei/we igung und die Ii Vcr/wi igung (Sehall'nng 57 5H in I ig 1) Kon in ii mil der U< /iigsmlormalion m den Itilposilioni π Ί und η des Kcgisk Ί ■> M) veigliehen weiden /u :iude ren el>enl;ills ;iuN|iihrhiiien ί )|n.r;ilionen μι hiiren I ιιιΐύΐιπιημ ■ iiiei ei/win^nneii I ehl( ihedini.Mini: ni einen K.Mini dei momrnliiii im' dt ni I ΙίΐιιρΙ"·\ ■!'. m μ rhunden ι··ι Sit ui ■ π it ΚιηιΊιΙιιημ .m die I D I Ί;ι ιι en einheit Op. tiilion I ιημ;ιιΐ)· KOS-Hi liielv· (l'ixr μ;ιΙχ· der Sleueiui^.¹ ,in ('ITSvMfIIi. diidunh W i> ιΐΓΓΐΐη<.ιΊι;ιΙΐιιημ der ( IM' Ι,,Κίμ,ΐΗΓ und t|, s \l<)\) (Jie Operation ATSM ΉΚΙ'\'(, WIM)I KIi¹O! I N (leihweise ΙΙιιιμϋΙΐι dei Skihiuii)! ;in du < IM ^:> durt I' deren I ;ikl)'t.lieι mil I ιη> >;ιημι.η /um ROSi)K hiiifen. his ein iiiiihsle, Komni;iiidohsle im SI RAD Hegisit.'r 30 (Μΐιρ(;ιημι'η \ir«)) Ktin^olen Sd u< roper;i Honen /in Simulation von ()pei,ilioin ii h;indlx:t:itii! ler I lernente ;iuf der KoiiMilenl.ife'l und odi ι von Ie hie r/UM iinds A ngiiht fun KI ionen Verölen h sopeniiionen /wiMhrii Svstein o<lt < KiKisolemnloim.',!ionen und Informationen im SI.RAD (Register 30 odor 32). dann kann eine Verriegelung »Fehler ignorieren« in der Zentraleinheit μι sel/t werden, damit diese aus dem ΑΙτ-eliall/iistand naeli einem fehler entlassen wird, oder es Kanr Alarm in der Konsoleneinheit aw· gelost werden.

Die I iheriragung von I ehlei/ustands.üH'iiben (I ig. 15 A) wird eingeleitet entweder hei Decodierung eines ent sprechenden ',Γ RAD Kommandos oder hei I nipfang eines Π'-Signals von den MiKroprngrammsieiierunpen des System·· (I ig 4) VS'eiin die Sv Menisleuerunu v\irksani lsi wird das F-ehlerMichregiMer 32 des SI RAD /tierM /uiiieKgeMellt

Der SI RAD-H\ie/ahlei (I ig. 3H) und eine Tl'-Sieuervemesiclun« weiden entsprechend gesei/t und zurückgebet/!. Die konsolemntormation wird .in* die SI KAI) Register 31 iint.l 41 abgerufen, und /w^i in Hv(e!iriippi-n v«>n κ IO Hits (H lntormaiionshiihi-· 7 ,nit RiüiM'er 31. ein l'antaivbii /' und ein Kisiisolenpaiilals l'iüfhit ( aul Regislet 41). In derartige (iiiippcii weiden als ein SaI/ bei einer Übertragung von I chler/iistandsangaben abgerufen, und dei SI RAD übertrügt diesen Sat/ in M) von ihm iibeilia ^r) geilen Hvks

Dei KousolenspcH Ihm umfiil.it bekannllich .SI ü. !ivies, was i.l (iiuppen von je Io Bytes gleichkommt Somit wird eine AdicHangahc benotigt, um diejenige (iruppe von Id Hyles /u unterscheiden, die ab/iiiulen in ist Diese Adiclihc/eii lulling wird geliefert durch S dei 1 Hits vom HvIv¹II im lehlersuchiegistiM 32 von der liiloimalioii. die- dorthin entwed( r vom i'\leinen (iirat (üher SI.RAI) I I' I ehler/uslandsangabe) oder diiieli die RiHkstellung des I ehlersiichregisteis von is dei MiKiopiograniMislcuerung des Systems gesel/l wurde, wobei die Ruckstellbedingungen eine erste (iruppe von \(\ Hytes h'.vcichnet.

Die ah/iiMitende lnformalion ist inlvvedei ve.ilui ui den Konsolenspeicher 330 gesei/t winden od· ι 2·. duckt von dem Parallel Seiienwandler genoniniMi was von einem d HiI im HyIeO des I ''hleisui In Mcis abhängt Die voihcr in den Sk uerspeii h· ι ·■ ¹Ii gesei/ie Inlormation wurde cntwedt ι unter Sim inc eint s Svsieni Mikro|Mogriim:n>· ut\{\ dei Stiiiiiuiir f) eines decodieiten Konsolen Opetatiouscodes doiihii' gesei/t und /war durch Iriegung der Addnnil lung / /um Konstik iiifgisler und der Intimi' ■-.■■■■ Konsul· niegislei /u den Konsolen Speichi ι st li;ihi fin odei iiukM SI RAD Steuenmg iilier Komui.i·' V I hi I ehler/ustandsangaben (HiIs(I bis 7) do ]> '-ter·. 30 I)K)OIlIxI oder KIOOxxxl )

Die I olge von Opi lationeii beim I aden di ■-. I-solensp, n hers 33(1 aul der / I ellung de, ( IM heim I bein,igen solcher Svsteminfoi malionei, ■ Vi hi I ig I'; Λ beschiichcn (Signale aul tier / I · ι liahiMi allt'i meiiiiMe Hedeiiliing a!s I-'ehler/ustanil gaben, die über den Parallel Scrienw,nullet konu' und hang·. η nicht unbedingt nut dem physik,th ■ /uMand eines Ix stiinmlen liaiileiles der (IM¹ /u v· min)

Die He/enlimmg ■ I i -l'rognnnm · in diesel I he/ieht vii h auf eine Mikropntgramm (Iperalioi. in I -ig ■) gezeigten ROS Sv₁ stems Id Hyles voi-/■leitung der ("IM' werden in den eisten I' : r, !'rollen AhschniU des Konsoli inpeicheis 330 »>·-| und (Ia^ Mikro|irogramn\ (K ι (IT erzeugt tin I- !■ehler/usiandssi-üiiil. welches das SI RAD I ■ !, siichregiMer ^l /urüi Kgeskllt im,| den :,||i\: Sleuerk-il 38 mi hetiitigt. dall er die Dccodirrung ■ ■'!■ Kommandohvtes iiOlxxxl aus den Hitposition π i^! bis 7 des SI.RAD-Registers 30 simuliert.

Der Sf RAD holt dann die 16 Hytes und iibeil: ,·-, ι sie in ι im ι f iruppe von 20 !Utes gemäß obiger 1 ■ klarung (I ft Datenbytes und 4 abgetrennte und d.i /wischengeschohene Hyics aus Parithls und Paritäts piüfbits).

Wenn die in lig 15 H beschriebene Operation beendet ist wird ein Signal »Ι Π;Τ F.XC« gegeben, durch v.eli lies das (PI !-Mikroprogramm ?u einer I nterhreehung iü einer bestimmten Phase der insiruktions-Alinifse(|iien/ verzweigt und so auf die nik-hsie Progianimmsiruktion Bezug nimmt. Diese I nieil-.ieehung gestattet der ( Pt'.. die Beendigung der gewünschten Ühertragiingsoperation festzustellen

Sf RAD-SleiiiMiingeii

(...ni.ili der DaiMelliing in Fig In umfaHi dei SI RAD-SIt ii'jrteil 3K außer einiaen Verrien,·Inn,^, η

ein ir

abliär

Vcrrit

zeicht im R 403 1

rnatii diesel solch Byte/ von c teil a Regl· Syste gegel lung K.

ilei I Scha

mil· Ol Ii

Ill ι

erartige tragung id der ibcilia-

.ϊι kommt iejcnigc zunilen lurch 32 \on XtCIl)(Ml

c) odi/r

e erste

voiher Ii "der 'iDineiii, chrcgi er uerimg IKTIIIIg lorlliin ■reilei i! vom

nand" Reg ι

■ K(Ml D llll.l

(iltlill/ uNan nmen ISl ¹IlIl

I igui 'ti de·· mi del ) H> tr laden. ι TV ■•hler <AD eines ι.·π (I

rtiagl r Lr-I diiitiits-

Mtion •ben. einer

clie )icsc lump Hen

934

.19

d.'il Iu ,ι

auch die /eitgi beischaltiing.cn 4i)0 und 401 Im I in gatigsliinklionen (I inpiang) und Ausgangshmktiraieii

(Sendung). Hei I .mpfangsopeialionen weiden durch

ein in der Startposition des SLRAD I ingangsiegi-

stcrs 30 e.scheinendes I Signal Ibt und die UND :,

Schaltungen 402 bis 404 vorbcicitet, von denen eine abhängig von den Stellungen der DATA MODI Verriegelung 405 und dei Deposition 7 des ShRAD-

i.ingangsregi-leis 30 ein Ansüangssignal erzeug!

hin Ausgangs« ignal von der I oischaltuni· 402 be in

zeichnet die Anwesenheit eines SI RAD Komi.;:"idos im Registei 30. Lin Ausgang von dei I orsi haltung

403 be/eulwiel die Anwesenheit einei andeien Inlor mation im Register 30 und InIiK zui I ibeitrai'.ung

diesel Infoiination in das SLRAD Regisii ι Nach ι-, sniclicn (ibcilragimgeii wird der in I- i g. ''It gezeigte

Hytezähler 40Λ weilcrgesehaltel. [-!in /'.usiiau.^s.Mial von der Torsi haliiing 404 wild aiii den Sv-Iem-.leaci teil als Signal Im die ('bertiagung des Inhaltes des Registers 30 über den in Lit! SD gezeigten e\lcni, ιι Svstemsi haller aiii die Svstemiegr.lei und Spii-Jim gegeben (üb·.·! die in Γι,. '■ g.ezeig.'e Haiin ■ \ Lei Itiiii! /um Speicher ■).

Kommandos weiden deiodnil ( I oisi liallunr /im \'oibeieilimg dei Koiiim.indo Dei odiei iing ei ■>.:-, reri), um die iu ihnen von'· μ lniebenen < >p. lalioii.'ii zu , izi ¹HgI¹Ii. Die Toischalluiis'eii 40K ( Koinuiandos dei I nun ItOww» ) wählen I'osiIioiiiTi d 1 ( iiuppi η sch,lining. y\ im S\ .lein¹-!, unl'il 12 Im I i'nliat'iin '■!'η aus dem SI RAD Rcin-a, 1 M .ml I ι!·- ,!.·- Sv .|.. •Ί' uisli. in ii. I¹IsIcI , 55 (R( »SI )R I

I 'υ mii d. m Him Ι·. Η·«» ν 11 Mn- r |. neu W ,MIi mm

!-'- '' -11 'Ui i U «l.l Si ill I k'I 1 ViMl I 1: -.1 ρ pn 1 .in. ί (til.¹ W¹ "!■■ 1 Hits von ι!, η. I chi¹ Cu im re-1. ι 3.'. ml mim dn : ι, i|, ,1, .. \u ISI)R. ,-,

I '' I "I I 111 Il Ulil'i'U 415 W ■ I di Ml V l Hi ,lim! na. Il

IH ι. 11 ιι ι ,Ii lh,- SI RM) Ki.um.and" Hi I I \w. ^{11! :} ' ■ - ■■ .v. ii I Ii I , \ ·. und (ι ι πι κ -... 11 ,ί II, i I 11 ■ < · 11 ■ · < · /'■■■ ui in, nli, , -.ι, I ur . li.iliun;- ■ m, n K m.d! U. : ' ■ ■ ! ι d ι. S v-11 η I' I, ιι η ! ι η e I m S11¹11.11 μ μ ι d. ι μ a. ί ι Ι ι

¹ '■ I ■ '. I . Il ,, ||.ι|!ΐ|||.' HI ¹IiI I Il lipp: I I 5 IUlIn Ιΐ,',Η

·'· ■ , .ιι ί ι, 11 ϊί mn¹ ι in, - K il. η ·ι hall, ι ■ 4 I Λ 1111-1 ι ib.-ι I' ' Signale ViMi dm Κ"ΐι .. Ί¹ η .ι lialln ιι (Riec-ici 3-'·¹ I ι ■■ >- If) aul dl· \di. ii-a. in mim" d, -ID i'i.il '■· : ii ^!'u ; -. ι al'. ι . κ.» η im /ιι "!"intcnh.im¹ mn d- ι ι

I' U ■ ρ,. Ii. I)- i I- Il I Uli·' .pain ' -ι ■(Ill I: I Uli. II ¹A ■■!.' )

^:· ■ ι ι πι a. ^!)! di: W i,-d. ihohmi.¹ . mn I I > I'laMni

-i · '■ ·|"Ι.·ι i η, π ι- h ■ ' Hi. ,!· ι I oisi ha Il im,· l. ii SI- R \| > um H

Im, I· I- 'i.iii: dn Sl R \l ) Id Mich-v , ; ;,, _:· ,, . m , |>, j,,,,,,

'■■■ i 17 :i! di ii ,υ;:: :■ I \ I l<( 'S \K il )l S . -. ,| ,. | J.! >; j.' ■- \ -. ι,

da S. : ιι, v.v-A ,a- ^; Ί··..·.: I·., '..n '■'- -¹Li 502 !u dn .mi¹

¹¹ iin'i.. del au: .pial, -ι hi-ii O:-. la'ioll an-. (Γ I S'"[i- Min !nloinial:

B a-iMic,,; ., ,In,, .,ι Ο,,- i.-i/ie Ira .. halüiii.'. bei- ■',: 30. und du. S .

• υ ■ ι- I.a · h i'M:.,.··-!! I)H 41») aiii di;· I ι .·■ ί. .; ium,- 5Dd mil

'-',- ^: . ·ϋ di η I ···,·■'■> ■ ί, «ι π ν οι S¹. -um.· ■. i I.. ■ ν ;. d· ι ....', im <!'■ Ι ίι,-ι ;■ ·■ ll. ■■■ (S\s|. mi.ii. :,■ !--Ii¹I -.υ na, lisim K, 'icii.iii!·! iVcU i_;i-, ι d

ιί- Ί Lin.¹ ι ,ι. ι .. I.ihm W ·. ι j ν: .m IiMS /um 11 i.ipispni h-'i

K^! ·'·!>!·■' .;\:i ii I br ti iiiiiii:: de-, li'liaii--. ,K- H. tin-b·..

Si ■: \ I) K₁ .j.-i. ■ ^2 au! den ( Odiefciniiant; im Kon- ---.halin. ·■·■ i !,,-ι,|, |· .12Ii I ,. hl- -1/11--IaIIiIs Aliil.ib· oiieraiK mi ό·, der Slün il Kon·, il.- -.l.ii '■ μ

■'· ! dei /',Mn'." dnhi'lnui' !iihil da- Sv-.tem wi.· d. ':->li die dm ι μ . sne (in-, ι" a:idi-i !e R( )SD|< Alif ro lc : UMiIiH .:■■■■■:■■■ lieiu. iimkiKMi au·· I'.ei d. ' I ivr- ^!i -11; ■/--· >:^l- ' M,Ή «I-- Ki'M-cl'. 11 ιί e'lslei s aibeHei die K ■·, ι ,|. ·■ ii,:.i .. .,I vv .'in -ι·.· ,mi manueii, ^i, :;■ -ι '-' Ii)!- . ί 11 i d i I in : 1111.111111 I i e S m ι u I, ι i ι. ■· ι: · an I in ·■ ι.!■·.-, ii d;·. K,"l "I¹.!, ι ■ J ί) · I! eepin!' ¹A- iden

kann. Hei dei I ehlerzustiinds-Angabcopcration wer den die /.iililei und laklgel)cr der Konsole loslaufet gelassen. Dadurch betätigt clic Konsole ihren l'ai allel Seiienwandier so. daü der Status ein/einer Sy sicmkomponenlen im Konsolcnspeicher 330 in eine voibesiimmien Reiheiilolgc abgetastet wird. In einci solchen liinktion können in einer lliilfte des Spei chers 330 insgesamt 2.SV) Konsolcnhytcs gespeicher weiden 'ine nicht dargestellte Verriegelung kam anzen'.en. welche Hallte des Speichers 330 zuletzt ge füllt wurde, so dali der Konsolenbywzählei 323 weilergeschaltet weiden kann, um bei Bedarf die iil teste Information in dei am tungsten unverändert gebliebe neu Speu hcrhällle überschreiben zu können.

System Konfiguration Fernbedienung Die Svstern Konliguiation für Fernverbindung /wi sehen einem den SLiRAIJ enthaltenden System und einer enlfeinl stehenden !'rufanlage, wie z. H. einer Dalenveiaibeiliingsanlage. ist in Fig. 17 gezeigt. Die cntleint stehende Datcnvelaibeilungsiinlage 500 steht ■in! dem bei 501 gezeigten Svstein ebenso in einer /wciwcgverhiiuliing wie ihre bei 5(1'2 gezeigte Konsole mit dem bei 503 gezeigten SLRAD. /weeks ein lacherei Hc-chicibuns.' isi der Syslenisleueileil 5 2 ge iieiiul V(Mi) Sv .lent bei 504 gezeigt.

Daten werden ubei die Leitung 50.'! zusammen mit Abliiiilsignalen iibei die Ablülillciiiiug 505 I an den si RAD gcM'iidei Die Daten werden im lim'.angs •n'iMei 30 des SI RAD bitweise gleich/ ilii¹. mit ent ■ pieelii nden Ablnhlsi;_:'iialen aufgenoiimieu und von in ilii ν v'i -.ι hi.'di neu lede des Svstenis verteilt iihehei Wei-, weiden vom Sv-ein emplangene dui-.-h da, Rei'ilei 31 des si RAD an die

\ 11 ^ ν, 11)!' ^! t

di 506 i;eleitel. ulie

506

w.-kiie sie al-- I .-lilii /iis|aiidsinl(M in ilHMii η bitweise an lia. I ι invvitk ·\ I,an 500 abuegeben weiden

\ . 'il ili : ,
Il '.l.illbu
- !-!'-I. I 30

πι, .ml: ι

U'i-i I, 111!

m -p.
¹ um¹

il· ! Ulli¹

..ll an-.'
H,t . /ιι

und -al/ ! RM).

lein.'li· ivl- net

S;

id

¹U

mk'Miim, nden I )ateii weld -ti ι' . S;, ,|-|>n- und I'.iiUiilsb is .im S al':-.¹, ■ ι':·', π Ulli I ml ail' Vi c Sv · de. Stcuerleile-·. 3« ■hriide I );iieu im Ken ^!n ammcm'.i'lal'a. an wel, h·· ■■Ii ipbits mid I'anlaisbn . in .gaUL'^leiluni: I¹IbI ι .., ι) /vi. ι Hell ieb'-ai ι..-n mil, ι -e' .|. ι in, η Hell ii b ..ii i sli in 11 ■ ι|· ι mplam'enen lnltn mal um mi· (Ti- j ie; Su.'uale im Si R \P , . Mil MU ',"-.vie dn K'Mi-ol· η, mi .ii Π·, 11 i-, ·'■■· ιι ι em pi, ι η LiI -lei SI RAD in) mi seiiiem L'ingangsregister ι msi, u Tumjen (Dateubetrii-bssieue -,■■nr-m \likjo InMi uktioiicn ι soi-.jen jii!: de: Inlormation im U;ei-iei M) -.ι a. me\i,.ίneu S. halter ,\ti\ den •-. s-.-.:hv-. In iler zueist e-wähnicn Svsii/ui normalei weis,- ab,';--

di D ι',

und

und ilei Si RM) stencil nan/

■ nijifans;

hi, IMv-lüa.um- m das Svstein und den Heüi.Ji d.·'. Svsi-.ms m u,em oder meiireün Zvklen Hei dn /weilen K-tneh-aii arbeilet das Svsi,-_m mn mal. die /um \eise!,_kben der Information aus dem Sl R M)-RiLHsIe-- M) in den internen Sp_L-iehei e'inrderiiiiini ( .'peralionen weiden ledoeh /u _!M h -,,„,, ■.ιΐι,ιΐι.-η Die .-weile He-triebsait eigne! -ini / H ' ,M₁. ^{l""·- I ehleiMi, h|-,;<..jiamme /um Prüfen ρ,πρί; ^, ! πι"? Hm im ι in ι V-; -in six-ie her /π ,ίΊι,ί, \.,r . ■.' '

kai' ι in tier /weilen Betriebsart eine [!iformation für d.i Bedienu" personal oder für die allgemeine Verbindung /wischen dot entfernt stehenden Prüfstation 500 und tier peripheral Systemeinheil bildlich dargesiellt oder ausgedruckt werden.

In ähnlicher Weise sind in l·'i g. 17 zwei lUiertragungsar'.en vom SIIRAD-Registci 31 auf das entfernt stehentle l'n.'perät 500 zu unterscheiden. Hei der ersten normal. ;i Uetriebsart werden l'chlerzustandsangaben ein/einer Komponenten vom ;itigesehalleten System unter Steuerung des SIiRAI), ilei Konsoli.-;-!- einheit und des zugehörigen Parallel-Serienwandlcr. abgegeben. Ik'i der alitieren Obertragimgsart wird die Konsoleneinheit vom System über die /um Konsolenregisler 320 und der zugehörigen Decodier und <"odierungssteuorung führenden Z-I.eitung 508 gest:-ucrt. Diese Betriebsart dient der allgemeinen 'land-

habmig von Informationen vom System 50t /ur I ein« nkstat >n 500.

Der Verbindungsweg 510 vom Fehlersuchregister 32 (IiS SIlRAD zur Konsoleneinheit ermöglicht dem SIlUAI). die Hctiitigung bestimmter manueller Steuerelemente tier Konsole zu simulieren. liin andeier Verbindungsweg 512 von tier Konsoleneinheit zum SI RAD gestattet dem SllRAD-System unter e.xtenier Kontrolle des Systems 500 Informatitinen in tier Konsoleneinheit entweder auf Hit- oder auf Hvtebasis mit Informationen zu \f gleichen, die der SIlRAD empfangen hat. Iline mit 512 bezeichnete Verbindung von den Verzweigungsslellen 57 und 58 ties Sieiierteiles 12 ermöglicht dom SF-IRAD einen Vergleich der Λ- und H-Systemsteuerbedingungen mit entsprechenden Bedingungen, die er von dem entfernten Gerät im Register 30 empfangen hat

Hierzu 8 Blait Zeichnungen

Claims (3)

1. Patentansprüche:

   i. Wartung?.· und Prüfvorrichtung tür ckkirn ni:^;chi- naturiverarhv.-ituntfiim'ageri, die entweder im lokalen Speicher oder in einem Zusaizspeidicr Uberwachungs- und Prüfprogramme gespeichert hauen, um alle Teile der Datenverarbeitungsanlage einschließlich der Ein- und Ausgabegeräte prafen und überwachen zu können, dadurch gekennzeichnet, daß zur Prüfung einet gleichzeitig mehrere Anwendungsprogramme verarbeitenden Datenverarbeitungsanlage eine oder mehrere Fernbedienungsstation(en) (25) vorgesehen ist bzw. sind, die über eine im Zeitmultiplexbetrieb arbeitende Anpassungssteuereinheit (1) mit der Datenverarbeitungsanlage verbunden ist bzw. sind und von der bzw. denen aus die Uberwachungs- und Prüfprogramme selektiv initialisiert werden, und daß Signale, wie Adressen, Befehie und Daten, die den jeweiligen Status eines zur Überprüfung ausgewählten Teils der Datenverarbeitungsanlage anzeigen, im Start Stopp-Betrieb auf die Fernbedienungsstation(en) (25) zum Zwecke der unmittelbaren Auswertung mit manueller Eingriffsmöglichkeit übertragen werden.
2. 2. Wartungs- und Prüfvorrichtung nach Anspruch 1. dadurch gekennzeichnet, daß der Zusatzspeicher für die Uberwachungs- und Prüfprogramme dis Magnetplatten- oder Scheibenspeicher (26) ausgebildet ist.
3. 3. Wartungs- und Prüivorrichtung nach den Ansprüchen 1 und 2, dac jrch gekennzeichnet, daß die Register, Steuerschaltkreise und Speicher der Wartungs- und Prüfvorrichtung (1) gleichzeitig Register, Steuerschaltkreise und Speicher des zu prüfenden Systems sind.