DE1934220B2 - Vorrichtung zur wartung und pruefung von elektronischen datenverarbeitungsanlagen - Google Patents

Description

des /u prüfenden Systems sind.

An-Zu-

satzspc! 'her für die Überwachungs- und Prüfpro- 30 Prüfprogramms das normale Programm an de: .-;nsramme als Magnetplatten- oder Scheibenspei- sprechenden Stelle fortgesetzt werden kann.
c!kt (261 ausgebildet isi. Diese bekannte Einrichtung hat jedoch den NVe'n-

3. Warnings- und Prüfvorrichtung nach den teil, daß ein relativ hoher technischer Aufwand e or-Ansprüchen 1 und 2. üddurch gekennzeichnet. derlich ist. um die Fehlerstellen in einer Dater, crdaß die Register. Steuerschaltkreise und Speicher 35 arbeitungsanlage. insbesondere auch in den Kau ilen der Warnings- und Prüfvorrichtung (1) gleich- und in den externen Ein- und Ausgabegerätes /u zeitig Register. Steuerschaltkreise und Speicher lokalisieren.

Es wurde auch schon vorgeschlagen, eine Einrichtung zur Prüfung der Zentraleinheit einer elektronischen Datenverarbeitungsanlage mittels Prüfprogramm dadurch durchzuführen, daß Steuer- und Übertragungseinheiten zur wechselseitigen Verwendung des Lese- Schreibspeichers und des Festw. -ispeichers der Anlage als Mikroprogrammquelle .ir die Steuerung der Prüfoperationen vorgesehen sind. Die Einrichtung besteht also in einer Kombination des Lese- Schreibspeichers und des Festwertspeichers als selbstumschaltende Quellen für grundlegende Prüf-Mikrooperations-Steuersignale. wobei der Lese-Bezugssignale zum Vergleich mit

Die Erfindung betrifft eine Wartungs- und Prüfvorrichtung für elektronische Datenverarbeitungsanlagen. A'<". entweder im lokalen Speicher oder in einem
Zusatzspeicher Überwachungs- und Prüfprogramme
gespeichert haben, um alle Teile der Datenverarbei- 50 Schreibspeicher

tungsaniage einschließlich der Ein- und Ausgabegeräte prüfen und überwachen zu können.

Bedingt durch den sehr komplexen Aufbau einer modernen Datenverarbeitungsanlage mit ihren vielen externen Geräten, wie Kanälen. Ein- und Ausgabegeräten und Speichern, ist es wünschenswert, in einem derartigen System eine automatische, programmgesteuerte Prüfeinrichtung vorzusehen, die in der Lage ist. fehlerhafte Schaltkreise und Proerammschritte

denjenigen Signalen bereitstellt, die von Teilelementen der Zentraleinheit geliefert werden, deren Prüfung durch Prüf-Mikrooperationen gesteuert wird. Obwohl auch hier bereits schon ein Teil der vorhandenen Datenverarbeitunsanlage mit zur Prüfung und zur Lokalisierung von Fehlern ausgenutzt wird, ist auch diese Einrichtung noch technisch sehr aufwendig im Verhältnis zu ihrer Möglichkeit. Fehler zu lokalisieren, da sie nur auf die Zentraleinheit beschränkt ist

oder falsche Aufzeichnungen auf Speichern zu erken- 60 und keine Fehler in den Kanälen, externen Speichern

nen und zu lokalisieren. und oder Ein- und Ausgabegeräten feststellen kann.

Automatische Überprüfungen und Korrekturen Außerdem ist es mit den bisher bekannten Prüfein-

von elektronischen Datenverarbeitungsanlagen sind richtungen nicht möglich, von entfernten Datensta-

prinzipiell bekannt. So geht z. B. aus der Literatur- tionen aus Fehler in der Zentraleinheit zu lokali-

stelle IRE Transactions on Reliability and Control, 65 sieren und zu korrigieren.

1960. insbesondere S. 23 bis 24, hervor, daß derartige Aus Proceedings Seminar on Automatic Checkout

Prüfungen meist auf einem Vergleich gespeicherter Techniques, Batteile Memorial Institute. Septcm-

Bezugssignale mit denjenigen Signalen beruhen, die ber 5. 6 und 7, 1962, ist es bekannt. Rechenma-

sch bei dal Au Eii

üb all Fc be 2Γ;

lei tu D:

IH Ul UI"

3 4

^fert j schinen selbst zu Testzwecken und Prüfzwecken zu Fig. 2A bis 2D Darstellungen, die in Datenfluß

) benutzen. So ist z. B. in diesem Artikel angegeben, diagrammen oder anderen Figuren verwende

ⁿ'¹ ; daß die Rechenanlage zum Prüfen ihrer Ein- und werden.

^nm j Ausgabegeräte und zum überprüfen ihrer internen Fig. 3A das in Fig. jB empfangene Informa

^um i Einheiten durch eingebaute Fehlerprogramme, die 5 tionsformat.

^en- I von der Zentraleinheit aus initialisiert werden können. Fig. 3 B ein Datenflußdiagramm der Empfangs

^^a~ ; überwacht wird. Ein Nachteil dieser Anordnung und und Steuerteile des Adapters.

^lne j aller bisher bekanntgewordenen Anordnungen zur Fig. 3C ein Flußdiagramm des Sendeteiles dei

j^m ] Fehlerüberwachung in Datenverarbeitungsanlagen Adapters.

^ler J besteht darin, daß die Fehlerübervvachungspro- io F i g. 4 ein Datenflußdiagramm des Steuerteiles de;

^en j gramn.e nur von der Zentraleinheit aus initialisiert Datenverarbeitungssystems, welches den Adaptei

^a'~ j werden können und daß auch das Laden dieser Feh- enthält und über diesen geprüft wird.

"^m j lerüberwachungsprogramme in die Datenverarbei- Fig. 5 A bis 5C nach Verbindung gemäß Fig.:

^en ; tungsanlage nur an der Zentraleinheit möglich ist. ein Datenflußdiagramm der zentralen Recheneinhei

^z" I Dieser Nachteil tritt insbesondere dann in Erschei- 15 und der Lokalspeicher des Datenverarbeitung*·

ⁿ- } mine, wenn es sich um sehr komplexe Datenverarbei- systems mit dem Adapter.

¹^' ) tungsanlagen mit Datenfernverarbeitungsstationen Fig. 6A bis 6E bei Anordnung gemäß Fig. £

'^u ; und Satellitenrechnern handelt, in denen Fehler spo- ein Datenflußdiagramri des Hauptspeicher-Unter-

^r" ! 1 Lidisch auftreten. systems derselben Datenverarbeitungsanlage.

'^e i Der Erfindung liegt deshalb die Aufgabe zugrunde. -■-. Fig. "A bis ~ C nach Verbindung gemäß Fig."

'" ^: -ine Prüfeinrichtung mit einem sehr geringen tech- ein Datenflußdiagramr des E A-Untersv stems der·

]' ni-chen Aufwand unter Ausnutzung schon \orhan- selben Datenverarbeitungsanlage.

.!,ner Schaltkreise und Speicher ir. der Datern er::r^Ki;- F i 2.. S ein Datenflußdiaaramm der Siaiu^-Über-

■ ;i::igsjnlage zu schaffen, die eine automatische und vvaehunas-Einheit. Diese Einheit, die als Herzstück ; i:-..:!Uidle Prüfung und Lokalisierung der Fehler in 25 für die Sammlung der Schaltungsstellungen und die ; einer mehrere Anwendungsprogramme verarbeiten- externe Übertragung dient, enthält auch die externer

■ den Datenverarbeitungsanlage von entfernten Statio- Anzeigelampen und die manuellen Bedienungsele- : nen aus ermöglicht, ohne daß gerade ablaufende Pro- mente für die Herstellung der Verbindung /wischer

gramme wesentlich gestört und verzögert werden. Bedienungspersonal unri System.

Die eifindungsgemäße Lösung der Aufgabe besteht 30 Fi ». ^r/ bis 14 Zeitdiaeramme. die den Zeitabiaul

darin, daß zur Prüfung einer gleichzeitig mehrere in verschiedenen Abschnitten des Systems mit den-

Anwendungsprogramme verarbeitenden Patemer- Adapter zeilen.

iirbeitungsanlage eine oder mehrere Fernbedienungs- F ie. 15 A und 15B Ablaufstellen der Svstemope-

; station(en) vorgesehen ist bzw. sind, die über eine im ration, die im Adapter durchgeführt oder von diesem

Zeitmultiplexbetrieb arbeitende Anpassungssteuer- 3; gesteuert werden.

einheit mit der Datenverarbeitungsanlage verbunden Fig. 16 Einzelheiten des Steuerabschnittes deist bzw. sind und von der bzw. denen aus die Über- Adapters.

wachungs- und Prüfprogramme selektiv initialisiert F i 2. 1 7 in Form eines Diagramms die Funktionen,

werden, und daß Signale, wie Adressen, Befehle und die von dem Adapter ausgeführt werden bei der

Dati'-i, die den jeweiligen Status eines zur überprü- 40 Fernüberprüfung zur Fehlersuche in den Systemen

fung ausgewählten Teils der Datenverarbeitungsai- mit einem solchen Adapter.

lage anzeigen, im Start Stopp-Betrieb auf die Fernbe- Die Ausführungsbeispiele befassen sich mit

dienungsstation(en) zum Zwecke der unmittelbaren einem Wartungs-l'niversal-Aaaoter. nachfolgend mit

Auswertung mit manueller Eingriffsmöglichkeit über- SERAD bezeichnet, der ein kompaktes, einfaches

tragen werden. 45 und genormtes Bindeglied zur Prüfung und zum

Weiterbildungen der Erfindung sind in den Unter- Frage- und Antwortspiel zwischen einem Datenver-

ansprüchen gekennzeichnet. arbeitungssystem und externen Geräten bildet. Ein

Der Vorteil der erfindungsgemäßen über- bit-seriell binär codiertes Verbindun.-ssystem dient

wachungs- und Prüfvorrichtung besteht darin, daß die der Übertragung von Nachrichten einschließlich der

Überwachungs- und Prüfeinrichtung ein integrierter 50 Prüf-Stcjer-Informationen zur Fehlersuche von dem

Bestandteil der Datenverarbeitungsanlage ist, wo- externen Gerät zum Adapter und zui Übertragung

durch kein getrennter Eingabespeicher für Über- von Antwortnachrichten einschließlich der System-

wachungs- und Prüfinformationen und kein gctrcnn- Statuserkennung vom Adapter zu den externen Ge-

ter Festwertspeicher für die Überwachungsprogramme raten. Der Adapter kann al,ο das in Frage kom-

erforderlich ist, und daß eine Überprüfung der Daten- 55 mende System voll steuern und auf die Prozeßüber-

verarbeitungsanlage ohne Störung der ablaufenden wacht'ng ansprechen, wodurch der Wirkungsgrad

Anwendungsprogramme möglich ist. Vielmehr ist es des Systems mit Ausnahme der Stromquellen für

ohne zusätzlichen Schaltungsaufwand möglich, die Adapter und System für die Durchführung von

mit dem Datenverarbeitungssystem direkt integrierte Fehlersuchverfahren nicht kritisch ist.

Überwachungs- und Prüfeinrichtung von einer ent- 60 Somit umfaßt der Adapter de." vorliegenden Er-

fcrnt stehenden Datenstation, z. B. einer Fernüber- findung Schaltungen für die Steuerung des Adapters

vvachungsstation. von jedem Ort aus zu steuern und und des Fremdsystems, in welchem sich der Adapter

zu überwachen. befindet, und zwar mit Signalen, die mit Nachrichten

Ausführu".gsbe; piele der Erfindung werden nun von einem externen Gerät empfangen werden. Die

an Hand der Zeichnungen näher beschrieben. F.s zeigt 65 Nachrichtenverbindung ist genormt und gestattet den

Fig. 1 ein Biockdiagramm der allgemeinen Orga- Anschluß einer Vielzahl von lokalen und Fcrn-Priif-

nisation eines Systems, das einen beispielsweisen geräten an den Adapter. Zur Normung gehört im

Universal-Adapl-T enthält. beschriebenen Ausführungsbeispiel die binäre Co-

dierung der Prüf- und Antwortnachrichten in bitseriellen Signalen einschließlich Start- und Stop-Bit-Mgnalen. wobei die zuletzt genannten aufeinanderfolgende Signalgruppen (Bytes) innerhalb einer Nachricht begrenzen und so den Empfang von Iiytcsignalen in Gruppen erleichtern. Wirtschaftlichkeit und Wirkungsgrad der Organisation der internen Verbindung mit dem Fremdsystem werden verstärkt durch Steuerverbindungcn vom SERAD. die nur Steuerelemente des Fremdsystems tasten, und zwar im besonderen durch Verbindungen zu den Taktsteuerungen des Systems, zu Mikrooperationssteuerungen und zu einem Pufferregister der Anzeigekonsole des Systems. Weitere Vorteile werden dadurch erzielt, daß einige der Torschaltungen, über welche der Adapter Signale an die System-Steuerregister für MikroOperationen überträgt, räumlich mit dem System integriert werden. Obwohl der Adapter bei dieser Anordnung keinen direkten Zugriff zu den Eingängen aller Trigger, Register und anderen EIe- jo mente des Fremdsystems hat, die geprüft werden müssen, reicht für die Fehlersuche an vielen Systemkomponenten die Möglichkeit aus, diese Elemente indirekt über die Verbindung SERAD-Steuerregister-Anschlüsse zu betätigen.

Mit dem festgehaltenen Systemzustand kann das Priifpcrsonal versuchen, die spezielle Ursache einer Fehlerantwort zu lokalisieren, indem es die Statusanzeiger der Anzeigetafel des Systems beobachtet. Bei Bedarf kann eine Fehlersuchinformation durch das Personal per Telefon von einer entfernt liegenden Prüfstelle eingeholt werden, die mit dem SERAD verbunden ist. Zur Unterstützung dieses Personals können Statusaufzeichnungen an die entfernte Station über den SERAD zur Inspektion und Analyse übertragen werden. Derartige Aufzeichnungen werden als Nachrichten an eine entfernte Station nach folgendem Schema übertragen:

Ein wirksam organisiertes System zum Sammeln und Übertragen von Statusaufzeichnungen arbeitet über Fehlerzustands-Ubertragungsschaltungen des SERAD und überträgt binäre Nachrichten einschließlich der Systemstatus-Aufzeichnungen an externe Geräte. Zu diesem Zweck ist der SERAD mit einem bit-seriell binär codierten Übertragungskanal ausgerüstet. Start- und Stop-Bits werden durch den SERAD an die Nachrichten-Bytes der Statusaufzeichnungen als Hilfe für den externen Byte-Empfänger angehängt. Die Statusaufzeichnungen stellen den Status zu einem früheren Cberwachungszeitpunkt der Register, Statustrigger und anderer Elemente des Systems dar, as welchen! das Untersystem for die Aufzeichnungssammlung angeschlossen war. Externe Einheiten, die diese Nachrichten empfangen, können zur Speicherung und Analyse dieser Nachrichten zwecks Fehlersuche im System programmiert sein.

Auf Grund von externen Anforderungen arbeiten die Schaltungen im SERAD zusammen mit Schaltungen in der Konsoleneinheit zur wahlweisen überwachung des Systemstatus und zur Übertragung von Nachrichten über den überwachten Status an externe Einheiten. Die Statuserkennung in solchen Nachrichten kommt entweder von einem Pufferspeicher in der Konsole, der Fehlerstatussignale byte-seriell aus dem Konsolenbyteregister empfängt oder von dem obenerwähnten Byte-Register direkt. Bei der Übertragung empfängt der SERAD Konsolenbytes (10 Bte), trennt zwei Bits von jedem Byte ab (Parilätsbit und Konsolen-Paritäts-Prüfbit). überträgt diese in separate Bytes, hängt an diese verstümmelten Bytes ein im SERAD erzeugtes Paritätsbit und die das Byte begrenzenden Start- und Stop-Bits an und überträgt die modifizierten Bytes bit-sericll aus dem binären Ausgangs-Übertragungskanal. Die aus den Konsolenbytes herausgenommenen Paritäts- und Priifbits werden aufbewahrt und zu Prüfbytes zusammengesetzt, welche zwischen den Statusbytes (ein Prüfbyte auf vier Statusbytes) übertragen werden, wobei den im SERAD erzeugten Paritätsbits Start- und Stop-Bits angehängt werden. Diese Trennung von Statusbytes und Prüfbytes ermöglicht es, Konsolenfehler von anderen Systemfehlern zu unterscheiden.

Zum Prüfen eines Systems mit Hilfe von SERAD in progressiver Form gehören: Prüfung des Betriebsstatus von SERAD; Prüfung des Betriebsstatus der Torschaltungen, die den SERAD und das Mikrooperations-Steuerregister des Systems miteinander verbinden; Prüfen des Steuerregisters und des einen Teil dieses Registers bildenden Steuerabschnittes; Prüfen des Status des aus dem SERAD und der Konsole bestehenden Untersystems auf den Status der Überwachung, Anzeige und Fehlerstatus-Übertragung hm sowie Überprüfen des Status anderer Abschnitte des Fremdsystems und seiner Satelliteneinheiten. Die zuletzt genannten Prüfungen können stufenweise fortschreiten von der direkten Prüfung des ganzen Steuerabschnittes zur indirekten Prüfung anderer Elemente der «rniraien Verarbeitungscinheit bis hm zu indirekten Prüfungen des gesamten Zentralspeichers und schließlich der indirekten Prüfung der E Α-Kanäle und der peripheren Einheiten.

£mι den Verbindungen zwischen dem SERAD und dem Fremdsystem gehören folgende:

1. Verbindungen zur Konsole zur Simulation von manuellen Schaltvorgängen, wie Drücken von Knöpfen und das Drehen von Wählscheiben;

α λ ^gen ** ^den Zykluszeitsteuerungen und dem Hauptsteuerregister für die Mikrooperation des Fremdsystems, letzteres durch Gruppenschaltungen, die räumlich mit den schaltungen des Fremdsystems integriert sind.

3. Verbindungen zu Systemdaten-Registern über einen externen Schalter in der Zenti Jeinheit des Systems.

^^^«"^AnKhnigeil gestatten die writ Festsetzung etnes Status sowohl im Steuer-

^SteBen ™ Fremdsystem g des Steuerregisters zu Zentraleinheit des Fremddes Fremdsystems auf Prü-

, ^moo*ttanen Rückkopp-^Fremdsystems in den SERAD-^Dazu S^ehört lediglich die Z^tandes deAdirfns-SteuersvFtems, das BÄ *L In bestimmten Fällen ^der Ausschüeßhch-Oder-Vermit zwei bestimmten

BitsTJΓ ^r?^WeignnSsadreß-Steuerbits bekannten «its werden mit entsprechenden A- und B-Bezugs- ^

bitsienalcn verslichen, die clic an den SERAD in der externen PrüfPachricht gesendete Prüfinformation bereiten. Verbindungen anderer Systemelemente, /.B. Rceister, Statusfrigger usw.. mit der A- und B-Ver/wciguneswahlschaltung setzen den Status dies,·, anderen Elemente in Beziehung zu dem A- und B-Verzwcigungsbit und gestatten damit die Beobachtune der meisten groben Gut/Schlecht-Prüfun- gen, obwohl die Ursache und/oder La_E* eines Fehlers so noch nicht angezeigt wird.

Die normalen Datenflußwege gestatten es. den Inhalt desZnsolenregisters in den Datenfluß zu leiten. wodurch das Ergebnis einer manuellen Operation durch A- und B-Verzweigungsp,iifun_gen ermittelt werden kann. Die SERAD-Verbindungen parallel zu den manueilene Steuerungen auf der Konsolentafel ermöTlkhen etae SERAD-Simulation manueller Ein-Äeratlonen, die an den Konsolentasten und Wählscheiben durchgeführt werden. Das dient als schnitt 12. die Verbindungen für den zyklischen Steuereingang 16 zur Hauptsystem-Taktstcucrung (F, g 4l und d.e Ausgangs- oder Abfuhlverb.mlungen (A-. B-B.tlotungen zum SERAD von den Sequenz-Verzwcgungs-Schaltungen im Stcuerteil 12. Der HauptabschnHt 2 kann vom SLRAD wahrend der Prüfung ganz gesteuert werden Bei dieser Steuerung empfängt der HauptabschnHt zyklische Steuerunpulse entweder asynchron vom SERAC oder von seiner internen System-Taktsteuerung unter SERAD-Lbenvachung.

SLRAD prüft außerdem die Konsolenemheit 3 über die manuellen Simulationsverbindungen 20, die manuell ^ W^J^^JSSSS^S der Konsolentafel (Fig. 8B) elektrisch parallel

schalten. ...... .

SERAD und die Konsoleneinheit übernehmen zu-

»minen die ^^T^^t^nt"O^ Steuerlcitungen 22 und die Datenleitungen 23. Der

Die System-Organisation _a5

in Fi ε 1 ist der Universal-Adapter (SERAD) als getrenneEnheiriineneSgrößerenDatenverarbei-Evsem gereigudas e'inen Hauptschaltungsabschnitt 2 und eine Konsoleneinheit 3 umfaßt. Die Konsole enthält die manuellen Steuerungen und d.e nach außen gefuhrt.

rj_er Anschluß 24 stellt grundsätzlich eine Zweiwege-Nachrichtenverbindung zwischen dem SERAD und einem entfernt stehenden Prüfgerät, we z.B. dem Gerät 25 her (Prüfnachnchten in dem SERAD Statusnachnchten aus dem SERAD uerau unu

sr

Hauntahschnitt zwecks Sicherung und/oder weite- externen Rechengerat an Punkten wie z. B. dem Hauptabschnitt zwecKs ^peicnerung unu/u _ρ^^ _{25 kann der S£RAD dazu benu}tzt werden,

''Nih dSU Torschaltungen und die Wahl- die Auswertung der Grundkonstruktion und Her-

Verbindungsleitung 4. Diese Tätigkeit wird durch die fangen benutzt werden. Konsole gesteuert. Die Steuerung von der Konsole Bezeichnungen in Datenflußdiagrammen

her erfolgt über codierte WabJsigaale, die über eine 50 _(F j_{g 2}A bis 2D)

^ÄSSSsC

_(F j_{g 2}A bis 2D)

»; UmSbschnitte U rad 13 sind zusammengefaßt 55 und 35 in einander gegenuberhegenden Ecken eines

SERAD Diüft in Verbindung mit mernen gaagsvabindungen zu eben. Register millh ziige-

fassen die ag.be^rbindnng«»r

eine Gruppe w,n Eb und ta verO^e Ver-

309526^394

_M wi I₁-—»■-

i. ·■'■ ■"*

längerung eine entsprechende Gruppe von bitführenden Eingangsleitungen zur Speisung der Torschaltungen. Die Anzahl der Elemente in einer Gruppe ist proportional der relativen Länge der horizontalen Linie, die diese Gruppe darstellt, im Vergleich zur Breite des P.cgisterrechtecks. Die Registerpositionen, an welche die Linien der Eingangsgruppe angeschlossen sind, sind durch die Positionen der Endpunkte der zugehörigen Horizontallinien definiert.

Paritätsprüfschaltungen sind durch ein Rechteck mit der Beschriftung »PC« dargestellt (Fig. 2B).

Umschaltpunkte sind durch einen Kreis dargestellt (Fig. 2C). Die Pfeile bezeichnen die Flußrichtung durch den Umschaltpunkt. Die Verbindung einer Gruppe von Eingangsleitungen zu einer ausgewählten von verschiedenen Ausgangsleitungsgruppen ist rechts angegeben. Die Verbindung einer bestimmten von mehreren Eingangsgruppen zu einer Ausgangsgruppe ist links in F i g. 20 gezeigt.

»EMIT« bezeichnet ein Signalfeld, das im Steuer- ao register (ROSDR in F i g. 4) des Steuerteiles (F i g. 4) des Fremdsystems entsteht. Übertragungen von Steuerinformationen von dem Steuerregister auf die Datensignalleitungen des Fremdsystems erfolgen über EMIT-Feldverbindungen. Der Steuerteil des Fremd- »5 systems liefert dadurch parallel mit den Mikrobefehl-Steuerinformationen zur Steuerung der Systemtorschaltungen direkte Informationssignale (über die EMIT-Ausgänge), welche als vorbestimmte Verarbeitungsdaten (z. B. Konstanten) und als Prüfinformation für die Fehlersuche (z. B 7iir Induzierung vorbestimmter Systemzustände für Testzwecke) geeignet sind.

SERAD-Datenfluß

4,

Gemäß der Darstellung in den F i g. 3 B und 3 C enthält der SERAD die Außenanschlüsse 29 A, 29 B. Mit diesen Anschlüssen verbunden sind entsprechende Schieberegister 30 und 31 mit einer Kapazität von je 11 Bits. Das Register 30 ist an den Anschluß 29/1 angeschlossen und empfängt die Nachrichtensignale (Prüfnachrichten) in bit-serieller Weise. Register 31 ist zur Übertragung der ausgehenden Nachrichtensignale (Statusnachrichten) in bit-serieller Weise an den Anschluß 29 B angeschlossen.

Das Fehlersuchregister 32 empfängt Informationen in byteparallelen Gruppen vom Register 30 unter später beschriebenen Bedingungen. Gruppen von 7 Bits werfen wahlweise in die 3 Abschnitte 32A. 32 B, 32 c, des Registers 32 gesetzt, bis die 21 Trigger dieses Registers eine gewünschte Konfiguration der Bitdarstellungen enthalten. Unter spater zn beschreibenden Bedingungen werfen die 21 oder weniger Bits einer gewünschten Konfiguration im Register 32 gruppenparallel auf einen ausgewählten Abschnitt des Steuerregisters der Systemmikrooperation ROSDR (F i g. 4) übertragen. Die Wahl der Abschnitte des ROSDR bei solchen Übertragungen wirf bestimmt durch Gruppenschaltungen 33 (F i g. 4).

Durch die 4 Stellungen der in Fig.4 gezeigten Gruppenschaltungen 33 können bis zu 4 Übertragungen benötigt werfen, um im System-SteueiTegiste-ROSDR eine gewünschte Priifstellungs-Konfiguration zu erzeugen. Für bestimmte Prüfungen reicht jedoch auch eine einzige Übertragung ans.

Die Schaltungsverbindungen 34 bis 37 vom Register 30 zum Steuerteil 38 stellen grundlegende Steuerzuständs des SERAD entsprechend den vom

«5 Anschluß 29 A auf das Register übertragenen externen
Signalen dar. Der Steuerteil 38 enthält Schaltungen,
die zur Steuerung der Probenahme und des Eingangs
von Nachrichtenbits der Systemstatusnachrichten in
das Register 30 von externen Geräten und der externen Übertragung, vom Register 31 auf das externe
Gerät gesendet werden. Andere Schaltungen im Teil
sprechen auf Informationssignale im "Register 30
an und steuern die interne Behandlung von Signalen
zwischen den Registern 30 und 31 und anderen Teilen
des Systems (Fig. 4, 5B und 8B). Diese anderen
Schaltungen im Teil 38 sprechen auf Informationen
im Register 30 an.

Bitsignale werfen statisch zu parallelen Bytesignalgruppen von 11 Bits im Register 30 aus dei. seriellen
Prufnachnchtensignalen auf den den Anschluß 29A
speisenden externen Leitungen zusammengesetzt,
bine typische Bytegruppe (Fig. 3A) umfaßt ein
Martbit, eine Byte-Erkennungsuntergruppe (Bits 0
bis 7 und Bit 8, welches normalerweise ein Paritätspnifbit P ist) und ein Stopbit (binäre Umkehrung des
Martbit). Die Erkennungsuntergruppe wird in einer
von mehreren Formen behandelt, die später beschrieben wird. Empfangene Bytes, die als Steuerbvtes erkannt sind (Bit 7 - 1), werfen durch die SERAD-
A ¹SS??^{38 zur} Steuerung interner Funktionen
aes bbRAD und von Funktionen des Zentralsystems
decodiert. Anders erkannte empfangene Bytes werden auf das Register 32 unter SERAD-Steuerung
übertragen. Über den Extern-Schalter 115 (Fig. 5B)
«er ^,.iraieinheit können Bytes ebenfalls unter
Steuerung der Zentraleinheit (ROSDR in F i g. 4) auf
die Register der Zentraleinheit übertragen werfen.
Das Register 32 kann unter SERAD-Steuerung direkt
rSXSS *" 2^{en Steuerte}il der Zentraleinheit
Jp-Bm '".. ^g· ⁴⁾' ^{an die} Konsoleneinheit
£. ⁸Jm «°?^{er an die} Vergleicherschaltung im
Steuerteil 38 des SERAD angeschlossen werden

Herauskommende Statusnachrichten werfen Wtsenell über den SERAD auf externe Leitungen übertragen. Die in solchen Nachrichten enthaltenen
Sta ^informationen werfen erst in byteparallelen
Gruppen von 8 Bits in das Schieberegister 31 gesetzt
und rf„„.,i, .._neI, _{am AnschIuß29} ⁶ _{ß entn},_immen.

Stopbit und Paritätsbit durch die
|-Meuerschaltungen angehängt werfen. Wenn
^ram""* Information einen Systemstatus dar-
oder von der Konsoleneinheit
jedes auf das Register 31
rüfbits (Parität und
Diese Bits werfen geuffer41 (Fig. 3C) ge-
_ Bits zu einem Paritätsbyte zusind. Die im Puffer 41 gesammelten
*^r -" vorübergehend in Gruppen von
" 3Ster 31 übertragen und daeraeebaut n« _D . übertragene Statusnachricht
fl?ie τη h- · P^fcWt-Erzeugerschaltung 42
dem P,S ^ -^{m SERA}D-Paritätsbit an jedes aus
empfa^S p^e^^{ChließIich der v}°^m ReW 41
Dfe S^en,Sⁿi^atsbytes ausgegebene Byte^n.
D,e oh*» Kaschriebene TreluTung innerhalb der
"»Systemstatusbytes und Paritäfsbytes
bei der Fehlersuche. Die durch den
rnÜL?^{2 βΓζευ}8ίε Parität dient zur Ent-Ubertragungsfehlem und die Parität
aer eingeschobenen Paritätsbytes zur
'«ng der Byte-Behandlungsbedingungen

df£ $

vor Byte:· SER, \V( in eir das. tragu Einhi der I hörig bytes prüft artigi fesIgt (ζ. Β rück

De speie cntha in ei Richi jeden 72 B Reihi Ausv betät der wähl· Steue

Je. Mikr taner Oper Adre zweit Grup eher stimr bilde tione verla Mod

Όΐ enthj

wähl; Scha! Modi

folge nutzt eine Grup bis 5 bedir wird stimr 3. das Stütz die ^ instn hinei instn ROSl

11 12

vor der Übertragung (ζ. B die Bedingungen von 4. Ein Betriebsarten-Trigger61 (F i g. 4) steuert die

Byte:,, wenn diese früher \on der Konsole auf den »Doppelbenutzung« (CPU-Betrieb — E A-Betrieb)

SERAD übertragen wurden;. des Steuersystems.

Wenn also beim externen Empfänger ein Fehler 5. Ziemlich spät zu jedem Grundzyklus gibt der

in einem übertragenen Byte festgestellt wird, bedeutet 5 Wahlschalter 62 eine nächste Stcueradresse parallel

das. daß ein Fehler auftrat entweder bei der über- auf die Matrix-Wahllcitungcn 62/1. 62.Ö und auf das

tragung des Bytes oder in der Paritätserzeugungs- Steueradreßregister 63 mit der Bezeichnung »CUR-

Einheit des SERAD. Wenn auf der anderen Seite bei RENT ROAR«. Die Wahlleitungen übertuen eine

der Untersuchung eines Statusbytes und des züge- entsprechende Darstellung des Mikroinstruktions-

hörigen Teiles eines getrennt übertragenen Paritäts- io codes von einer der Matrizen auf das ROSDR als

bytes ein Fehler in der Parität oder in der Paritäts- Steuerung für den folgenden Zyklus. Jede nächste

prüfung festgestellt wird, kann dadurch in einzig- Adresse enthält man entweder von der nächstfolgen-

artiger Weise der Ursprung einer Fehlerbedingung den Adreßschaltung 56 bis 58 (NO BREAK-IN) oder

festgestellt werden, die vor der Übertragung auftrat von der BREAK-IN-Wahlleitung 65, wenn das lau-

(z. B. in der Konsoleneinheit oder noch weiter zu- 15 fende Mikroprogramm durch eine BREAK-IN-Funk-

rück in der Systemschaltung). tion (ζ. B. zur Bedienung einer Kanal-Übertragungsanforderung) kurzzeitig unterbrochen war.

Datenfluß im Hauptsteuerteil ^Die Quellen für die ersten die Wahlleitung 65 speisenden Mikroprogramm-Adressen sind die Leitung

Der Hauptsteuerteil (F i g. 4) umfaßt ein Festwert- 20 66 vom Konsolenregister und die 7 Puffer-Adreßrespeichersystem 50. Jeder Matrixabschnitt 51 bis 53 gister 70 bis 76. Die Register 70 bis 76 tragen die ententhält 72 Codebits in einer Richtung und 3000 Bits sprechenden Bezeichnungen MPX ROAR. Nr. 1 in einer rechtwinklig dazu verlaufenden zweiten ROAR, —. Nr. 5 ROAR und CPU ROAR. Die er-Richtung. Die Matrix-Treiberleitungen werden in sten 6 dieser Pufferregistcr halten die Anfangsadressen jedem Rechenzyklus parallel erregt, um bis zu drei as für die E/A-Mikroprogramme fest, die mit entspre-72 Bit große Steuerwörter aus drei entsprechenden chenden 6 E/A Kanälen (ein Multiplexor-Kanal Reihen der drei Abschnitte 51 bis 53 zu liefern. Eine MPX und 5 Wahlkanäle CH1 bis CHS. Fig. 7A) Auswahlschaltung 54 wird in jedem Grundzyklus verbunden sind. Das CPU-ROAR-Regjster wird im betätigt, um eines dieser drei Wörter als Hauptquelle CPU-Betrieb benutzt und hält Mikroinstruktionsüet Systemsteuerung für der. Sichcrur.gszyklus zu 30 adreweti für die nächstfolgenden Instruktionen für wählen, indem dieses Wort auf das Mikrooperations- die Wiederaufnahme der Sequenz nach einem Steuerregister 55 (ROSDR) übertragen wird. BREAK-IN fest. Bei kontinuierlichen Mikrosequen-

Jedes in das ROSDR eingegebene Wort stellt eine zen bleibt die Leitung 65 zum ROAR und zu den

Mikroinstruktion des Systems dar, die den momen- Matrix-Wahlleitungen 62Λ.62Β gesperrt, und jede

tanen Leitstatus des Systems für seinen laufenden 35 nächste Adresse wird von den Schaltungen für die

Operationszyklus und teilweise auch die nächste nächste Adresse 56 bis 58 auf das ROAR und die

Adresse (in der erwähnten rechtwinklig verlaufenden Matrix-Wahlleitungen 62A. 62B übertragen. Gleich-

zweiten Richtung der drei Matrizen 51 bis 53) der zeitig werden dieselben Adressen in Vorwegnahme

Gruppe von drei Mikroinstruktionen angibt, aus wel- einer BREAK-IN-Unterbrechung in einem der mit

eher die Steuerstellung für den folgenden Zyklus be- 40 der laufenden Mikroprogrammfunktion verbundenen

stimmt wird. Gruppen derartiger Mikroinstruktionen Puffer 70 bis 76 festgehalten. Wen« das Steuersystem

bilden Mikroprogramme der Steuerung, die funk- im CPU-Betrieb läuft (Trigger 61 steht auf CPU-Be-

tionell und logisch analog zu einem Sequenzzähler trieb), werden die Adressen des nächsten Zyklus im

verlaufen, sich jedoch besser zur Veränderung und CPU-ROAR 76 festgehalten. Im E/A-Betrieb oder

Modularisiening eignen. 45 Modus (Trigger 61 steht auf E'A-Betrieb) werden die

Das in F i g. 4 gezeigte vorliegende Steuersystem nächsten Adressen in einem der Kanal-ROA¹? 70 bis

enthält die folgenden Merkmale: 75 oder in bestimmten Fällen auch im CPU-.iOAR

1. Mehrere Matrizen 51 bis 53 mit Ausgängen, die gespeichert

wählbar sind, z.B. über den in Fig.4 gezeigten Während eines BREAK-IN-Zyklus wird ziemlich

|1 Schalter 54, **geben eine größere Selektivität und so spät im Zyklus (nach der nonnalen Übertragung der

Modularität der Steuerung. nächsten Adresse) ein Weg errichtet von einer der An-

2. Im vorliegenden System ist die normale »nächst- fangsadreßquellen 66, 70 bis 76), insbesondere von folgende« Steueradresse (z.B. die Adresse, die be- der mit der Unterbrechungsursache verbundenen nutzt wird, wenn das Mikroprogramm nicht durch Quelle, zum »CURRENT ROAR« und zu den Wahleine Instruktion BREAK-IN unterbrochen wird) eine 55 leitungen 62 A, 62 B. Gleichzeitig wird ein neuer Gruppe von 13 Bits, die durch die Schaltungen 56 >Festhalteweg« für nach dem BREAK-IN (bis zinn bis 58 erzeugt werden. Diese Gruppe umfaßt zwei nächsten BREAK-IN) folgende Zyklen von den nächbedingte Verzweigungsbits (A, B). Mit dem B-Bit sten Adreßschaltungen 56 bis 58 zu demselben der wird der nächste zu wählende Matrixausgang be- Register 70 bis 76 festgelegt (bei Empfang einer Anstimmt. ⁶O fangsadresse von der Konsolenregisterquelle 66 wird

j 3. Obwohl es nicht in Fig. 4 dargestellt is^ umfaßt trotzdem ein »Festhalteweg« zwischen den Schaltun-

' das vorliegende System ein ROSDR-Register als gen 56 bis 58 und einem der Register 70 bi<= 76 fest-

Stützregister für das Haupt-ROSDR-Register 55, um gelegt das mit der durch die Konsole eing leiteten

die Wiifamg der Darstellung der laufenden Mikro- Funktion verbunden ist).

j instruktionssteuenmg dann in den laufenden Zyklus 65 6. Die Schaltungen 33 werden trotz ihrer räumli-

hinein auszudehnen, während eine nächste Mikro- chen Integration mit Schaltelementen des in F i g. 4

Instruktion aus dem ROSDR 51 bis 53 auf das gezeigten ROS-Systems vom in Fig. 3B gezeigten

! ROSDR 55 übertragen wird. Steuerabschnitt des SERAD 38 gesteuert und ver-

32*5

binden das StRAD-DlAGNOSTIK-REGISTER 32 (Fi g. 3Bi mit Abschnitten des ROSDR. Somit stellen die Schaltungen 33 einen Teil einer Verbindung zwischen externem Prüfgerät und ROSDR dar. durch welche wiUkürliche Steuersiellunaen irr, ROSDR festgeligt werden können.

.. Die Systemtaxtgeber78 liefern zyklische Impulse zur Steuerung des Systemablaufs entweder in automanscnen 'kontinuierlichen) Sequenzen oder in einzeln gesteuerten Zykiusschriuen (die entweder manuell oder durch SERAD-Irnpulse einseleitet werden). Die Steuerleitung mit der Bezeichnung NOR SERAD /um Wählschalter 54 ermöglicht einen Cbertrasunesweg zwischen den Matrizen 51 bis 53 und derrf ROSDR nur. wenn der SERAD entweder abgeschaltet ist oder die Steuersequenzen des Systems nur teilweise anliegen. Wenn der SERAD die Steuerung übernimmt, r-i riie-cT Weg gesperrt, und Einiiariiissienaie zurr. RMSDR \urden nur über den SER.AD-Schaiter 33 •-mpfanaen. und das ROSDR bleibt zwi>chen den J-.ingangvtcüungen trotz eine', möglichen Weiteriaurcs anderer Teile des Sv stems durch Impulse von den Swcmtaktgebcrn 78 unverändert.

■V D-.JT Verbindungswes: 66 ermöalich' einen Zugriff /um CURRENT ROAR .,im Konsulenregister (Fig. 8) für die manuelle und simulierte paraüsle Steuerung \on Mikrosequen/en.

^{i. Das CLRRENT ROAR- arbeitet zusammen mn drei Registern ROBAR ! (80). ROBAR 2 (81) und R(JBAR 3 (82) als Kette zum Festhalten der vier letzten Bedingungen des Steuersystems als Hilfe bei der Fehlersuche.

10. Das von der Konsole her einstellbare Vereleichs-Register 83 liefert Vergleichsbezugswerte auf die Vergleicherschaliung 84. die mit der Stellung Jes «CLRRENT ROARi verglichen werden können. Ein Cbereinstimmungs-Ausgangssignal 85 zeiat dem Svstem an. daß ein bestimmter durch Einstellungen von Schaltern auf der Konsole angegebener Systemzustand aufgetreten ist. ^ '

11. Das EMIT-FeId (Positionen 64 bis 7] des ROSDR) gestattet dem Steuersystem (und damit dem SERAD über seine Verbindung zum ROSDR) die Eingabe von Daten direkt in die Systemdatenweee und Register. ""

12. Bestimmte Steuerfunklionen. die sich aus der Decodierung der verschiedenen Felder des ROSDR ergeben, sind in der folgenden Liste bezeichnet.

Fortsetzung der Liste

ROSDR

Feld

'Bii-Pc-i-

wenn π c

Funktion iCPU-Betrieb.

n'.-V anders anceeeben

30

35

40

ROSDR ;
FcU,

iBit-PoM- I
Honen) ι

Funktion ! FeIiI-

(CPU-Belricb. Be/e^h·

wenn nicht anders angegebenI niing

j Parität (ungerade) von ROSDR-

Bits O bis 35.
Einschalten Ausschalten der

BRKAK-IN-Funktion für F. A-^Mikroiinterbrechungcn

Bits 4 bis 6 der nächsten Adresse (nächstfolgende Adresse muß in »CURRENT ROAR und den zugehörigen FunktioiispufTcr in Oruppe 70 bis ~h gesetzt werden).

BI

NAA

60 Bits "bis 10 der nächsten Adresse, wenn eine Funktionsverzwe.- £ung durch das ROSDR-FeId BRC unten nicht angegeben ist. oder Bits 0 bis 3 der nächsten Adresse, wenn eine Funknonsverzu eisung angegeben ist. Bits 0 bis 3 von der vorhersehenden Zv klusadresse im CLRRLNT ROAR bleiben unverändert, wenn cmc Funktionsverzweiiiunsj nicht an^eeeben ist.

11 bis

üezeich

π an ε

NAB

BRC

decodiert unter drei verschiedenen Bedingungen, an weicn.· eine von drei möglichen bestimmten Verzweigungsadres-•<en angeben, die zu /wc: erzvs uneene Einschränkungen bei bedingter Verzweigung und einer Funktionsverzwe:- euns: gehören. Die zwei erzwungenen Beschränkungen bei bedingte; Verzweigung (>Zwinge B-Bit auf 1. wenn Α-Bit O ist und »Zwinge B-Bt auf 1. wenn A-Bit 1 ist ) beerenden den durch die Schaltungen 57. 58 erzeugten AB-Code gegenüber seinem normalen Vicrstellungsbereicb aiii einen Dreistellungsbereich und • reservieren dadurch den Raum : für nächste Mikroinstruktion '. in den ROS-Matrizen 51 bi^ 53. wenn eine Funktionsvcr- : zweigung angegeben ist. sagt Register 60 (Funktionsvcrzweigungs-Register). daß die j : Quelle der Bh.s 7 bis K) der I nächsten Adresse eine der folgenden ist: GP STATS (All- j gemeines Bedingungsanzeise-Rcgister. F i g. 5 C) Bits 0 bis 3 oder 4 bis 7. F-Register (Fic. 5B). (7-Register (Fig. 5B) oder der festverdrahtete I-Holstatus (das vorbestimmte Codesignal zur Einleitung des Holens der nächsten Programminstruktion aus der InstruktionspufTerschaltuniz IB der F i g. 5 C.

Quelle eines A-Verzweigtingsbii | ABR der nächsten Adresse (Wählt »A-Bedingungw-Eingang für die Schaltung 57 aus bis zu 32 möglichen Eingangsqucl'en).

Fortsetzung der Liste

Fortsetzun2 der Liste

ROSDR

FeM

bis 2'

Funktion
(CPU-Betrie¹-.

wenn nicht anders angesehen!

held-

Bezeich-

nunc ROSDR

Feld

ι Bit-Positionen)

Funktion
(CPU-Betrieb.

wenn nicht anders angegeben)

FeId-

Bezeich-

nunc

Quelle eines B-Verzv.eigungsbit j BBR der nächsten Adresse (wählt ι BsBedingungseingaii': dor I Schaltung 58 aus his ,u 32 ; möglichen Eingangsquellen). \

Statuseinstellsteuerung zur Fest- '· SS setzungderStatuseinstellung in STATS. einem A-Bytezähler \ und dem LI-Zjhler der Fit: 5 A bis 5 C. entweder direkt oder indirekt ak eine Funktion | eines anderen Parameters, wie ' z. B. des EMIT-Feldes \

(ROSDR 64 bis 71 '. I

Dienen im E A-Beirieb der Prio- ! IOPR ritätssteuerung laufender Be- ; dienungsanforderungen \on E Α-Kanälen, indem sie den ; einzelnen Wahlkanälen eestat-

ι ten. Anforderungen \erschie- : denen absoluten Range; z\\\- ! sehen dem niedrigsten dritten j Rang und dem höchsten ersten ;

j Rang abzugeben. Gleichzeitige j

^! Anforderungen desselben Ran- !

^! ges von verschiedenen Kanä- !

; len werden in einer vorbe- j

■ stimmten Reihenfolge nach j ι der Priorität behandelt, die | ! den Kanälen zugeordnet ist.

■ Anforderungen untcrschicdliehen Ranges werden in der

■ Rangfolge von oben nach j unten behandelt. Anfoiderunj gen vom MPX-Kanal erhalten j immer die Rangordnung 3. Im CPU-Betrieb haben Nlikroprogramme ebenfalls die Rangordnung 3 und unterliegen in der Priorität allen Kanalanfor derungcn des dritten Ranges.

bis 25

bis 29

bis 32

40

bis 35 Wählen K-Eingang zum Schiebe- YY j register und oder >'-Eingang '. zum Addierer (F i g. 5 A. 5 3).

: Parität (ungerade) der ROSDR-

Bits 36 bis 62. j

bis -12 Wählen die Funktion Holer. (Le- j LS

[ sen) oder Speichern (Schrei- ι : ben) in den Lokalspeichern ; LS (Fig. 5 A. ~\A). Gibt die Quelle der Lokalspeicheradresse an (eines von mehreren LSAR-Ree^;stern. F i g. j 5 A. "A).

3$ bis 41! Wählen Speicher (Schreiben)- _: LSWR LS-Funktion für Uhenragungen im E A-Beirieb \om Kanal oder den CPU-Registern j ! (Fig.5 A bis 5C) oder Haupt- ! speicher (F ι ti. 6 A bis (S F) auf LS (Fig. 5A¹I. Jeder Kanal hat einen festen Sektor im ; E Α-Speicher reserviert, und ι nur die Wortposition innerhalb ! dieses Sektors und bei Bedarf die Byte-Position innerhalb : des Wortes braucht für eine j Übertragung angegeben zu werden.

bis 44; Wählt Holen (Lesen >-LS-Funk- ^: LSDR j tion für Überlegungen im E Α-Betrieb von CPU-Speicher (Fig. 5A) auf Kanäle oder CPU-Register oder Hauptspeicher.

bis 47

Statuseinstellsteuerung um E A-Betrieb.

Steuerfunktion des arithmetischen Rechenwerkes ALU (Addierer. Schieberegister. F i g. 5 A. 5B) in Zusammenarbeit mit dem Schiebefunktionsregister (Fig. 5A für Schiebesteuerung).

Wählen ii-Eingang in Schieberegister und oder ^-Eingang in Addierer (F i g. 5 A. 5 El).

IOSSB

XYALU 55

bis 4'

Verschiedene Steuerung für Zugriff zum Hauptspeicher tFig. 6 A bis 6E). zum Führen ve 1 Datensignalen auf Register von externen Schaltereingangsquellen (Fig. 5B) und zur Steueruns» des Zählers R₁, R., (F i g. 5 A).

Wählt Übertragsfunktion (Lesen, Schreiben) des Hauptspeichers (Fig. 6A bis bii) bei Übertragungen im E A-Betrieb; wählt außerdem Eingänge in den STATS und derTZählern für A-B\le und B-Byte in Fig. 5 C zur Steuerung der zentralen Recheneinheit und der externen Schal terwegc (5 B. 7B) beim E/A-Betrieb.

MISC

lOSTG

Fortsetzung der Liste

ROSDR

Feld

<Bh-Posi-

tioneni

Funktion

(CPU-Betneb,

wenn nieh; anders angegeben'

FeKI-

Bezei.-h-

nung

bis DIi Steuert das Zählen der A- und B-Bytezähler (F ig. 5 C) (^ Aufwärts« oder »abwärts em- i

sprechend der Stellung eine·; nicht dargestellten Aufwärts Abwärts«-Stat.). das Zahlen der Zähler L₁. L₁ (Fig. 5A) sowie das Setzen ue^ Status j für die anderweitig beschrie- _: bene Wiedergewinnungsfunktion.

4Sbis5! StatuseinstellungimE A-Betne": \'envendung mit Feld IOS5B.

bis 55 Bestimmung der V Miererau-·-

■ gang 'eitung (Z) . . B. ein bestimulier Wee vom FriiebnK- ! ausgang der Addier-Schic'ⁿ·,-

■ schaltung zum .-1 -Register i.

bis 5"; Bestimmung des Au>siang>. der : Addier -Sch iebe-Scha!tung (F i g.5 A. 5 B): hauptsächliche Cestimi .ungenvon Steuerbyte> : zu Arbeiisreüistcrn (z. B. die Zähler L₁. r\..4 und B.

bis 62; XY-Wah zum Addiereingang (Fig. ^B). Schiebe^'.euerunti (Fig. 5 B) für Verschiebungen des 1. und 4. Platzes. Bei der Verschiebung steuert das EMIT-FeId " eine übe.iautbestimmung (Register F. Q oder Z) oder den Austausch des Inhaltes der Register F und Ci.

(SO bis 62j Steuert im E Α-Betrieb den E A-Datenfluß (F i g. 7 A) zwischen periphi.Tcn Geräten und E. A-Lokalspeicher durch Leiten der Eingänge zu und der Ausgänge von den ein Byte großen Kiinalpuflern. Wenn das CPU FLOAR (F i g. 4) nächste Adressen bei einer Mikroprogrammfolge des E A-Bclriebes festhält (z. B. eine von einer Mikroprogrammfolge im CPU-Betrieb eingeleitete Folge), wird der bearbeitete KanalpulTerweg durch den Zählerh„ gewählt. Wenn die HA-ROARS in der nächsten Adrcßschleife tätig sind, bezeichnen einzelne nicht dargestellte Kanalsteuerungen die gewünschten Wege.

CNT

Parität (ungerade) für ROSDR-Bits 63 bis 71.

WMi

IODF

Fortsetzung der Liste

ROSDR j
Feld j

t Bit-Pos:-1
!ionen ι

Funktion

(CPU-Betrieb.

wenn nicht anders angegeben)

Feld-Bezeich nung

64bi< Tl ROSDR-Bits als Da en in Regi- j EMIT _r "" _ster und Schalteinheiten der i

! CPU (Fig. 5A bis 5C. TA \ ! bis 7C) übertragbar. Wird : ! außerdem in Verbindung m/. . ! anderen Feldern (Statuseini= ! stellfeder, Lokalspeicher-

! Funktions-Felder und XYSH- ; : Felder) als Quelle für zusatz-I liehe Steuerung benutzt (erweitertes Steuerfeld).

Auf Grund einer Anzapf-Bedingung, die durch nicht dargestellte Aufnahmetrigger angezeigt wird. wird die normale nächste Adresse der Schaltung56 hjs 58 unterdrückt und ein vorbestimmter -\nfangs-

■>=, 'Jrelicode eines von vier »Anzapfungs -Mikropro- ^ramr..-n in die zum ^CURRRENT-ROAR führende Hahn mit der Bezeichnung »NO BREAK IN, !leuchen, um die laufende Operation des Renners zu beenden. Obwohl diese Operation zu der K'.isse von

3c Opc-lti'inen gehört, die allgemein als Ui.jrbrechuniien bekannt sind, stellt mc eher eine Verzweigung als eine Unterbrechung dar. da die vor dieser Anzapfung laufende Operation ohne Rückerinne-ung ;. ι den Status nicl't formesct/t wird und daher auch ;;:cht auto-

'5 mati»ch wieder aufgenommen werden ;.ann. Wie durch <lie bc7eichnet"en Eingänge zum TRAP-REG (Fin. 4) aezeist wird, ist die Quelle der Anfangsadre^e des Änza[ i'; -Mikroprogramms ein vorverdrahteter Code, clei mit einem der folgenden Pro- »ramme verbunden ist: Maschinenrück^.ellung, Syrtemrückstellung. SERAD-gesteiierte Rückstellung. Pronrammanzapfung. Maschinen- und S;,stemrückstelfiinE unterscheiden sich dadurch, daß die Maschinenrückstellung nar den Zustand der Zeiuraleinheit

(CPU) betrifft."während die Systemrüc'-lellung den Zustand des uanzen Systems ändert (Zentraleinheit, Speicher. Konsole E Α-Kanäle, E'A-Steueieinheiten. E A-Geräte).

Der SERAD steuert den Steuerteil 12 der Fig. 4, indem er abwechselnd 1. Steuerfelder in das ROSDR bei eestopptem System gibt (alle Taktgeber unterdrückt) und 2. das System dynamisch beschreibt (im Einzelzvklus- oder Mehrfachzyklusbetrieb). Bei solchen Operationen steuert der SERAD das System

entweder direkt durch Eingabe verschiedener Zyklussteuerimpulse in die Taktleitungen des Systems und Unterdrückung der normalen Taktfolge oder dadurch, daß er die normale Taktfolge des Systems entweder eine vom SERAD gesteuerte begrenzte Periode zyklisch wirken läßt oder sie auch unbegrenzt wirken läßt, nachdem er das ROSDR initialisiert hat.

Der SERAD steuert die integrierte Gruppenschaltuiiü 33 (Fig. 4) und setzt damit die gewünschten Stellungen in einem oder allen ROSDR-Fcldern.

Diese zusammen mit der Datenübertraaungsinöslichkeit des ROSDR-EMIT-Feldes (ROSDR 64 bis 71), der SERAD-Eingangskupplung zum externen Schalter (Fig. 5B) und der SERAD-Eingangskupplung

19

.'¹C line

;ro-'Uh- !N'··. - 7 u ■•on '.!rials ■ing >ta-

ng. C/\- •hiieit

nd .'h. !er ■ ναι

.ilen rn.

Konsolenregister (Fig. SB) ermöglicht dem CpR-VD. einen Status irgendwo im System durch d'rekte oder indirekte Manipulation zu steuern oder beherrschen. In Systemzyklen, die vom SERAD oesteuert werden, werden Eingänge zum ROSDR f "β von den Schaltern 54) mit Aufnahme der Eino"an"e von den Gruppenschaltern 33 gesperrt. Somit wird die Stellung des ROSDR lediglich in jedem Zvklus wiederholt (obwohl andere Teile des Systems auf Grund des kumulativen Effektes der wiederholten \nwendunc der ROSDR-Steuerstellung veränderlich iind). auch wenn der Systemtaktgeber unter SERAD-steuerunii eine begrenzte Anzahl von Zyklen weiterlaufen kann.

Die bedinaten Verzweigungsleitunijen für das A-Bit und B-Bit der nächsten Adreßsteuerung (Fig. 4) werden über die Verlängerungen 93 (F i g. 4) an den uuierteil 38 (Fig. 3B^-) angeschlossen, wo" SERAD die Bezugsbedingungen für A :!eichen kann, die er von dem externen Ge-il der Prüfnachricht mit ^em eigentlichen \'erzweigungszustand de- ROS-Steuer-

durch und B rät ^ bei' l

empfangen hat. Dadurch wird der ZuM;.

and

des iiL-amten Systems in einer groben Gut Schlicht-PrüfuTTj überprüft, da zahlreiche Flemente der Zentralen"':^ und der Kanalsysteme (Fig. 5) direkt mit den F ^:!::-;'.'ngen für die Α-Bedingung und die B-Bedineune τ- den Schaltungen 57. 58 (F ig. 4) verbunden sind Ha die Zentraleinheit eine beträchtliche Kontrolle :;ber die Kanäle und die peripheren E'A-Einlieiier .uisüht. kann der A-B-\'ergleich außerdem indirekt nützliche Informationen über den Swemstatus liefer:", obwohl die Lage eines Systemfehlers dadurch nicht immer einwandfrei erkannt wird.

Unter SERAD-Steuerung ist jedes ROSDR-Bit getrennt bestimmbar. Somit können unter externer Steuerung praktisch 272 System-MikroinstruktionszuMiinde hergestellt werden gegenüber 9000 Mikroinstruktions-Zustandsdarstellungen. die in den ROS-Matrizen 51. 53 zur Verfugung siehen. Somit stellt der SFRAD nicht nur einen Brennpunkt für äußere Prüfungen dar. sondern auf Grund seiner Verbindung zur: ROSDR auch ein bemerkenswert flexibles Si, lis-lnduzierungsgerät. welches durch das normale Steuermuster des Systems nicht beschränkt ist. Dieser Grund ermöglicht z. B. eine Betätigung verschiedener Systemelemente rxler Schaltungen durch ein externes Prüfgerät in einer Art. die durch die feste interne Struktur des Systems nicht möglich und dem normalen Systembetrieb auch fremd ist.

Der Taktgeberteil 78 umfaßt einen Oszillator zur Definition des Grundzyklus und einen aus 8 Elementen (S kaskadenförmig verbundene Trigger) bestehenden Ringzähler, der in den Zeichnungen nicht dargestellt ist. Bei Verbindung mit dem Oszillator erzeuiit der Ringzähler S progressiv verzögerte, sich überlappende Impulse von je 30 Nanosekunden Dauer auf Grund eines jeden 7'.yklusimpulses des Oszillators. Die Zyklen der Zentraleinheit, die durch den Oszillator und den Zähler definiert sind, dauern ungefähr '15 Nanosekunden (die Periode des Oszillators). Der Zählerausgang übt eine Phasenkontrolle über bestimmte Flußbahnsegmente der Zentraleinheit (F i g. 5 A bis 5 C) und des Stcuerteils (F i g. 4) aus.

Zcntralcinh-rt — Datenfluß im Lokalspeicher Bei Anordnung gemäß F i g. 5 zeigen die F i g. 5 A bis 5C die Organisation der Zentraleinheit (CPU) einschließlich der Register, des Lokalspeichers und der Recheneinheit (ALU) für die interne Verarbeiitingsfunktion (CPU-Modus oder Betrieb). In dieser Beziehung sollte eine Unterscheidung getroffen wer- :> den zwischen der Gesamtsteuerungs- Verarbeitungsfunktion (CPU-Betrieb) und der teilweise zentralen, teilweise peripheren E Α-Funktion (E/A-Betrieb) der Zentraleinheit.

Die E Α-Funktion fordert von der Zentraleinheit ίο die Ausführung einer E A-Instmkticn im CPU-Betrieb zur Herstellung eines Operations-Verbindungsweges zwischen dem Speicher (Fig. 6A bis 6F) und einem E Α-Gerät über einen E Α-Kanal (F i g. 7 A). Nach dem Aufbau dieses Weges funktioniert der Kanal jedoch unabhängig von der CPU und führt die E Α-Funktion aus, wobei er für kurze Zeitabschnitte während des Austausches von Informationen mit dem ' reicher in sicherer Verbindung mit der Zentraleinheit steht. Im CPL*-Ber^;eb wird die Zentraleinheit von codierten Programi^instruktionen aus dem Hauptspeicher gesteuert, wooei diese Instruktionen von Mikroprogrammen decodiert werden. Der Kanal wird durch interne Bauteile und Kommandos gesteuert (letztere unterscheiden sich in Format und ->5 Funktion von Instruktionen der Zentraleinheit), die ebenfalls aus dem Hauptspeicher stammen.

Wenn die Kanäle wieder getrennt werden, nachdem die Zentraleinheit im CPU-Betrieb die Instruktion zur Errichtung einer ersten Verbind.·):: ausgeführt hat. führt die Zentraleinheit im CPU-Betricb die nächste Instruktion aus (Eingabe—Ausgabe. Rechnung od. dgl.), und der Kanal holt weiter seine Kommandos und führt diese durch kurzzeitige Verbindungen mit der Zentraleinheit im E Α-Betrieb aus. Wenn eine neue Verbindung zur Zentraleinheit oder zum Hauptspeicher benötigt wird, unterbricht der Kanal das gerade laufende Programm mit einer E A-Unterbrechung. Bei seinen kurzzeitigen Verbindungen mit der Zentraleinheit .^Tur Kommandoauswahl und -ausführung unterbricht der Kanal jedoch nicht das Instruktionsprogramm de Zentraleinheit, sondern er unterbricht die Zentraleinheit durch eine BRFAK-IN-Aktion, in welcher er mit der Zentraleinheit im E Α-Betrieb während einiger Zyklen in Verbindung tritt, ohne die Betriebsprogrammbedingungen für die Zentraleinheit wesentlich zu verändern (z. B. wird die Instruktionsadreß/ahl nicht verändert), so daß die Zentraleinheit hinterher das unterbrochene Mikroprogramm wieder aufnehmen kann, indem sie auf se einen der PafTer-ROARS 70-76 der Fig. 4 Bezug nimmt.

Der Adierer enthält am X-Eingang eine Schiebeschaltung und einen Echt Koiiiplement-Wähler am Y-Eingang.

sS Die Schicbe-Dezimaladdicrschaltung umfaßt einen Wähler iür das echte bzw. das Komplementbyte und eine Halbbyte-Kreuz-Verbindungsschaltung in ihrem Einszanc V sowie Aussjanesverrieeclunasschaltungen^HO·

6d Eine 4-Bit-Schiebeschaltung stellt einen Signalverschieburiigsweg dar, der parallel zum Addierer-Schaltweg verläuft, der seinen verschobenen »bereichsintern.en« Ausgang auf die Addiorer-Ausgangsverrieücluncen (Z) und den Ausgang seines 4-Bits-

65 Überlaufs entweder auf das Halbbyte-Register F oder das Halbbyte-Register C eibt. Nur der Addierer oder die 4-Bit-Schiebcschaltung, aber niemals beide, ist in ircendeinern Zvklus durch die Mikroinstruktions-

I 934 220 /β

21 22

ccseiz

Steuerungen mit den Verriegelungsschaltungen 7. ver- dazu, daß die Ausführung dieser Routine erneut ver- i werde

bunden. sucht wird. Auf welche Weise das geschieht, hängt \_γ β

Die Leitung 104 vom Addierer-Ausgang Z stellt von der Instruktion und dem Status ihrer Behandlung i{i2A

eine Parallelwortverbindung von den Verriegelungen Z zum Zeitpunkt des Auftretens des Fehlers ab. Manche j _Dic

zu den zu den Registern der Zentraleinheit (z. B. 5 Instruktionen verändern die Ursprungsdaten in den ί svstcr

A. B. C. D. CPU-Schlüssel. CPU-SAR. E/A-Schlüssel Registern der CPU erst im letzten Zyklus ihres Aus- j ^ ₅. E/A-SAR. PSW-Reg) sowie zur Zentraleinheit und führuiigs-Mikmprogramms. Diese Instruktionen wer- | _cna|ü

den E A-Registcrn im Lokalspeicher dar. wobei die den erneut ausgeführt von dem Anfang (I-Holen) '; ciηhe

schall signal steue:

Di« sind regist

Di. Regis Mani

letztere Verbindung über die LS-Pufferregister läuft. hinter dem Fehler an. Bei anderen Instruktionen, die

Die Schiebc-Ausgangs-Leitung 105 verbindet den io die sofortige Veränderung von Ursprungsdaten in den Ausgang des Schiebe-Dezimal-AJdierers mit Byte- Registern der Zentraleinheit mit sich bringen, sind

abschnitten der Wortregister in der Zentraleinheit so- die Mikroprogramm-Routinen in verschiedene Unter-

wie mit den Registern A und C und mit bestimmten routinen unterteilt. Die erneute Ausführung dieser

Byte-Positionen der Lokalspeicher-Wortregister. Unterroutinen wird versucht, wenn Fehler auftreten,

Die allgemeinen Register und die Gleitkomma- 15 indem man die Zwischenstatusbedingungen der Statusregister sind in dem 64 Wörter großen Lokalspeicher register 112. 112 A zum Festsetzen von Punkten be-106 der Zentraleinheit enthalten. Dieser Speicher nutzt, an denen ein Eintritt in die Unterroutine erwird auch dazu benutzt, bestimmte Kanalsteuerwörter folgen kann (1. Mikroinstruktionsadresse). Wenn festzuhalten. Der in die Abschnitte 107 A und 107 B diese Bedingungen über den externen Schalter 115 unterteilte E/A-Lokalspeicher dient zum Speichern ao und die CPU-Register an die Steuerungen 57 und 58 zusätzlicher Kanalsteuerwörter und z. B. auch als für die A- und B-Verzweigungen des Systemsteuer-Puffer für E/A-Daten, die zwischen den ein Byte abschnittes (Fig. 4) gegeben werden, rufen sie eine großen Wahlkanalpuffern (F i g. 7 A) und dem in den durch ein Mikroprogramm vorprogrammierte Wieder-Fig. 6A bis 6E gezeigten Hauptspeichersystem holungsoperation hervor, die am gewünschten Punkt übertragen werden. Diese Lokalspeicher haben direkte as beginnt.

Datenübertragungswege zur Recheneinheit und Daten- Der durch das ROSDR gesteuerte externe Schalempfangswege von den Ausgangsleitungen 104 und terllS gestattet den Zugriff zu zahlreichen CPU-105 und vom Instruktionspuffersystem 108 über den Registern von internen und externen Punkten des externen Schalter. Der Instruktionspuffer 108 umfaßt Systems einschließlich anderer CPUs bei Mehrfachdrei Instruktionswortregister 1OS A, WSB und 108C 30 verarbeitung. Über den Schalter 115 haben außerdem und zwei Haibwori-Zusäizicgisiti 109 und 110. die Zugriff zu den CPU-Registern die Leitungskonsoie, zusammen mit den Instruktionszählern 111Λ und das Datenausgangs-Register des in Fig 6 gezeigten 111B und dem Instruktions-Hol-Statusregister 112 Speichersystems, ein Datenübertragungsweg vom dazu benutzt werden, die Programm-Mikroinstruk- SERAD-Register 30 (Fig. 3B) der Instruküonstionen der Zentraleinheit in einer Vorverarbeitung 35 pufferbereich 108, die Instruktio'nszahl- und -statttsschnell zu handhaben. bereiche 111, 112. der Speicheradreßbereiche 113

Unter Steuerung der durch das in F i g. 4 gezeigte und andere in der Zeichnung angegebene Punkte. ROSDR geleiteten Mikroprogrammen erhält das in Instruktionen und Daten werden zwischen den den F i g. 5 A bis 5 C gezeigte System im CPU-Betrieb Doppelwort-Speicherpuffern SDR (F i β 6 B und 6 E) abwechselnd mit einer gewissen Überlappung Instruk- 40 und den Ein-Wort-Registern der CPU in Einheilen tionen aus dem in den Fig. 6A bis 6F gezeigten von einem Wort ausgetauscht Adressen von Instnik-Hauptspeicher entsprechend der durch das Adreß- tionen und Daten werden über das CPU-Speicherregister des CPU-Speichers 113 gelieferten Adresse adreßregister 113 gegeben Der Zählteil HlD des zum Puffern dieser Instruktionen m der Pufferkette Instktiähl d

g p gister 113 gegeben Der Zählteil HlD des zum Puffern dieser Instruktionen m der Pufferkette Instruktionszählsystems 111 erhöht den Wert der 108/4. 108B und 108C um die nächsten Instruk- 45 Byte-Adreßdarstellung der nächsten aus dem Speicher tionsadressen zwecks direkterem Zugriff zu den CPU- zu holenden Instruktion um 0 oder 4 Einheiten, abSchalungen in den Instruktionszahlern 111 A und hängig von der in Verarbeitung befindlichen Funk- und HIß zu puffern, wobei eine zusätzliche Puffer- tion.

möglichkeit im Zähler 111 C zur Verfügung steht Gemäß der Zeichenerklärung in der F i g. 5C sind

undzurAusf^ningderFunta^^ Verbindungen zwischen Teilen der

führung der Instruktioiien der Reihe nacli ertönter- Fig.SA bis SC sdStisch durch Benutzung der

hch sind. angegebenen Zeichen dargestellt So werden z.B.

Leitungen, die an verschiedenen Punkten m den Instruktionen aus dem Puffersystem 108 in die CPU-

F,g.5A bis 5^ mit »MP/RE« bezeictaet sind. Register und den Lokakpeicher über den externen dienen abwechselnd zum Koppeta mehrerer Zentral- ₅₅ Schalter und Zwischenwertungen bewegt

emheiten zujeinem Mdu^chverarbeitungssysten, oder I_n jedem Zyklus der CPU-Operftion werden Infor-

von auch von ' auf V

Di, benui zeugt

Di das I bung Addi

Di werd durcl den zeug« >Feh artig, gebn sprec tung durc tung

wedi trem giste bun c adre gege Schi. Iogb tioni der Pha« gekr auf ι Adn Lcki

_C, .,, .. ι I . . " y—·.*. Tun UEU \-Γ »J-I^CEISUJITI ΙΛ, Mß, ^J " QlGl

steuersystem, verounaen mit der usw ι imw nAor d„_;_* · τ t ι · u in/% ~~a,

automatischen' Wiederholung (RE) von Mikro- WIA WTB ^h^^ ™^ a^ r dw ^S,

... j. ΓτΡ_^x . . . ^1β'^Λ' iviο uoer das aus dem Addierer, osx einn Programmabschnitten, die hmter dem Auttreten von So Schiebe-Dezimaladdierschaltunoen und der 4-Bit- wen

vorübergehenden Fehlern folgen. Schiebeschaltungen bestehende Rechensvstem über- E

Die meisten OperationendesjCPU-Grundsystems tragen. Ergebnissignale werden über Verriegelung«- eine

sind auf der Basis eines Mikroprogramms wiederhol·- ~«--·—- - - ™ ^{Uöer VCIMC}& "^T 1 bar. Ein MaschinenprüffehJer. der während einer Routine »I-Holenc auftritt (die allen Instruktionen 6s

gemeinsame Routine zum Leeren und Füllen der s^raktio^^L?"¹¹¹,^^{16 1}P¹⁰"^11311011 ™ "ZaL T'

Pufferkette 108 und zur Vorbereitung der Ausfüh- sy^enuii aST^ *Γ Instruktionszahl· dar

rung der zuletzt herausgezogenen Instruktion), führt oder in die CPU-Re^isteTuS den^eSm^ Schalter

eut ver-
:, hängt
indlung
VIanche

in den
es Ausen werfen)
ien, die

in den

Unterdieser ftretea Statusten be· ineer-Wenn terll5 and 58 steuerie eise /teder-Punki

Scnai-CPU- :n des irfaeberdeB

23 24

gesetzt oder andere Bedingungssignale übertragen meidung von »Laufbedingungen« in den Bahnen dci

werden, die sieh auf die Statusregister beziehen, wie Lokalspcicherabschnittc 106 und 107/1 geschaffen

z. B. das Statusregister 112 und sein Zusatzregister die die Wiedergabe von Daten aus den Leitunger

112 A. die GP-STAT 117 usw. und externen Schaltern an die Lokalspeicheranord-

Die Steiierbeziehung zwischen dem ROS-Steuer- 5 nungcn verzögert, so daß die Wiedergabe zeitlich zusystem der Fig. 4 zum CPU-System der Fig. 5Λ sammenfällt mit den Schreibphasen der Zyklen. Die bis 5 C wird klar, wenn man berücksichtigt, daß Si- Daten aus den Lokalspcichcr-Verriegelungsregisterr gnaliibertragungcn von Registern auf die Rechen- 118 können in das Lokalspeichcrpuffer-Verriegelungsr'iilieit und auf Register gesteuert werden durch Tor- register 119 gesetzt und dort über die Zeit hinaus ccschaltungen, die ihrerseits wieder durch Ausgangs- io halten werden, in welcher neue Daten in das Ve γι in den signale des ROS-Systems im ROSDR (Fig. 4) ge- riegelunesrcgister 118 gesetzt werden können, so daf ΓΊ sind steuert werden. die Lokalspeicherleile 106 und 107 bis zu einen

Die in Fig. 5B gezeigten Register A, B, C und /) vollen Zyklus der CPU-Zeit haben, die Daten aufzusind Ein-Wort-Register, welche als direkte Arbeits- nehmen,
register benutzt werden. 15 Ein Lokalspeicher-Adressenregister 120 (LSAR ir

Die Möglichkeit, einzelne Bytes in die und aus den Fig. 5A) dient dazu, die Adressen sowohl der Zen·

Registern A und C zu leiten, gestattet der CPU die traleinheit als auch des Kanal-Lokalspeichers festzu

Manipulation einzelner Bytes wahlweise innerhalb halten als Bezugswerte für die Register im CPU-

von Wortsignalfeldern und durch Bytemanipulation Lokalspeicherteil 106. Die in das Register 120 ge·

auch die gleichzeitige Ausführung oder die Simulation ao setzten Adressen können entweder vom ROSDR dei

von Operationen anderer Rechensysteme, die nicht F i g. 4, der mit dem Instruktionspuffer 108 verbun-

auf Wortbasis organisiert sind. denen I-Hol-Schaltung oder von einem Kanal (übei

Die Register F und G in F i g. 5 B können dazu den Schieber für das Register R1, R 2 zur LSAR-

benutzt werden, einen durch Schiebeoperationen er- Verbindung) stammen,

zeugten Überlauf hexadezimaler Zahlen festzuhalten. 25 Zwei Speicheradreßregister 113 und 121 (F i g. 5 C

Das Register β ist ein Ein-Bit-Register welches ermöglichen der Zentraleinheit (Fig. 5A bis 5C) unc

das Überlauf-Bit enthält, das sich aus der Verschie- dem E/A-Kanal (Fig. 7A bis 7C), gleichzeitig Spei-

bung der 1-Bit-Schiebeschaltung im Eingang X des cheradressen für die Präsentation an das Speicher-

Addierersystems 100 ergibt. system der F i g. 6 A bis 6E zu geben, ohne d.:.\ eine;

Die Verriegelungen und Leitungen des Systems 30 der beiden Adreßsysteme seine Adreßdaten umordner verden als Verzögerung benutzt, um den Datenfluß muß. Somit wird die Wiederaufnahme der Verarbeidurch die Systemschaltung zusammen mit dem durch tung durch die Zentraleinheit von Programmuntcrden i aktgeberteil 78 des Steuerteiles IZ (r- i g. 4) er- brechungen oder einem »BREAK-IN« eines Mikrozeugten Systemtakt zeitlich so zu steuern, daß programms nicht behindert durch das Speichern vor »Fehlerbedingungen« vermieden werden. Eine der- 35 laufenden Adrcßwahlsignalen. Die mit den Adreßartige »Fehlerbedingung« tritt z.B. auf, wenn Er- registern 113 und 121 entsprechend verbundener gebnis-Ausgangssignale der Recheneinheit die ent- Schlüsselregister 122 und 123 enthalten Schlüsselsprechenden Argumenteneingänge zu derselben Schal- informationen für den Speicherschutz, die bei Zutung während eines Zyklus »überrennen« und da- griffen zu dem in Fig. 6A bis 6E gezeigten Hauptdurchunerwünschte Änderungen in den an die Schal- 40 speicher benutzt werden und einen unbe.echtigten hing gegebenen Argumentsignalen hervorrufen. oder fehlerhaften Gebrauch des Speichers (entwedei

Die Register Λ1 und R 2 (Fig. 5A) werden ent- durch CPU-Instruktionsprogramme oder durch Kaweder zusammen als ein 8-Bit großer Zähler oder ge- nal-Kommandoprogramme) sperren,
trennt als zwei 4-Bit-Zähler verwendet Diese Re- Die Register Ll, L 2 (F ig. 5 A) dienen als Weg zui gister sind mit dem Instruktiomszählsystem 111 ver- 45 Aufnahme \ on Teilen des Tnstruktionsfeldcs aus dem bunden zur Aufnahme der allgemeinen Register- Puffersystem 108 während der Bearbeitung bestimmadressen (Al, Rl). die in den Instruktionsfeidern an- ter Instruktionstypen, insbesondere von Instruktioner gegeben sind. Die Register sind ebenfalls mit der im SI-Format. Bei dieser Behandlung wenden Daten Schieberausgangsleitung 105 verbunden, um an den im St ruktionspuffer 108/4 über die RegisterLl. Ll logischen Behandlungs- und Dezimal-Additionsfunk- 50 auf die Schicbe-Dezimal-Addierschahung geleitet,
tionen der Schiebeschaltung teilzunehmen. Der Inhalt Der A-Byte-Zählcr 125 und der C-Byte-Zähler 126 der Register Rl, Rl kann in der entsprechenden (Fig. 5C) sind selbständige Zähler, die über die Lei-Phase der Zentraleinheit über die mit einer ein- tong 104 und das EMIT-FeId des ROSDR-Stetiergekreisten »5« bezeichnete symbolische Verbindung registers auf Anfangsbedingungen einstellbar sind auf das LSAR übertragen werden. Dadurch wird die 55 Die?« Zähler ergänzen die leitende Steuerfunktion de? Adreßwahl eines gewünschten Registerteiles des ROSDR-Steuerregisters während der Bearbeitung von Lokalspeichers 106 festgelegt der in seinen Elementen VFL-Instniktionen. Effektiv stellen sie Erweitenindie allgemeinen Register, die Gleitkommaregister und gen des ROSDR-Steuerfeldes für diesen Zweck dar. andere Register enthält welche von der Zentral- Der Inhalt der Zähler kann auch als Verzweigungseinheit bei der Instruktionsbehandlung benutzt 60 bedingungseingang für die A-Verzweigungsschaltung werden. des Steuerteiles 12 der Fig.4 verwendet werden"

Ein Lokalspeicherregister 118 (Fig. 5A) stellt Vor- und Rückschaltung der Zähler werden vom

einen weiteren Puffer für die Datenbewegnng von ROSDR-Ausgang gesteuert.

den CPU-Leitungen oder externen Schaltern zum Das Puffersystem 108Λ bis 108C (Fig.5C) g_e-CPU-Lokalspeicher 106, dem E/A-Steoerwort-Lokal- 65 stattet zusammen mit dem Steuerteil der F i g. 4 und speicher 107/4 und dem E/A-Lokalspeicher 1075 den Statusregistern des System der Zentraleinheit, die dar. Durch eine weitere Pufferstufe im LS-Emgangs- Darstellungen mehrerer Instruktionen aus dem Hauptpuffer 119 wnd eine weitere Verzögerung zor Ver- speichersystem der Fi g. 6 A bis 6F vorher zu holen,

tiodi-4BtBS-113

25 26

wobei sich dieses vorherige Holen der Instruktionen status. Viele dieser Register sind auch über die Ve

mit den Funktionen überlappt, die zum Decodieren bindung »X-Lcitung« zum Speicher mit dem Haup

einer gerade wirksamen Instruktion notwendig sind. speicher (F i g. 6 A bis 6E) verbunden.

Die drei ein Wort großen Instruktions-Puffenegister Die Signale werden durch die verschiedenen El·

108/1. 1085 und 108C puffern bis zu drei vorher 5 rnente des in den Fig.4, 5A, 5B und 5C gezeigte

geholte Instruktionswörter für die sofortige Abgabe Systems unter Steuerung der 8 Taktimpulse geleite

an den Cteuerlcil und die Zentraleinheit durch die die durch den Taktgeberring im Takttci! 78 des Stci

Verbindungen /um externen Schalter, welche durch erteües der Fig.4 erzeugt werden. Zu den Signale

die eingekreisten Zahlen 3 und 4 dargestellt sind. die festgestellt und auf Fehler sehr zeitig in jede

Instruktionsdaten gelangen in den PufTerbereich durch io CPU-Zyklus geprüft werden, gehören: der ganze Ii

die Register 108Z? und 108Γ und werden später in halt des ROSDR der Fig. 4, decodierte Steuersignal

das Register 108A verschoben. Die eigentliche Dc- die aus den SS-Feldern und den MISC-Feldern di

codierung erfolgt unter Bezug auf den Inhalt des Re- ROSDR abgeleitet werden (die Decodierung ist in di

gisters 108/4, wobei die Operationscodes aus d--n Beschreibung der F i g. 4 enthalten, obwohl sie nicl

Positionen 0 bis 7 dieses Registers genommen und 15 extra dargestellt ist), die Eingangssignal X, Y, U,

über die mit 117 bezeichneten Signale an die Funk- zu der Recheneinheit (Fig. 5 A, 5B), dar LS-Registi

tions-Verzweigungssteuerungen 60 des Steuerteiles der 118 (Fig. 5A) und die aus dem MISC-FeId di

F i g. 4 geleitet werden. ROSDR abgeleiteten Steuersignale für den externe

Die Instruktionspuffer-Zusatzregister 109 und 110 Schalter (F i g. 4 und 5 B).

geben die Möglichkeit, das Op-Code-Feld und die ao Zu den im Mittelteil des CPU-Zyklus festgestellte

Bezeichnungsfelder für die allgemeinen Register R1 und geprüften Sipnalbedingungen gehören: der Inha

und R 2 des Instruktionsinhaltes des Registers 108 des nicht dargestellten und in der Beschreibung di

festzuhalten und so die mögliche Notwendigkeit einer in F i g. 4 erwähnten Registers LA-ROSDR, logisd

Instruktionswiederholung vorwegzunehmen, unmittel- Ergebnissignale aus der Verschiebcschaltung ur

bar nachdem diese durch eine nächste Instruktion- 25 dem Addierer, die Bedingung von GP 117 (Fig.5B

information versetzt worden ist. die vom Register das Setzen der Lokalspeicherregister LSAR (F ig. 5 A

108B oder 108C kam. Zwei derartige Stütz egister der Ausgang des externen Schalters (Fig 5B) di

sind vorgesehen, damit die für eine Wiederholung inhalt des Instruktionszählers 111/4 (Fig.5C) ur

festgehaltene Information selbst weiter festgehalten die Stellungen der Zählerregister L und R (Fig.5A

werden kann für den Fall, daß bei der Wiederholung 30 I_n den CPU-Zyklen werden später die folgende

ein Fehler auftritt. Somit fließen festgehaltene In- Signale aufgestellt und geprüft: Das Ausgangssign

struktionsdaten normilenvcise ^om Register 108.1 i|_cs Adreßttahlwcg» 62 (Fig.4) auf den Wahlldtui

zum Zusatzregister 110, und nur bei Benötigung für gen 62 A und 625 und ROAR, der Status des Ai

eine Wiederholung werden die Informationsdaten zapfregisters 86 (Fig.4), die Taktimpulse für d

vom Zusatzregister 110 auf das weitere Zusatzregister 35 Zyklen der ROS-Matrizen (F ig. 4), die Ausgang

109 übertragen. Das Register 110 bleibt dadurch fur _{signaIe auf den ωΐ1ιηββη} ^K _{w u}*_d '_{z (Schie}be- ur

ilf. *^ufnaI\^me weiterer Informationen vom Register Addierer-4-Bit-Schiebeauseänge, F i g. 5 A. 5 B), /

WSA zur Verfugung fur d,e Unterstützung der In- Byte-Zähler 125 und C-Byte-Zahler 126 (Fi5C

113 (CPU-SAR) und 121 SSÜ2S «"»» ** ^{F S} * «* ^{bis 6F} ™^{d 7 A} * 7C. Ikiähl

Das Instruktionszählsystem 111 (Fig. 5C) enthält Speichersystem (Fi g. 6 A bis 6E)

die laufende Instruktionsadresse. Bei Verarbeitung ₄₅ Bei Anordnung gemäß Fig.6 zeigen die Fig.6

von Instruktionen wird die Adresse entweder um 0 _{bis 6E das} Speichersystem, das die meisten DaU

oder ^4 Einheiten im Byteadreßwert weitergeschal- enthält, welche durch die Verarbeitungs- und E/7

tet durch das wettergeschaltete Register 111 D und klagen der F i g. 5 und 7 unmittelbar benutzt we

diese Adresse dann auf das CPU-Speicheradreß- den

register 113 übertragen. Mit der so fortgeschriebenen ₅o Der Hauptspeicher umfaßt eine Anzahl von Haup

Instruktionsadresse adressiert die Zentraleinheit In- speichermatrizen mit großer Kapazität und relat

struktionen, die der Rahe nach im Hauptspeicher langsamem Zugriff (z.B. Kemspeicbennatrizen π

(Jig.6A bis 6E) stehen, und zwar ansprechend Zugriffzyklen ™ 200 MiEkunden), die

der gerade in Verarbeitung befindlichen Programm- Fig.6E mit der Nr. 200 bezeichnet sind, und ein«

funktion. Verzweigungsoperationen erfordern das 55 mit der Nr. 201 in Fig 6D bezeichneten Hilfsspe

Einsetzen einer Verzweigungsadresse fur die nor- _cher kleinerer Kapazität mit schnellem Zugriff (z. 1

malemeii* verwendete fortgeschnebene Adresse. _aus Speicher-Füp-Flop-Schaltungen mit gemeinsam.

Das PSW-Register enthalt Teile des laufenden Adre^Tarsctotungen^md Leitungen sowie ein

Programmstatuswortes (PSW). Dieses Wort bestimmt Zykluszeit von etwa 230 Nanosekunden). den allgemeinen Betriebszustand der Verarbeitungs- 60 Die großen Hauptspeichermatrizen 200 mit lan

einheit. Zahlreiche Register und Statustngger des in samem Zugriff umfassen Datendarstellungen zwischi

den Fig.5A bis 5C gezeigten Systems sind durch 230000 und 128000 Bytes fVierteiwort) und eignt

nicht einzeln dargestellte Verbindungen mit cV.· A- sich zur weiteren Ausdehnung Verzweigungs-Bedingungsschaltung 57 und der B- Die BCU reguliert den Fluß von Datensignalda

\frzwragungs-BedmgungsschaItung 58 des in Fig.4 S₅ Stellungen zwischen dem Hauptspeicher 200 und de

gezeigten Statusteiles 12 verbunden und bestimmten Pufferspeicher 201 sowie zwischen der Zentraleinh<

dadurch die Operationsfolge des Steuerteiles und der und den Kanälen, gezeigt in den Fig 5 und 7, sow

Zentraleinheit entsprechend dem momentanen System- den Speichern 200 und 201 zur Reduzierung der ζ

le Ver-Haunt-

EIe-

geleitet,
es Steuignalen,
ι jedem
inze Insignale,
ern des
t in der
te nicht
?,U,V
Register
:ld des
xternen

stellten
-Inhalt
ing des
Dgische
g und
g.5B).
g.5A),
B) der
3) und
j. a A).
>enden
»signs!
leitunis Anür die
gangs-
>- und
3), A-

o 113
,ignale
Canal-

g.6A
Daten
Ε/Αι wer-

laupt-■eiativ
α nut

* ^m
einen

sspei-(Z.B.
amen
einer

langschen
ignen

tldaridem
aheit

Wiedergewinnung von gespeicherten Informationen benotigten Zugriffzeit.

Die Speicher 200 und 201 sind in Abschnitte von 4(196 Bytes unterteilt, welche »Bücher« genannt werden. Die Bücher sind in Abschnitte von 32 Bytes unterteilt. Seiten sind in 16 Byteblocks unterteilt. Somit enthält eine Seite 2 Blocks (8 Wörter oder 32 Bytes) und ein Buch in jedem Speicher 128 Seiten.

Informationen werden aus dem Hauptspeicher 200 in den Pufferspeicher 201 in Blockeinhehen \on \ ier Wortern und zwischen einem der Speicher und der Zentraleinheit oder dem Kanalsystem in Einheiten von einem Wort bewegt. Jeder Seite im Hauptspeicher 2CO find zwei feste Seitenteile im Pufferspeicher 201 zugeordnet, und zwar einer im oberen und der andere im unteren 4K-Teil. Somit braucht man beim Suchen eines Informationswortes aus einer Adreßstelle in dem aus Haupt- und Pufferspeicher bestehenden Speichorsystem nur zu wissen, ob der betreffende BIe k gegenwärtig im entsprechenden Pufferspeicherblock dargestellt wird, und man muß die Seite kennen, um den Zugriffszyklus zum Informationswort abkürzen zu können. Informationen über den Status der Pufferspeicherabschnitte werden durch das nachfolgend beschriebene Verzeichnis 204 gegeben.

Die in den Speicher einzugebende Information wird zuerst an die BCU gegeben, und zwar auf der X-Vcrlängerungsleitujg 202 (Fig. 6A) der in Fig.5B gezeigten Leitung »X-Leitung zum Speicher«. Die aus dem Speicher herausgeholte Information verläßt diesen über einen AQ-Scha'.ier (Fig.6D) und tritt am externen Schalter (Fig.6B, 7B) in den Datenfluß des CPU-Kanals ein. Eine so herausgeholte Information wird in parallelen Doppelwortgruppen von 64 Bits an den externen Schalter gegeben, und die gewünschten Wörter werden aus diesen Gruppen einzeln ausgewählt.

Speicheradressen werden von dem in F i g. 5 C gezeigten SAR auf der CPU-I O-SAR-Leitung 203 (Fig.6A) an die BCU übertragen. Die Erweiterungen »entferntes SAR« des Adreßweges 203 (F i g. 6 A) gestrichelt dargestellt) gestatten die Adressierung des Speichersystems durch mehrere Zentraleinheiten bei Mehrfachverarbeitung.

Bei Abrufoperationen wird die Information vorzugsweise aus dem Pufferspeicher 201 entnommen, und der Hauptspeicher durchläuft keinen Zyklus, wodurch der Abruf-Zyklus effektiv reduziert wird. Wenn die Information nicht im Pufferspeicher 201 steht, durchläuft der Hauptspeicher 200 einen Zyklus und der Pufferspeicher 201 zwei Zyklen, um einen Informationsblock m den Pufferspeicher in einem zugewiesenen Seitenbereich zu übertragen (Pufferseiten werden zugewiesen, wenn ein erster Zugriff zu einer nicht zugeordneten Seite erfolgt, obwohl Übertragungen auf der Basis eines Blocks oder einer Halbseite erfolgen).

Bei Speicheroperationen wird die CPU-Operation gleichzeitig in den Hauptspeicher und den Pufferspeicher eingegeben. Zu diesem Zweck durchlaufen die beiden Speicher ihren Zyklus mit unterschiedlichen Geschwindigkeiten, wenn ein Speicher-Mikrobefehl vom CPU-ROSDR kommt Die Kanalinformation wird nur im Hauptspeicher gespeichert. Die Verbindungen zum Speicher werden nachfolgend genauer beschrieben.

Bei einer Hol-Operation bestimmen das Indexregister 204, die Adreß-Decodierschaltung 205, die Vergleicherschaltungen 206, 207 und die Decodier schaltung 201/1 (Fig. 6 C und 6D) die Anwescnhci oder Abwesenheit der adressierten Information in Zusaizspeicher 201. Ist die Information \orhandcn wird sie schnell aus dem Speicher 201 entnommer und der langsame Hauptspeicher 200 führt keiner Zyklus aus. Stellt die Information nicht im Zusatz speicher, führt der Hauptspeicher einen Zyklus aus um den Block hervorzubringen, der die gewünscht«

ίο Information enthalt, und der Zusatzspeicher führ zwei Zyklen aus, um den Block an der entsprechen den Adreßstelle zu speichern. Gleichzeitig wird de adressierte Teil der Information an die anfordernd« Adreßquelle (CPU oder Kanal) übertragen und ein«

Zuordnungsbezeichnung in das Index'egister gesetzt

um die Blockübertragung zu kennzeichnen (und, wenr

nötig, die Seitenzuordnung z. B. zum ersten Bezugs

punkt auf einer Seite).

Auf nachfolgend beschriebene Weise wird festge

ao stellt, ob die zu holende Adreßinformation im Zusatz speicher steht. Der Teil der Adresse, welcher du Seitenposition angibt, wird durch die Decodierschal tung 25 decodiert und so aus dem Indexregister zwe Sätze von dort gespeicherten Adreßangaben erzeugt

»5 Ein Satz ist mit dem oberen Teil des Registers 20] und der andere mit dem unteren verbunden. Jedf Anzeige umfaßt eine Buchadresse, zwei den beider Blocks der zugehörigen Seite zugeordnete Gültig keitsbits und einen Ausführungsgenehmigungs-Bit

Die beiden Buchadreßangaben werden in den Schal tuijger. 206 und 207 mit dem Buchadrcßtci! da Adresse auf der Leitung 203 verglichen. Bei einen bestätigenden Vergleich werden das Gültigkeits- unc das Ausführungsgenehmigungs-Bit der iibereinstim menden Anzeige durch die Schaltung 206 oder 20" untersucht. Wenn die dem adressierten Block züge ordnete Gütigkeits-Bitanzeige »1« ist (und damit be sagt, daß die Information in der entsprechender Zusatzspeichersteile gespeichert ist) und das Ausfüh rungsgenehmigungs-Bit auch auf »1« steht (und da mit anzeigt, daß die Information 'inter dieser Zusatz-Speicheradresse gegenwärtig dieselbe ist wie die untei der entsprechenden Hauptspeicheradresse), wird di< Information aus dem Zusatzspeicher 201 entnom men, indem die Adresse auf der Adreßleitung voll ständig decodiert wird und der obere/untere Teil de-Zusatzspeichers entsprechend dem Ausg »ssigna der Vergleicherschaltungen 206, 207 gewählt wird Das auf der adressierten Stelle des Speichers 201

so entnommene Doppelwort aus 64 Datenbits und S Pa ritätsbits wird über den AO-Schalter 208 auf dei externen Schalter der Zentraleinheit übertragen, wc eines der beiden Worte für den Eintritt in die Zentral einheit ausgewählt wird.

Wenn die Vergleicherschaltungen 206, 207 anzei gen, daß die zu holende Information im Zusatzspei eher 201 nicht vorhanden oder auf dem neuester Stand ist, wird der Hauptspeicher 200 adressiert Ei wird die aus vier Wörtern bestehende Informatior eines ganzen Blockes abgerufen und in den Zusatz speicher 201 geleitet Gleichzeitig wird der tatsächlich adressierte Teil der Information über den Schalte] 208 und seine Umgehungsverbindung zu den Versorgungsleitungen des Speichers 201 auf den externer Schalter der CPU gegeben. Bei diesen Übertragunger wird der entsprechende Teil des Indexregisters durcr. Veränderung des entsprechenden dem übertragener Block zugeordneten Gültigkeitsbits und bei Bedar

30

auch der Buchadresse und des Ausführungsgcnehmigungsbits auf den neuesten Stand gebracht. Die zuletzt genannten Schritte sind erforderlich, wenn die adressierte Seite gegenwärtig nicht im Speicher 201 steht oder wenn sie "dort steht und sich nicht auf dem neuesten Stand befindet (Ausführungsgenehmigungs-Bit vorher auf > (J- gesetzt).

Die in F ig. 6 D gezeigte Pufter-Zuordnung5scha!- uing 209 bestimmt eine Änderung der Handhabung des Indexregisters (neue Platzzuteilung im Zusatz- m register 201). Diese Schaltung wird eingeschaltet durch die Vergleicherschaltung 207. Eine neue Zuordnung ist erforderlich, wenn die Vergleicher-chaltungen keine Übereinstimmung des Buches anzeigen. In solchen Fällen bestimmt die die letzte vorneigehende Benutzung des Zusatzspeichers 201 reflektierende Schalt.stellung die Raumwahl (aus — oben, ein — unten), wenn nicht die zugehörigen Bii> für Gültigkeit und Aiisführungsgenehmigung in tier zi;-gdii'ri.i.-n Scitenposition des Indexregisters a-.izcigen. lI.:!'· du Seite unter ein-'r Raumadresse belegt und Liiiur der .-n.ii.rcn Raumadresse irci ist In letzigen.inni'.m Fall wird die freie Raumadresse /ϋμ·- ordnet.

Wenn somit durch ein uniiieiches Vergleich*- ergebnis der Indexadressen eine Übertragung vom Hauptspeicher auf den Zusatzspeicher erfolgt, werden der obere untere Raum des Ziisatzspeicru-rs und die entsprechende Position im Indexregister für den Betrieh bestimm; entweder durch die letzte Stellung der Schaltung 209. wenn die Bits für Gültigkeit und Au· luhriinnsgenehmiiiuni; in der entsprechenden rechten linken (oben unten) Position im Indexregister die völliee Leere oder Belegung für beide Räume anzei-

zeichnetp Speicherschutzsystem empiangt üie von
einem Programm aufeestellte Schutz-Schlüsseiir.formmion von den in F ig. 5 C gezeigten Schlüsselrecistern. um damit festzustellen, ob ein Spcicherbezug
vorbestimmte Schutzzuordnungen verletzt, die durch
Schlüsse! im Speicherschutzbereich 210 wiedergegeben werden. Bei 211 wird die Verletzung eines -wichen Speicherschutzes angezeigt.

Die in Fie. 6D gezeigten Muster- und Kontigurationsreister "ermodichen zusammen mit den gestrichelt' dargestellten ESS-Ausgangs- und Ansprachresistern die Benutzung des in den Fig. 6 A bis * F
dargestellten Speichersystems durch mehrere Zentraleinheiten des in den F'ig. 5 A bis 5 C gezeigten Tv rs
bei .Mehrfachverarbeitung. Das Musterregister ste'lt
interne VerKmdundeen von dem BCU-Au^ ν.·-.>«chalter 215 zu mehreren Speicherad, rtern ■„!>:■ !:;
der Fiir. ^E srczeigten Typs über die F^.-Au^angMeitung her. Das ESS-Register gibt u^:. >
weilice Verbindung einer jeden Zentrr.leinhe;:. .'-es
Kanals und eines "Speicheradapters in einem -.^!:■ ,._T-tieen Mehrfach-Verarbeuungssv stern wieder.

Finaabe Ausg.ibe-Untersv stern (Kanäle)

Das Grundk.'iizept des Kanalsvstems umfaßt . -.!:
Multiplexknnal (MPX) und bis zu 5 Wahlke.:i._::e
(CH 1 bis CH 5). Die Kanäle sind teilweise s_O r.v.i J,r
Zentraleinheit integriert, daß sie Teile des in F i g. 4
cezeicten Mikrooperations-Steuerteiles sowie der D,:-
tenfluß und die in den Fig. 5 A bis 5 C geze:c,:i
Rechenteile zur Ausfuhrung ihrer F. Α-Funkt ionon

gen.Oder durch eine Schaltung, welche durch die 35 benutzen. Die Kanäle verfugen außerdem über !"·■·- Bits für Gültiekeit und oder Ausführungsgenemm- zelsteuerungen. durch die sie unabhängig von cle-i eune gesteuert wird, wenn das nicht der Fall ist. Elementen der Zentraleinheiten funktionieren k.':·-

nen. z. B. Operationen ausführen können, bei de!v.:n

45

Bei der neuen Zuordnuns einer Seite im Indexregister wird die entsprechende Seitenpositicn des Indexregisters in der rechten linken Position, die dem 4" werden, gewählten oberen unteren Raum im Zusatzspeicher entspricht, auf die Buchadresse des neu übertragenen Seitenblocks geändert, wobei das dem übertragenen Block zugeordnete Gültigkeitsbit und das Ausführunesgenchmigungsbit derselben Indexposition auf ■»]" gesetzt und dadurch zumindest teilweise Gültiekeit der Information im entsprechenden Zusatzspeicherraum reflektiert wird.

Bei Speicheroperationen (übertragung der CPU oder des Kanals auf den Hauptspeicher 200) k-.nncn Indexregister und Zusatzspeicher geändert werden. Bei einer Speicheroperation der Zentraleinheit kann die zu speichernde Information außerdem in den Zusatzspeicher gesetzt werden. Das Indexregister wird auf der fortgeschriebenen Scitcnposition abeefragt, und bei einer Übereinstimmung des Buches und dem Vorhandensein eines Gültigkeitsbits für den Block wird die auf den Hauptspeicher gegebene Information (von SDR. Fig. 6C. und BCU-Ausgangsschalter) ebenfalls auf den Zusatzspeicher 201 gegeben. Da entweder ein Wort oder ein Byte bei solchen Operationen benützt wird, wird nur der gewünschte Teil der gewählten Blockposition des Zusatzspeichers mit tier Wort- und Byte-Adreßinforma'ion zur Veränderung, ausgewählt.

Die Kanäle können Daten nur in den Hauptspeicher 200 speichern und von dort abrufen. Wenn ein Kanal Da:en speichert, wird das Indexregister abszep
keine Informationen mit dem Speicher ausget;'·.·--·.·!:;

rden.

Die Kanäle arbeiten mit der oben beschrieben;:!-!
Unterhrechungs-Technik. um Informationen mit dem
in F i g. 6 gezeigten Hauptspeichersystem auszutauschen. Die Kanäle tauschen Informationen nur mit
dem in F i g. E gezeigten Hauptspeicher 2 aus und
lassen den in Fig. 6D gezeigten Zusatzspeicher 201
für den Betrieb durch die Zentraleinheit frei. Das mi;
der Adressierung des Zusatzspeichers 201 zusammenhängende Indexregister 204 wird jedoch bei Kanal-Übertragungen abgefragt, und wenn die gewünschte
Adresse des Speichers gegenwärtig im Ziisatzspeicher
aktiv ist. werden die Gültigkeits'oits dieser Seile de--Zusatzspeichers ausgeschaltet, um die Benutzung
inzwischen überholter Daten zu verhindern.

Jeder Kanal umfaßt ein 9 Bit großes Pufferrcgi'-k
und je eine ebenso große Eingangs- und Ausgam:^-
leitung. Der 64 Wörter große, in Fig. 7 A gezeigte
Lokiiispeichcr 107/? dient als Bindeglied zwischen
dem Kanal und dem Hauptspeicher. Die Kanäle
übertragen Daten in Stufen über den I.okalspeid'er
und Einheiten der Zentraleinheit auf ''as Srvicher-Verbindunesreuistcr 300 und das Adreßregister 121.
in F i g. 7 C.

Wenn die Kanäle beim Ε'Λ-Betrieb den Datcn-Iluß in der Zentraleinheit steuern, wird der l,ok::lspcicherteil 107 .-1 verwendet. 8 Wörter dieses Speichers enthalten die Kanal-Stcuerinformation. Um diesen Teil des l.okalspeichers zu benutzen, muß die

Kana X-Le

lunirs Dk /war versci zwei heiter ander 107/i aus. i form; der F Infor Baiiu

u-.vei Komi gitter rerip das a (ieriit Regis ν. erdi I. ok a

Kana :!cn ί

He ^:ie / -:ruk· Kana ^truk; Kana ,Fig. -en f bon ut /u de der C nicht gesell

Ve Ausfi die \ Betru Mikn Regis

die / triebs für c: Bei L das C ;progr ; die Ic bes fL i Di₁ BCI" Addii über zu di dem erreit bis zi und /wise spcic

1 20 /ft

Hsjii/. if'n;ilitif"^rini!""" "'^{H:r ί}'^ι:η '^cl' 107//, (he Addieret diese X-I.cilum· u:id »!cren Ans. ΙιΙιιΓ, über die W-mcv- d

liiildr-•selrcl.cv,_lf.
-lure!)
ri'cs'c-■■■ --"I.

•t.-ilt

_;!i„_B..w_t, ■-- H« »»<' Hl» aiii den teil 107.-I la,/:-. ' Pie 'IeUL- I und H des I .okalsj/cicbcrs 107 |,_;i|.„.,, _w;ir alinlicln- Zyklus/eilen, aber ssährcnd d- ·. Z-. ):!>:· verschieden. Aufj-abcn. iJer "I eil 107,1 dnidilanlt : Zwei Z>i-Icn v.alucnd eines Zdlus dei Zentralem : heilen, unit

em Zyklus /um Lesen und dm

len, un y en und dm

{ aildi-Tcn y-:rri SdiiciU-n von Informationen. I )..τ I_cll |07/i f ti ϊ * r t 1-''L-IiSO Μ dieser Αίι-.ιι,ίιιπ.; /v.-.t Z\kieu aus jci'niM 'lüui /um Lesen ode: SditiTh'-n ■-....π !·, form:«!'""¹"¹¹ unter SIciiltiiiij· de Μ:!-!-- Vt .■ _: j_t._r f.,.· ι und einen /um Lesen (jder Schreiben von fniorii) -<.',:■■■■'.·> --'-ι iinlLT Stcucnm;- dcsjcmi'cn SteusT-IJ₁IiIlL-Ii-.■·■ i'i) Kanal, das j'eradc hetlienl v.ud

Jc-iK-i i'-'■■■'■■■'■ veifiij'l wie birieil·- L'es;i:·!. iil-i-i /ν.ί-i jC-ACil. '' !' ' :t"I'c I'uflerrefiskT (K ]);iu.-n- ..,!-·( und 1 I'jiril.ilsl)]!). I-mics dl- -, : ({..-

.;iii!-iten über die 1 iiij'.ui;·· j ww-,:. ι, t-, I /ibt die Inloi -iuitn Ii¹Ti au ■ ■ V · Nu' !'.ill;'·-!·- hill)¹ |J, ι .".;■', ! cr.'.ai,: -., .in da·, /-.seite Kc-¹I-.! ain"-.il:^! ■ ':■'■■ ι ι l'i Aiisi'Jibciil -crlrai'iini' :·...;■ ,]. : IriiorriiJitionen in i'iiii' KiTih; /w ··.·■/■ I ι ·.· 1 !'e/eij'len StC-IhM₁ || ,- ι |_l;, ,, ■-oiideii··. Adief'.reiTsier Kf)AK ',ίι;-.

ii'l τι
;"li-.-n

Ulan
U;:'
mi
HH

■■ IMl!

iileu
in.:!
.chic

T.lei
•III"
•il-l,-ll.-II

' da- -■ '
' iit:V
Ri-:: '

! I.'iV.a'' :■
j In ■:-■

1,CTi(K ■ i Vl bis ^).

livin. ' I ' l'cliieb werden Kanallimklion..!, di.i- Ii du: Av: uiielt mittels Ailsbllii uiij.· -,mi I A Im s t r ι j V. 1;' : iii'.'cl'-Tlct. IJ j > Y<'ibii>di;m> :: .^: d ι,ι

: Ki-HlJ₁! - ' ' '- ι ('el All'.iulKi;::; ·..,:, !, ; ;:!. - _:i |_:i .«,tr ·. i: ■:: : /um I mliileil der I Λ Ι md.No,: ι !ι.-. Kan,ι; '' .aid: Ιΐίτμι-Μ'-ΙΙι. u.i!, d.-is f "I¹I Kf)AK 7ί» (I I₁' '. , ^: '.)Tcllc del er ten Mikromsli iii liDir .,|| ■,cn lc ':·■ \ ribindunj'sioutiU'Ti mi ί IM Ii. ;_: ,-h berm!/¹ -Til I)ic \ eibiridimj'cn \nn den Kanälen zu den I. :;.. = ! Kf)AK 70 bis 75 -,mil die WiI :■.,'...■.„ ,k, ( IM /mn < TL Kf)AK 76 sind in F i;' 1 /λ.ίι nifli' ■!■■■'.■· t'-llt. diiiili ilicse I iklanmj' jedo !: em

\'i.'iliiiidmi}'i:n nut d'ui KjiiijiI, die v.ahicnd ■'. ι ,\iisliiii!'iii;' Mm I A lnslruklionen cilolj'en, li.idem die \ > μ■■■!■ -iiuiij'en der ZenluiIltuIiltI liii den I A Uclri'-ί"¹- I >!...·■-..■ V'oibfleililn!¹ cifol)! duidi ■ , ιι·-| ι Mikrobc-'dii über (his Kf)SUK 55. welches da. I .' Rc^i'-I' .' der I ι )v 7 A fin die He/eiehnun;¹ des Jiii/i: M-IiUl-I'.-.Tiden Kanal·, voibereitet, wo.'jiulhiri der K,mal il Niili'id'Tiiii)· abj'ibl, die noli)· lsi. um den lic tfitbs.iii¹ nil irrer der I- i y. Ί ;iul den I A lieün-b für ill'- ',¹C■··· imschle VtTbinilimi'sroiit'iie /ii set/eii. Bei eh« ,'Ti Vi:il>ifufunj'si'rmliiiL-ii bcniit/i dei KjiujiI • das ( IM." Kf)AK 76 /ur Stcucrunj' der r (M ' Mil· ro ·: prof'rauiiiic. obwohl das ( IM; Kf)AK noimalerv.i.ise : die lel/ti- MikroinsllTiklions.uhcsse des ("IM' |;.-tij·· ' bc> lcslhall, die dem HKIAK IN μί,ίιι .j'iius

Du Kaiiidi: stehen mit dem Speicher ubci die IKL in Wt bmdiilH'. (he sie enmuil über die ( IM' Addiei'i |, iUiiu» X /mn Speichel und /um andeien über di·.· Vcibiiiduri); des L. A-Spei( heuidii-Ci citsIct . /U den SPCTClIeIJIdICrPSk-UeIIIIiJ¹CTi in der IU Ί ' und dem in I ij'.oA bis CiI! j'c/cij'l'.-n Adaptersy-Iem erreichen. l)ci KjiiijiI kann in jedem Speichel/up iff bis /11 1 Inloi iiijilionsssoitcm abrufen oder speichern, und tin deiarlii'LT InfoimJilionsjiusiJiusc Ii vcrlaufi /wischen dem I .ok.'ilspeicher 107 und dem 11.nip! vpcidicr 200.
Die Mch'Ik likcTl der ein/eliisTi Kan.'ilstcucielcnicnte und dei \Iiki(ipr<i;;:;m,insicucruii!,'en im L A-Hetiieb. den I. A l.okalspcuher 107/; in einem ( IM Zyklus in Z.eiliL ίΐιιπ)· zu betreiben, j'c-.lattcl eine glcTLh/eJti/e I un'.!ioii dei K.male ind dei Zentuilemlieit bei der .Ausiiihnmj' von DalcimbLTtiaguncen. So kanu /Ai. ein K.-in.d v.jihitnd cues Ί eiles eines ( IM "-/\l.h:. I)JiUTi 1:1 den I okalspeiL-lierleil 107 Il unter Kontrolie ■^!-i.'!.. ..:-'THTi Sleiiertcilcs eini.".-bcn, '.sahrcnd eines and-.Ten Kanal. /■-.', 1 dien dem SpeidiL rteii 107// und 'h-m I ianpf piTch'.·; Jiu-.relJiU'-d'.t v.erd.Ti Somit buiu-' Ί'-ιι c'i¹ Kjin.il·: n::i die i!iiri:i,;l-ii \'-:'. ai !'eiliinir. ^; · ·'■ -.· ·■■ ' der Z-TiI: .:1cm! ΐιτί /u unii .' r cd,en. v-eun ¹ -υ I).:.: -.ι..nslaiisc η /v. r eilen dem I Ijuip'¹ pcidici uiid d- in I <.ka!sic...-iche· criordcrlidi ι··!

l'jd-.Tii Kau.·!! .-.erden S W.IKsi.ric! eier Kapji/·' :' d-.- I ck.:! j-cu-hec. I 07 /i /u;-. ,-:di,c! 'Hid eine /;r /■ '·'··■ !ic I'uil-.T;.;;[ a/M, I -. in i-ineiii IU te ui dem mit dei K.ui.ilcnu',!!;',' sliTiiiiii: ', et bund'Tie η je ν. -.TiI₁ ¹CU l'ulier

I). ■ ■■;/ hi τι K -in 1¹ Ss η. J₁ ί τικ iiu mill a . .· η '.e: ίι:-ι!·, ii K η;-,·,'.ίι!-.-ΐ /in An/cu'c d-τ \ΌΙΙ Hedini'liiii¹, und <Ιι-ι 1 .-.·-, üidmrun^¹ det ser-eliiedeTi'-n K.iii.d !'ulic: lej'i ¹Ic '.'.oihiidi j-cssunsdile Lbertra "uiiir'-Ti /VSi., heu el, m I .oV.al'.pcicher und den ein l'-.t'- ΐ'Πιί'.ι-π I'iiflt : μ. Mstern du: c lij·. -luhi t v.itcI.ti ^\ '.-!in cm Kana' die Steiierunr scm der Zentraleinheit υ- ■! r a;:en bekoiim.! (I '11 r.i. h.'illuii;' -π f IM ' ΙΊι 11 u L aui I A Ii--l 1 it-li). mill', er in "-mein /iirchoi 1 _[■■_-11 KO.'\K '70 ¹T- Tii I uv·!) die Anfjuifsadic· se t\'s· ii.i-.lilol;· Tid-.u Koiitine fcst-ιΤ/,,-η, dun h welche na' I:!;.-!.- nd. \'.-:!-:'id'Mi;-cn !i.-ii.".-.:el|· w-.-rden, v-a!: ; nd die /' inralemheil ehe L A lu'-iriikliou ;mi-fuhrt Hl ss di Ir 1 d; AnI ani'ss Li bi I κ IUII}.¹ eic , K, 1 n. ¹Is Uli· ils.'! \S .111 r ·_: 1 (I d'i πι- hloh'cuden \ cibindinij'ci, (d h im I .rid·- chut I A-1 τι!', ibrcdiun^sioulme) 't/t da¹ Kaiuil MikiojHo'.'unii'ii al·, let/le Opeiation der lau !enden Routine die An!jinj'sbedin}.'un).' lui du- nach lolC'-nde Kouiinc in <Iji /ucchorij'e KOAK.

Ssslem-flcdiemini'stJilel (Konsole)

I)Ie Sy,lern Heiheiiuiii.¹¹.!,de! 1 : i-m modii'.ii' ' aber inlciir icilcr I eil '\v- betrat hlelen Sy.l.:;is und beherbcT)'l SleiiLTeiniithliiiij'iTi ui\(\ Sch;illiiii)',en /in (-bei v. Ji' hiini.' uinl An/· ifc des icv.eihrcn Ss. stern slalir. I )l'.· Konseilcir.c lialiiinej Ii·. lerl die !ol-.'.-ricltTi SleiiiT iini'en und I U'4,tie>nen

1. Miilliiclle Sliriieniiij' emschliel'ilich einer SteiiLT-l.-i!el Im das l'edu iiimi'spci soiuil mil Slcuervin ridituni'iTi /um Lmj'ieilen und fiii die LehliT suche

2. bchlcr/uslandsan/LTj.'!- und ;iii).;;ibe (umfjil't An-/eu'c)'.eiale und ( bei svaehuni'sSLh.dlun),;eii fin den I chlcr/usijiud)

.1. L.iiijiabesteuerunii liir lchlersuche (timfalit StCUiTIm(¹LTi iiber I ιημ:ιη)η: sum SLKAI) auf (his Konsoicnrcj'ister 320 als manuellen Simulalioiiswcc und Strnennii'LTi fur maiiiicllc f Jrif.i.hc in dasselbe Kc-risl· :).

Auf f iniiid lii.-sti ihm it·:) Sii'ualc Ι."ΐπΐ'Π die Konso lcn-.l·ti't imi'cn so cinj". stellt weiden, dafi der Inhalt des l'iiHiT'.peieliLT'. 330 iiher die Kc)',ister 32K und 320 auf den ι:>:Ιι-:;ιιπ Schallei eier (A'\' iibcrlrJij.'cn wird, sein wo die NJikiiipioiTamnisleuciunj.¹ der f IM-wciieie Lbei li.Timnj'cn jiuf den I Ijuiplspeieber 200 der ("PL' slrucrn kann. Somit kann ein aus τ I 2 HyIo bestehender S.-it/ son I chleiVusUuids-Infornialioiis-

bits sowohl im Konsolenspeicher 330 als auch in dem wesentlich größeren Hauptspeicher 200 festgehalten Werden. Dieselbe Information kann auch vom Haupieichei 200 über die normalen Verbindungswege de:

Α-Kanäle auf periphere Aufzeichnungsgeräte mit beträchtlich größerer Kapazität als der Hauptspeicher zur permanenten Speicherung gegeben werden. £>as serielle Verbindungsneiz zu der seriellen Daten-Itiu'.ng 324 gestattet eine Erweiterung des Konsolenpuffers, die ausreicht, um Statusinformationen von Sahreichen Elementen der Zentraleinheit und der Kanaleinheiten zu sammeln.

Es können auch andere Informationen als Feh'cr-Sustandsangaben unter Steuerung des SPU-Mikroprogramms auf die Konsoleneinheit gegeben werden. Zu diesem Zweck setzt die Zentraleinheit das Kon Solenregister 320 (Byte 0) auf den für die Operation speziell zugeschnittenen Fur.ktion^cotk 000000,010. Die Zenp. !einheit übertragt wahlweise 4 weitere B\!o \<mi einem Register ühe^r die Addierausgangs- :o leitung / auf das Register 320. Due 1 des Register* 320 cmplängt das Datenhvte. das im Konsolenpuffer 711 -peichern isi. Due 2 lies Register '20 empfang! (in Bilposition 7) das v. rthohe Bit der Konsolenpulleradressc Byte 3 wird :iuf die übrigen Biis der KonsdlenpulTer-Speicherailresse gesetzt, wobei die Adreßsteuerung über die Leitung 345 erfolut. Der Inhalt des Konsolenregisters auf der BUeposition 1 wird auf die Position des Speiehers 330 gesetzt, die durch die Signale auf den Leitungen 345 annciiebc" ist. und die Konsole setzt > nen Code OD] 01) auf die Bitpo-~iliir.cn 1 bis 5 ler Bucposiiion 0 des Konso- !enregisters 320 (über OP-V schlüsselungsschaltungen) und saiil damit dem Miproprogramm der Zen-Ualeinheit. daß die Operation beendet ist.

Der Inhalt des Konsolenspeichers 330 wird in einer speziellen Operation in den Hauptspeicher 200 gegeben, in welcher die Daten im KonsolenpulTer bv U weise über die Register 328 und 320 unter Steuerung eines C PL-Mikroprogramms auf den Hauptspeicher übertragen werden. Zu diesem Zweck übernimmt wieder (Ute 0 des Registers 320 die Funktionssteuerung und die Bvtes 2 und 3 die Adreßstcuerung fi." den Konsolenspeicher 330. Der für diese Operation zutreffende Funktionscode 1000000011 wird durch die Mikroprogrammsteuerungen der CPU in das Bv te 0 des Registers 320 gesetzt, und /.war wieder über die Addierausgangslcitung Z der CPU. Byte I wird auf Nullen und ein gültiges Paritätsbit gesetzt. Die Bytes 2 und 3 enthalten das werthohe Bit bzw. so die übrigen Bits der Konsolenpuiferadresse. Als nächstes wird der Ausgang des KonsolenpufTers im Register 328 auf die Byteposition 1 des Registers 320 übertragen, wo er das Byte mit lauter Nullen überlagert. Als nächstes setz.t die Konsoleneinheit den Code 00100 auf die Bitpositionen 1 bis 5 der O-Byteposition des Registers 320 und zeigt dem Mikroprogramm der CPU wie vorher dadurch an. daß die Operation dadurch beendet ist. Das Mikroprogramm der CPU überträgt dann Byte 1 des Registers 320. welches die aus dem KonsolenpuiTcr 330 übertragenen Daten darstellt, auf den Hauptspeicher über eines oder mehrere CPU-Register. Das obengenannte Verfahren wird wiederholt, bis der gewünschte Abschnitt des Puffers 330 ganz, auf den Systemhauptspeiclu: übertragen wurde. Der zugeordnete Bereich im Hauptspeicher kann auf einer permanenten Basis zugeordnet sein, um bei Bedarf die Verfügbarkeit dieses Platzes für Ausgabefunkiionen von Fehlerzuständen sicherzustellen.

Unter SERAD-Steuerung übertragt die Konsole auch Informationen vom Pufferspeicher 330 auf externe Geräte, die an den SERAD angeschlossen sind Zu diesem Zweck gibt der SERAD bei Empian" von Kommandosianalen in seinem Register 330 Signale an die Konsole ab, wodurch die Konsolen-Torschahunacn (LOG XMIT) über Adreßleitungen 335 adressiert. Der Konsolenspeicher lauft in seinen Zvklen über eine Sequenz von Byteadressen. deren U'rsprun« durch die SERAD-Steueriniormation auf den I eitunsen 335 angegeben wird. Diese Information kommt ja bekanntlich von dem SERAD-Steuerteil 38 der sie seinerseits wieder von einem externen Gerät über den Anschluß 29.4 und das Schieberegister 30 empfängt. Bei dieser Operation wird die ί OG-I eitung. 336 erregt, und die von dem obenerwähnten SLRAD-Register 30. dem Steuerteil 38 und der Konsolenverbindung 335 erweiterte Steuerung eizeu»t einen Buestrom vom ID-Register 327 auf .his in Fi «. 3 C gezeigte SF.RAD-Ausgangssv stem. Pa: itäts- und Statusinformation werden wieder geir.p,;-.: und in der oben beschriebenen Reihenfolge an d.:s externe Gerat übertragen.

Line ande.e vom SLRAD wahrgenommene LmV-tion is! die Übertragung von Fehlerzustandsinfonr..!- tionen der CPl -I 'berw a Jiungsschaltungcn über ι! · ■ Register H? direkt auf den Konsolenschalter ^Λ2ί> ohne Zwischenspeicherung im Konsolenspeiche· .'ΛΙΊ Bei dieser Betriebsart werden der Konsolentaki.·/.-.-321 und der Bitring 322 so zu Zvklen indu/ieii. .':;.'. sie eine gewünschte Bytegruppe von Fehlerzu-;;!·. .:· ■ Anuabebits aus dem durch den SLRAD be/eichr..\"i SWemclementen auf das Eyteregister 325 übeiü ;;...· .-n u'nJ die so /usammengeset/ten Bytes über den SJu;!- ter 326 auf das Register 327 und von dort übe; die Leitungen 341 auf das Adsgangsregisler 31 de. SLRAD übertragen.

Fin Drehschalter mit M Stellungen auf der Ko:isolentafel steuert manuelle Fehlersuche erfahren im Svstern. Dieser Schalter (Fehlersueh-Stcuersehake; ι und die zugehörige interne Verdrahtung in der K. :·.-soleneinheft (beides nicht dargestellt) gestatten dem Systemtechnicker. Prüfungen der verschieden.·! Svstemspeicher einzuleiten, in welchen Adressen der Speicher für Prüf/wecke in numerischer Reihenfolge uewählt werden. Die von jedem Speicher erhaltenen Daten werden mit Bezugsdaten verglichen oder auf Parität geprüft, um festzustellen, ob der Speicher richtig arbeitet.

Zeiteinteilung im System

Die Zeiteinteilung der verschiedenen Taktfunkiionen im System ist in den F i g. 9 bis 14 dargestellt. F i u. 9 zeigt die Grundtaktzeit von 1 15 Nanosekuneierf für Schaltungen und Steuerungen der Zentraleinheit (ROS und Taktgeber) und des LokaKpeiclicrs der Zentraleinheit. Gemäß der Darstellung in Fi g. 9 ist ein Zyklus des Zusatz.speichers 201 ungefähr doppelt so fang wie ein Zyklus der Zentraleinheit und nur '■'·< so lang wie der Zyklus des Hauptspeichers 200.

Fig. 10 zeigt im vergrößerten Maßstab die Vorgänge, die in den einzelnen Phasen eines CPL'-Zyklus ablaufen. Fig. 11 zeigt die relative Zeiteinteilung der Lokalspeicher-Zugrilfzyklen. Zwei ganze ZugrilT-/yklen des Lokalspeichers (Lesen oder Schreiben)

benötigei den. wie CPU-ZyI Lokalspe schrieber

F i g. griffzykle Abruf zy k eine logiie trollen, wünschte steht, wc könnte. ' eher ver Ilauptspi

Ein Zi Lesephas .'operatior Lesephas übertrag, si-eichei! .Uli den Jieroper der Zeilt Zllsat/sp

Fig :

einheit .: Annabeii Flits aiii : ''inheilsii ■ peiciurü niervalle register i .'w.ir 'μ'Ί) die /-Lei Konsolen Genui! SlRAl) Diese B· ■1 Dat iih son dei . punkt de dazu bei· Position kommem andergez' ί sehen ist ^registers -bits eines ides nach unando fi idecodieri ■Teile mit 'informati Register '. SHRAD= des Date Fehlersui Stellung uewählt SERAD-Verriegel Steuerteii SERAD SERAD DAT-MC

iso lc

auf ■ssen -mp-330 )lenigen inen ere η

auf 'mauer- men -eai-

die ner- und : er-

.■nnt das

■.'jen

Syder >lge nun auf her

:ine rs

¹P-ind ers

lus Jer ifT-

35

2o

benötigen genausoviel Zeit, nämlich 115 Nanosekun-

den, wie ein CPU-Zyklus. So können z. B. in einem

CPU-Zyklus Informationen aus einer Position des

; Lokalspeichers ausgelesen und in eine andere ce-

; schrieben werden. ί Fig- 1- "igt ^die relative Zeiteinteilung der Zuigriffzyklen zu Haupt- und Zusatzspeicher."Bevor ein iXbrufzyklus für den Hauptspeicher beginnt, wird leine logische Entscheidung gemäß obiger" Erklänin-'setroffen. mit welcher festgestellt wird, ob die ne-I wünschte Information bereits im Zusatzspeicher steht, wodurch der Zugriffzyklus abgekürzt werden könnte. Wenn die Information nicht im Zusaizspei-■cher verfügbar L·:. wird ein ZugriiTszyklus zum !■Hauptspeicher gestartet. : Ein Zugrifiszyklus zum Hauptspeicher umfaßt eine

; Lesephase und eine Schreibphase. Bei einer Abruf- ;Operation werden Informationssignale während der

Lesephu.se vom Speicher erzeugt und auf die CPU

übertragen. Bei einer Speicheroperation wird die zu speichernde Intormation vum Speicherdaienreüisier

auf Ji-! Hauptspeicher übertragen. vYenn die Spei-

. ehe' ·ρ.:.!.:υπ nicht von einem Kan^l. sondern von der /enrraieiiiheit angefordert wird, wird sie in den ■ Zu-Jt. Reicher gesetzt, indem man einen Zvklus des Zu-atz-p-ichers gleichzeitig mit der Schreibmine de-

. Haup>p-icheizvklus beginnen läßt.

Fig. ;^; /-''gt die Operationsfolge der Korwrteniinht:' in Be/ ehung gesetzt zu ihrer Uberwachun>.>Ans:arv'"ur.ktion. Nach dieser Darstellung werden Bits au; lius Konsolenbvteregister in verschiedenen Einheitsü :.r\allen gegeben. Bytes auf den Koiisolen-•.peie'rurn oder das ID-Register in anderen Einheits-■niervallen und Wörter oder Bytes auf das Konsolenregi-u-r i:; wieder anderen Einheitsintervallen und 3* zwar \om SERAD oder von der Zentraleinheit über die Z-I.Lining oder von Bedienungselementen auf der Konsolentafel.

GeiiiuP' der Darstellung in Fig. 14 empfängt der SERAD Nachrichten in Bvteeinheiten von je Π Bits. Diese Bvteeinheiten bestehen aus einem Startbit, Q Datenbits und einem Stopbit. Mit jedem Bit kommt \on Jc Quelle ein Signalimpuls. der den Bitmittelpunkr definiert. Der Signalimpuls wird vom SERAD dazu benutzt, das am Anschluß 29/1 in die letzte Position des Schieberegisters 30 (Fig. 3A) hereini kommende Signal zu prüfen. Wie aus der auscin-. anderge/ogenen Darstellung in dieser Figur zu er-I sehen ist. wird der Informationsinhalt des Schieberegisters 30 zwischen dem Spitzenimpuls des Stop-I bits eines Bytes und dem Spitzenimpuls des Startbits ides nächsten Byte untersucht. Wenn er ein Komjmando für den SERAD darstellt (Bit 7 ~ 1). wird er (decodiert, nachdem die SERAD-Steueruneen die {Teile mit Stanbit. Stopbit und Paritätsbit der Byte-•information ausgewertet haben, die dann im Schieberegister 30 festgehalten wird. Wenn das Byte kein ;SERAD-Koniinundo ist, (Bit 7 = 0). wird der Inhalt des Datemegisters 30 auf einen der Abschnitte des ■; Fehlersuchregisters 32 übertragen, der gemäß der 'Stellung des in Fig. 3B gezeigten Bytezählers ausgewählt wurde. Wenn das Byte im Register 30 ein ;SERAD-Komn,ando ist (Bit 7 - 1 und DAT-MOD-Verriegelung zurückgestellt), wird das Byte im Steuerteil 38 decodiert, um die Steueraktion im SERAD und oder den Systemelemcnten. die mit dem :SERAD verbünde·, sind, festzusetzen. Wenn die DAT-MOD-Verriegelung eingeschaltet ist, übertra

gen die Systemsteuerungen (ROSDR) den Informationsteil des im Register 30 stehenden Byte (EitsO == 7) über den externen Schalter auf ein CPU-Register. Wenn die Information einmal dort steht. kann sie natürlich auch unier CPU-Steuerung auf einem anderen Systemteil gesendet werden.

Wenn ein SERAD-Kommando die Systemtaktgeber in einer Prüffunktion betätigt, werden diese in einer frühen Phase des Intervalls gestartet, in welchem das Kommando decodiert wird, dann in einer späteren Phase desselben Intervalls, und in einer noch späteren Phase desselben Intervalls wird gemäß nachfolgender Erklärung ein A-B-Vergleich ausgetuhrt.

Die vom Schieberegister 3! nach außen gehenden Übertragungen unterscheiden sich von den in das Schieberegister 30 hereinkommenden Übertragungen '"ir dann, daß zwischen Reihen von 4 Bytes der Feh-.er/ustandsangahen auf der Konsole ein zusätzliches LUij aus abgetrennten Pinitäis- und Paritätvprüfbits m der weiter oben beschriebenen Art bei den ausgehenden Übertragungen eingeschoben wird.

SERAD-Operation

Nach den Darstellungen in den F i g. 3 A hi> 3 C. 14 und 16 arbeitel der SERAD bei Empiang von Signalen im Schieberegister 30 von externen Geräten auf nachfolgend beschriebene Weise. Die SERAD-Steuerungen laufen leer in Erwartung eine- Bn-Abiühlsignals von dem an den Anschluß 29.4 angeschlossenen externen Gerät. Bei Erscheinen des eisten und jede·' iolgenden Bitabiühlsienals wird der Inhalt des Registers 30 um eine Bitposition nach links verschoben und das Bit am Anschluß 29.-1 in d:e äußerste rechte Position für das Stopbil im Register 30 gesetzt. Wenn ein Bit in der äußersten linken Startposition des Registers 30 erscheint, i-t der Byteempfant: abgeschlossen. Die Positionen für Paritätsbit und Stopbits des Registers 30 werden vor jeder weiteren Aktion ausgewertet. Wenn dabei ein Fehler entdecKt wird, wird eine Eintiabetehler-Verriegelungsschahung im Steuerteil 38 iieseUi und em Steuerschalter im Teil 38 daraufhin untersucht, ob eine weitere Aktion in bezug auf das externe Gerät erforderlich ist. Wenn dieser Schalter auf >au-> steht, nimmt das System den Byteempfang wieder auf. indem das Register 30 zurückgestellt wird, und erwaaet das Erscheinen des nächsten Bit-Abfühlsignals. Wenn der Steuerschalter auf »normal steht, wird das externe Gerät vom SERAD-Eingang 29Λ getrennt und im Steuerteil 38 eine Verriegelungsschaltung »auf Rückstellung warten« eingeschaltet, wodurch das SERAD-Svstern gestoppt wird, während die Störung im externen Gerät manuell oder anderweitig beseitigt wird. Bei Wiederaufnahme der Operation wird das Register 30 zurückgestellt, und das System erwartet das Erscheinen eines ersten Bit-Abfühlsignals von der Signalquelle. Das externe Gerät, in diesem Beispiel ein LD-PIattenspeicher, wird so gesteuert, daß die Übertragung von Bitabfühlsignalen aus der Signalspur so lange verhindert wird, bis ein gewünschtes Segment der InformaJonsspur vor dem Wiedergabekopf des Plattenspeicher«; erscheint. Somit beginnt das empfangene SERAD-System vorher nicht mit dem Empfang von Bits. Wie die gewünschte Spur und der Sektor der Platte erkannt werden, wird später beschrieben. Wenn Faritätsbit und Stopbit eines gerade im Register 30 empfangenen Byte beide gültig sind, stellt

37 38

das SERAD-Svstcm als nächstes fest, was mit der In- solenpari.ä.s-Pnifbit C auf Register 41) 16 derartige formation /u machen ist. Gruppen werden als ein Satz bei ej^

Im nächsten Schritt wird durch Untersuchung der von I-ehlcrzustandsangaben abgerufen und aer Verriegelung »DATENBETRIEB« im Steuerteil 38 SI-RAD überträgt diesen Satz in 20 von ihm ubertrafestcesiellt. ob die Daten im Register 30 unter Stcuc- 5 genen Bytes.

runc eines Mikroprouramms über den externen Der Konsolenspeicher umfaU bekannt hch Di-

Schalter auf die CI'l'-Rcgistcr in den Fig. 5Λ bis Bytes, was 32 Gruppen von je 16 Bytes gleichkommt. 5C uciieben werden sollen. Wenn diese Verriegelung Somit wird eine Adrettangabe benotigt, um diejenige nicht ueset/t ist (SI-UAD steuert), wird das Signal in Gruppe \on 16 Bytes zu unterscheiden, die abzuraten der Bitposition 7 des SKRAD-Registcrs 30 durch den m ist. Diese Adrcßbezeichnung wird gehelert du rc η J Steuerten 38 daraufhin untersucht, ob die Informs- der 7 Bits vom Byte O im Fchlersuchregister 32 von tion in den Bitpositionen 0 bis 6 dieses Registers eine der Information, die dorthin entweder vom externen SERAD-Stcuerinformation (Kommando) oder eine Gerät (über SERAD-TP-FehlemMtandsangabe) oder andere Information (Datenbyte) darstellt. durch die Rückstellung des Fehlersuchrcgisters von

Datenbyte (Register 30. Bit 7 ^ 0) werden auto- 15 der Mikroprogrammsteuerung des Systems geseui matisch vom Register 30 über einen der drei Byte- wurde, wobei die Rückstellbedingungcn eine erste teile des Fehlersuchregisters 32 geleitet, der durch Gruppe von 16 Bytes bezeichnet, den Bvtezählcr (Fig. 3B) bezeichnet ist. Der Byte- Die abzurufende Information ist entweder vorner

zähler'wird dann wcitcrgeschaltet. das Register 30 in den Konsolenspeicher 330 gesetzt worden oder zurückgestellt, und das System läuft wieder im Leer- ao direkt von dem Parallel- Serienwandlcr genommen, lauf in Erwartung des ersten Bitabfühisignals des was von einem 6. Bit im Byte 0 des Fchlersucnregi· nächsten im Register 30 zu empfangenden Byte. sters abhängt. Die vorher in den Steuerspeicher 3Jü

SERAD-Kommandobytes (Bit 7 - 1 im Register gesetzte Information wurde entweder unter Steuerung 30) werden durch die Dc'codierschaltung im SERAD- eines System-Mikroprogramms und der Steuerung Steuerteil 38 decodiert und leiten eine der folgenden 15 eines decodiert en Konsolen-Operationscodes dormin Operationen ein. Informationen können vom Fehler- gesetzt, und zwar durch Erregung der Addiererieisuchregister 32 in Fig. 3B auf das ROSDR übertra- tung 7. zum Konsolenregister und der I citung vom gen werden. Nach einer solchen Übertragung kann Konsolenrcgister zu den Konsolen-Speichcrschaltundas CPU-System für einen Taktzyklus betrieben wer- gen oder unter SERAD-Steuerung über KommaM? den und die Steuersignale für die Α-Verzweigung und 30 für Fehlerzustandsangaben (Bits 0 bis 7) des Reg>-jij» R-Verzweigi'ng (Schaltung 57. 58 in Fig. 4) kttn- sters 30 - 010010x1 oder lOOOxxxl). ncn mit der Bezugsinformation in den Bitpositionen 5 Die Folge von Operationen beim Laden des'¹¹⁰⁰J

und 6 des Registers 30 verglichen werden. Zu ande- solenspeichers 330 auf der Z-Leitung der CPU on ren ebenfalls ausführbaren Operationen gehören: beim Übertragen solcher Systeminformationen Einführung einer erzwungenen Fehlerbedingung in 35 in Fig. ISA beschrieben (Signale auf der ^*^ einen Kanal, der momentan mit dem Hauptsystem haben allgemeinere Bedeutung ats Fehierzust verbunden ist, Steuerrückmeldung an die LD-Platten- gaben, die über den Parailel-Serienwandler kominen. einheit. Operation »Eingang ROS-Betrieb« (Über- und hängen nicht unbedingt mit dem physikaliscnen gäbe der Steuerung an CPU-System, dadurch Wie- Zustand eines bestimmten Bauteiles der CPU zusamdereinschaltung der CPU-Taktgeber und des ROS). 40 men).

die Operation AUSFÜHRUNG/WIEDERHOLEN Die Bezeichnung »U-Programm« in dieser Hgjw

(teilweise Übergabe der Steuerung an die CPU, wo- bezieht sich auf eine Mikroprogramm-Operation des durch deren Taktgeber mit Eingängen zum ROSDR in Fig. 4 gezeigten ROS-Systems. t6B>tcs ¹J¹*^{1 0}T laufen, bis ein nächstes Kommandobyte im SERAD- Z-Leitung der CPU werden in den ersten *° j*" Register 30 empfangen wird). Konsolen-Steueropera- 45 großen Abschnitt des Konsolenspeichers 330 ge'^adfr tionen zur Simulation von Operationen handbetiätig- und das Mikroprogramm der CPU erzeugt ⁶J⁰JT" ter Elemente auf der Konsolentafel und'oder von Fehlerzustandssignal, welches das SERAD-Femer-Fehlerzustands-Angabefunktionen. Vergleichsopera- Suchregister 32 zurückgestellt und den SERAl> tionen zwischen System oder Konsoleninformationen Steuerteil 38 so betätigt, daß er die Decodierung eine» und Informationen im SERAD (Register 30 oder 32), s° Kommaiidobytes llOlxxxl aus den Bitpositionen υ dann kann eine Vemegetaflg »Fehler ignorieren« in bis 7 des SERAD-Registers 30 simuliert. .^-^ der Zentraleinheit gesetzt werden, daffilt diese: ans Der SERAD holt dann die 16 Bytes und öbertw dem Abschaltzustand nach einem Fehler entlassen sie in einer Gruppe von 20 Bytes gemäß obiger κτ-wird. oder es kann Alarm in der Konsoleneinheit aus- klärung (16 Datenbytes und 4 abgetrennte und oagelöst werden. 55 zwischengeschobene Bytes aus Paritäts- und Pantais-

Die Übertragung von Fehlerzustandsangaben prüfbits). . |

(Fig. 15A) wird eingeleitet entweder bei Decodie- Wenn du. in Fig. 15H beschriebene Opera»»";*

rung eines entsprechenden SERAD-Kommandos oder beendet ist. wird ein Signal »I FET EXC« &8*Γ1 \ bei Empfang eines TP-Signals von den Mik«Opro- durch welches das CPU-Mikroprogramm zu einer grammsteuerungen des Systems (Fig. 4). Wenn die 60 Unterbrechung in einer bestimmten Phase der JJf Systemsteuerung wirksam ist, wird das Fehlersuch- struktions-Abrufsequenz verzweigt und so aw* register 32 des SERAD zuerst zurückgestellt. nächste Progranumnstruktion Bezug n™¹⁰¹¹·^^!

Der SERAD-Bytezähler (Fig. 3B) and eine TP- Unterbrechung gestattet der CPU, die Beendignag Steuerverriegehmg werfen entsprechend gesetzt und der gewünschten Übertragungsoperation festvustelien. zurückgesetzt. Die Konsoleninformatäon wird auf die 65

SERAD-Register 31 und 41 abgerufen, und zwar in SERAD-Steueningen Bytegruppen voa je 10 Bits (8 Informationsbits 0 Gemäß der Darstellung in Fig. 16 umfaßt deu

bis 7 auf Register 31, ein Paritätsbit P und ein Kon- SERAD-Stcuertcfl 38 außer einigen Verriegelungen^

.inch clic Zeitgeberschaltungen 400 und 401 für Eingangsfunktionen (Empfang) und Ausgangsfunktionen (Sendung). Bei Emplangsoperationcn werden durch Δη in der Startposition des SERAD-Eingangsregi- -ters 30 ersclieinendes 1-Signal-Bit und die UND-Schalungen 402 bis 404 vorbereitet, von denen eine abhängig von den Stellungen der DATA MODE-Verriegelung 405 und der Bitposition 7 des SERAD-Uingangsrcgisters 30 ein Ausgangssignal erzeugt.

Ein Ausgangssignal von der Torschaltung 402 be- ίο zeichnet die Anwesenheit eines SERAD-Kommandos im Register 30. Ein Ausgang von der Torschaltung 403 bezeichnet die Anwesenheit einer anderen Information im Register 30 und führt zur Übertragung dieser Information in das SERAD-Register. Nach solchen Übertragungen wird der in F i g. 3 B gezeigte Bytezähler 406 weitergeschaltet. Ein Ausgangssignal von der Torschaltung 404 wird auf den Systemsteuerteil als Signal für die Übertragung des Inhaltes des Registers 30 über den in F i g. 5 D gezeigten externen ao Systemschalter auf die Systemregister und Speicher gegeben (über die in F i g. 5 gezeigte Bahn »X-Lcitung zum Speicher«).

Kommandos werden decodiert (Torschaltung 402 zur Vorbereitung der Kommando-Decodierung erregt), um die in ihnen vorgeschriebenen Operationen zu erzeugen. Die Torschaltungen 408 (Kommandos der ^corm OOxxxxx) wählen Positionen der Gruppenschaltung 33 im Systemsteuerteil 12 für Übertragungen aus dem SERAD-Rtgistcr 32 auf Teile de« Systemsteuerregisters 55 (ROSDR).

Die mit dem Block 409 verbundenen Wahlleitungen steuern das Schalten von Gruppen aus 21 oder weniger Bits von dem Fehlersuch register 32 auf einen der 4 Teile des ROSDR.

Die Torschaltungen 415 werden von oben nach unten durch die SERAD-Kommandos Olllxxx, OllOxxx, ΟΙΟίχχχ und OlOOxxx erregt. Bei Erregung zwingt die oberste Torschaltung einen Kanalfehler durch die Systemsteuerung. Ein Signal von der nächst niederen Torschaltung in der Gruppe 415 unterliegt der Vorbereitung eines Ratenschalters 416 und überträgt Signale von den Konsolenschaltern (Register 320. Fig. 8B) auf die Adreßsteuerung des LD-Plattenspeichers (über einen im Zusaimmenhang mit der Plattenspeichersteuerung später beschriebenen Weg) und verursacht die Wiederholung einer LD-Platienspeicherfolge. Die nächst niedere Torschaltung steuert die Rückstellung der SERAD-Betriebsverriegelung 417 auf die Bedingung »ENT ROS MODUS«, so welche das System und seine Taktgeber zur Wiederaufnahme der automatischen Operation aus der Stop-Bedingung induziert Die letzte Torschaltung bereitet andere Torschaltungen 418, 419 auf die Erzeugung einer von drei Funktionen vor: Systemzyklus wiederholen (Systemtaktgeber bis zur nächsten Kommandodecodierung weiterschalten, Weg vom ROS zum ROSDR sperren), Übertragung des Inhaltes des SERAD-Registers32 auf den Codiereingang im Konsolenregister 320. Fehlerzustamis-Angabeoperaüon der Konsole starten.

Bei der Zykluswiederholung führt das System wiederholt die durch eine unveränderte ROSDR-Mikroinstruktion angegebene Funktion aus. Bei der Übertragungsoperation des Konsolenregisters arbeitet die £5 Konsole genauso, als wenn sie auf manuelle Steuetelemente auf der Tafel (manuelle Simulation) anspricht, wodurch die Konsoleneinheit geprüft werden kann. Bei der Fehler/ustands-Angabeoperation werden die Zähler und Taktgeber der Konsole loslaufen gelassen. Dadurch betätigt die Konsole ihren Parallel-Sericnwandler so. daß der Status einzelner Systemkomponenten im Konsolenspeicher 330 in einer vorbestimmten Reihenfolge abgetastet wird. In einer solchen Funktion können in einer Hälfte des Speichers 330 insgesamt 256 Konsolcnbytes gespeichert werden. Eine nicht dargestellte Verriegelung kann anzeigen, weiche Hälfte des Speichers 330 zuletzt gefüllt wurde, so daß der Konsolenbytezähler 323 weitergeschaltet werden kann, um bei Bedarf die älteste Information in der am längsten unverändert gebliebenen Speicherhälfte überschreiben zu können.

System-Kcnfiguration-Fernbedienung

Die System-Konfiguration für Fernverbindung zwischen einem den SERAD enthaltenden System und einer entfernt stehenden Prüfanlage, wie z. B. einer Datenverarbeitungsanlage, ist in F i g. 17 gezeigt. Die entfernt stehende Datenverarbeitungsanlage 500 steht mit dem bei 501 gezeigten System ebenso in einer Zweiwegverbindung wie ihre bei 502 gezeigte Konsole mit dem bei 503 gezeigten SERAD. Zwecks einfacherer Beschreibung ist der Systemstcuerteil 12 getrennt vom System bei 504 gezeigt.

Daten werden über die Leitung 505 zusammen mit Abfühlsignalen über die Abfühllcitung 505 A an den SERAD gesendet. Die Daten werden im Eingangsregiiter 30 des SERAD bitweise gleichzeitig mit entsprechenden Abfühlsignalen aufgenommen und von dort an die verschiedenen Teile des Systems verteilt. In ähnlicher Weise werden vom System empfangene Daten durch das Register 31 des SERAD an die Übertragungs/Ausgangsleitung 506 geleitet, über welche sie als Fehlerzustandsinformationen bitweise an das Fernwirksystem 500 abgegeben werden.

Von hereinkommenden Daten werden grundsätzlich Startbits, Stopbits und Paritätsbits am SERAD-Rcgister 30 abgezogen und auf andere SystemeIemente unter Steuerung des Steuerteiles 38 geleitet. Umgekehrt werden ausgehende Daten im Register 31 in Gruppen zu 8 Bits zusammengefaßt, an welche die Steuening 38 Startbits, Stopbits und Paritätsbits anhängt und auf die Datenausgangsleitung gibt.

In Fig. 17 müssen zwei Betriebsarten unterschieden werden. In der einen Betriebsart steuert der SERAD mit Hilfe der empfangenen Information die weitere Behandlung anderer Signale im SERAD und dem Hauptsystem 501/504 sowie der Konsoleneinheit 502. In der anderen Betriebsart empfängt der SERAD nur Informationen auf seinem Eingangsregister 30. und die Systemsteuerungen (Datenbetriebssteuerung 506 und Svstem-Mikro-Instruktionen) sorgen für die Übertragung der Information im Register 30 direkt über den systemexternen Schalter auf den Hauptspeicher des Systems. In der zuerst erwähnten Betriebsart wird das System normalerweise abgeschaltet und der SERAD steuert ganz den Empfang der Signale, ihre Übertragung in das System und den Betrieb des Systems in einem oder mehreren Zyklen. Bei der zweiten Betriebsart arbeitet das System normal, die zum Verschieben der Information aus dem SERAD-Register 30 in den internen Speicher erforderlichen Operationen werden jedoch zwischengesclioben. Die zweite Betriebsart eignet sich z. B. gut dazu, Fehlersuchprogramme zum Prüfen peripherer Einheiten in den Systemspeicher zu geben. Außerdem

3Ö? 526/394

kann in der zweiten Betriebsart eine Information für das Bedienungspersonal oder für die allgemeine Verbindung zwischen der entfernt stehenden Prüfstation 500 und der pcripheren Systemeinheit bildlich dargestellt oder ausgedruckt werden.

In ähnlicher Weise sind in Fig. 17 zwei Ubertragungsarten vor.·. SERAD-Regisier 31 auf das entfernt stehende Prüfgerät 500 zu unterscheiden. Bei der ersten normalen Betriebsart werden Fehlerzustandsangaben einzelner Komponenten vom abgeschalteten System unter Steuerung des SERAD, der Konsolencinheit und des zugehörigen Parallel-Serienwandlers abgegeben. Bei der anderen Übertragungsart wird die Konsoleneinheit vom System über die zum Konsolenregister 320 und der zugehörigen Decodier- und Codierungssteuerung führenden Z-Leitung 508 gesteuert. Diese Betriebsart dient der allgemeinen Hand

habung von Informationen vom System 501 zur Fernwirkstation 500.

Der Verbindungsweg 510 vom Fehlersuchregister 32 des SERAD zur Konsoleneinheit ermöglicht dem SERAD, die Betätigung bestimmter manueller Steuerelemente der Konsole zu simulieren. Ein anderer Verbindungsweg 512 von der Konsoleneinhcit zum SERAD gestattet dem SERAD-System unter externer Kontrolle des Systems 500 Informationen in

ίο der Konsoleneinheit entweder auf Bit- oder auf Bytebasis mit Informationen zu vergleichen, die der SERAD empfangen hat. Eine mit 512 bezeichnete Verbindung von den Verzweigungsstellen 57 und 58 des Steuerteiles 12 ermöglicht dem SERAD einen Vergleich der A- und B-Systemsteuerbedingungen mit entsprechenden Bedingungen, die er von dem entfernten Gerät im Register 30 empfangen hat.

Hierzu 8 Blatt Zeichnungen

Claims (2)

I 934 von Teileleraenten der Zentraleinheit geliefert werden. Auch ist es durch die deutsche Auslegeschrift 1 119 019 bekannt, ein gerade ablaufendes Programm in der Datenverarbeitungsanlage zu unterbrechen, um an dieser Stelle ein Prüfprogramm ablaufen zu lassen. Die Einrichtung nach dieser Auslegeschrift ist dadurch charakterisiert, daß innerhalb der Maschine neben den Speicherzellen für das no-male Programm Speicherzeilen für die Befehlsworte des Zusatz- oder Prüfprogramms vorgesehen sind und daß e:jie den Programmablauf überwachende Koinzidenzschaltung vorgesehen ist. die ein Kriterium z. B. in Form ,._ v_v v eines Schaltbefehls zur Unterbrechung des normalen sehen ist bzw. sind, die"über eine im Zeitmuij- 15 Programms und damit eine Abarbeitung des Zusatzoder Prüfprogramms dann und nur dann abgibt. wenn die eineUnterbrechung zulassende Markiert:ng in einem Befehlswort des normalen Programms m einer Zeit auftritt, in der extern Daten zur Verarbeitung anliegen, was der Datenverarbeitungsan!.!^ durch ein Signal angezeigt wird, oder in der das Einschalten vorTPrüfprogrammen in das ablaufende Pn>iiramm Mim Bedienet durch Betätigung eines Schalters an der Konsole gewünscht wird. Bei der l'irer-(25) 'zum Zwecke der unmittelbaren "Auswertung 35 brechung des normalen P-ogramms wird in einer Patentansprüche:

1. Warnings- und Prüfvorrichtung für elektronische Datenverarbeitungfanlagen, die entweder im lokalen Speicher oder in einem Zusatzspeicher Überwachungs- und Prüfprogramme gespeichert haben, um alle Teile der Datenverarbeitungsanlage einschließlich der Ein- und Ausgabegeräte prüfen und überwachen zu können, dadurch gekennzeichnet, daß zur Prüfung einer gleichzeitig mehrere Anwendungsprogramme verarbeitenden Datenverarbeitungsanlage eine oder mehrere Fernbedienungsstation(en) (25) vorae-

plexbetrieb arbeitende Anpassungssteuereinheit (1) mit der Datenverarbeitungsanlage verbunden ist bzw. sind und von der bzw. denen aus die Überwachungs- und Prüfprogramme selektiv initial-iert werden, und daß Signale, wie Adressen. Befehle und Daten, die den jeweiligen Status eines zur Überprüfung ausgewählten Teils :'cr Dutenserarbeitunesanlace anzeis-vn. im Start Stopp-Betrieb auf 11 _· Fernbedk anssstation(en)

Einen; ismödichkcit übertragen

mit manueller
werde'..

2. War'.ungs- und Prüfvorrichtung nach spruch I. dadurch gekennzeichnet, daß der

stimmten Speicherzelle des Speichers eine Nachr gespeichert, die eindeutig die Stelle des norm.: Programms kennzeichnet, an der es unterbro- ' wurde, so daß nach Aufarbeitung des Zusatz -

-Π