DE1934220A1 - Vorrichtung zur Wartung und Pruefung von elektronischen Datenverarbeitungsanlagen - Google Patents

Description

IBM Deutschland internationale Büro-Maschinen Gesellschaft mbH

Böblingen, 25. Juni 1969

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10 504

Amtl* Aktenzeichen:

Neuanmeldung

Aktenzeichen der. Anmelderin:

Docket PO 968 011

Vorrichtung zur Wartung und Prüfung von
elektronischen Datenverarbeitungsanlagen

Die Erfindung betrifft eine Wartungs- und Prüfvorrichtung für elektronische Datenverarbeitungsanlagen, die Mikrobefehls- und Prüfinformationsspeicher zur Aufnahme von Prüfprogrammen aufweisen.

Bedingt durch den sehr komplexen Aufbau einer modernen Datenverarbeitungsanlage mit ihren vielen externen Geräten, wie Kanälen, Ein- und Ausgabegeräten und Speichern, ist es wünschenswert, in einem derartigen System eine automatische, programmgesteuerte Prüfeinrichtung vorzusehen, die in der Lage ist, fehlerhafte Schaltkreise und Programmschritte oder falsche Aufzeichnungen auf Speichern zu erkennen und zu lokalisieren.

Automatische Überprüfungen*und Korrekturen von elektronischen Datenverarbeitungsanlagen sind prinzipiell bekannt. So geht z.B. aus der Literaturstelle IRE Transactions on R liability and Control, 1960, insbesondere Seiten 23 bis 24, hervor, daß derartige Prüfungen meist auf einen Vergleich gespeicherterBezugssignale mit denjenigen Signalen beruhen, die von Teil-

909883/1546

BAD ORIGINAL

elementen der Zentraleinheit geliefert werden.

Auch ist es durch die deutsche Au sie ge schrift 1.119. 019 bekannt, ein gerade ablaufendes Programm in der Datenverarbeitungsanlage zu unterbrechen, um an dieser Stelle ein Prüfprogramm ablaufen zu lassen. Die Einrichtung nach dieser Auslegeschrift ist dadurch charakterisiert, daß innerhalb der Maschine neben den Speicherzellen für das normale Programm Speicherzellen für die Befehlsworte des Zusatz- oder Prüfprogramms vorgesehen sind und daß eine den Programmablauf überwachende Koinzidenzschaltung vorgesehen ist, die ein Kriterium, z.B. in Form eines Schaltbefehls zur Unterbrechung des normalen Programms und damit eine Abarbeitung des Zusatz- oder Prüfprogramms dann und nur dann abgibt, wenn die eine Unterbrechung zulassende Markierung in einem Befehlswort des normalen Programms zu einer Zeit auftritt, in der extern Daten zur Verarbeitung anliegen, was der Datenverarbeitungsanlage durch ein Signal angezeigt wird oder in der das Einschalten von Prüfprogrammen in das ablaufende Programm vom Bediener durch Betätigung eines Schalters an der Konsole gewünscht wird, Bei der Unterbrechung des normalen Programms wird in einer bestimmten Speicherzelle des Speichers eine Nachricht gespeichert, die eindeutig die Stelle des normalen Programms kennzeichnet, an der es unterbrochen wurde, so daß nach Abarbeitung des Zusatz- oder Prüfprogrammes das normale Programm an der entsprechenden Stelle fortgesetzt werden kann.

Diese bekannte Einrichtung hat jedoch den Nachteil, daß ein relativ hoher technischer Aufwand erforderlich ist, um die Fehlerstellen in einer Datenverarbeitungsanlage, insbesondere auch in den Kanälen und in den externen Ein- und Ausgabegeräten zu lokalisieren.

Es wurde auch schon vorgeschlagen, eine" Einrichtung zur Prüfung der

909S83/15*8

Docket PO 968 OU WD

Zentraleinheit einer elektronischen Datenverarbeitungsanlage mittels Prüfprogramm dadurch durchzuführen, dass Steuer- und Übertragungseinheiten zur wechselseitigen Verwendung des Lese-/Schreibspeichers und des Festwertspeichers der Anlage als Mikroprogrammquelle für die Steuerung der Prüfoperationen vorgesehen sind. Die Einrichtung besteht alsoin einer Kombination des Lese-/Schreibspeichers und des Festwertspeichers als selbstumschalte/ide Qallen für grundlegende Prüf-Mikrooperations - Steuer singale , wobei der Lese-ZSchreibspeicher Bezugssigenale zum Vergleich mit denjenigen Signalen bereitstellt, die von Teilelementen der Zentraleinheit geliefert werden, deren Prüfung durch Prtif-Mikrooperationen gesteuert wird , Obwohl auch hier bereits schon ein Teil der vorhandenen Datenverarbeitungsanlage mit zur Prüfung und zur Lokalisierung von Fehlern ausgenutzt wird, ist auch diese Einrichtung noch technisch sehr aufwendig" im Verhältnis zu ihrer Möglichkeit, Fehler zu lokalisieren, da sie nur auf die Zentraleinheit beschränkt ist und keine Fehler in den Kanälen, extenen Speichern und/oder Ein- und Ausgabegeräten fest^llen kann. Ausserdem ist es mit den bisher bekannten Prüf einrichtungen nicht möglich, von entfernten Datenstationen aus Fehler in der Zentraeinheit zu lokalisieren und zu korrigieren.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Prüfeinrichtung mit einem sehr geringen technischen Aufwand unter Ausnutzung schon vorhandener Schaltkreise und Speicher in der Datenverarbeitungsanlage zu schaffen, die eine automatische Prüfung und Lokalisierung der Fehler von entfernten Stationen aus ermöglicht, ohne dass gerade ablaufende Programme wesentlich gestört und verzögert werden.

Die erfindungsgemässe Lösung der Aufgabe besteht darin, dass die Uberwachungs- und Prüfvorrichtung sowohl mit dem Hauptspeicher als auch mit den Rechen- und Logikschaltkreisen sowie Registern eingangsseitig verbunden ist und dass die auf den Verbindungsleitungen ankommenden Signale , wie Befehle und Daten, überprüft und ausgewertet werden, um die· SchaUkreise/ die mit den

909883/1546

Docket PO 968 011 - - -■

BAD ORIGINAL

ausgewerteten Signalen mittelbar oder unmittelbar in Zusammenhang stehen von entferntstehenden mit der Wartungs- und Prüfvorrichtung verbundenen Datenstationen aus überwachen zu können.

Ein sehr wesentliches Merkmal der Erfindung besteht noch darin, dass im lokalen Speicher der Datenverarbeitungsanlage Wartungs- und Prüfpro- ' gramme gespeichert sind, die von der entfernten Datenstation aus selektiv initialisiert werden können und zur unmittelbaren Überwachung und Prüfung der zentralen Verarbeitungseinheit und der externen Ein- und Ausgäbegeräte direkt auf die Wartungs- und Prüfvorrichtung über eine Verbindung si ei-" tung geschaltet werden und dass Signale, die den jeweiligen Status eines

ausgewählten überwachten Bereichs anzeigen, im Start/Stop-Betrieb auf eine entferntstehende Überwachungsstation zu/Zwecke der Auswertung gegeben werden.

Der Vorteil der erfindungsgemässen Überwachungs- und Prüfvorrichtung besteht darin, dass die überwachungs- und Prüfeinrichtung ein integrierter Bestandteil der Datenverarbeitungsanlage ist, wodurch kein getrennter Eingabespeicher für Überwachungs- und Prüfinformationen und kein getrennter Festwertspeicher für die Überwachungsprogramme. erforderlich ist. Vielmehr ist es ohne zusätzlichen Schaltungsaufwand möglich, die mit dem Daten-" verarbeitungs system direkt integrierte überwachungs- und Prüfeinrichtung

von einer entferntstehenden Datenstation, z. B. einer Fernttberwachungestation, von jedem Ort aus zu steuern und zu überwachen.

Die Erfindung wird nun anhand von in denZeichnungen dargestellten Ausführungsbeispielen 'beschrieben :

Fig. 1 ein Blockdiagramm der allgemeinen Organisation eines

Systems, das den erfindungsgemässen Universal-Adapter

8 83718-46

Docket PO. 9-68-011

enthält ;

en
Fig. 2A-2D Darstellung/ die in DatenflLussdiagrammen oder

anderen Figuren verwendet werden ; Fig. 3A das in Fig. 3B empfangene Informationsformat.

Fig. 3B ein Datenflussdiagramm der Empfangs- und Steuer

teile des erfindungsgemäs sen Adapters;

Fig. 3C ein Flussdiagramm des Sendeteiles des Adapters.

Fig. 4C ein Datenflussdiagramm des Steuerteiles des Daten

verarbeitungssystems, welches den erfindungsge« mässen Adapter enthält und über diesen geprüft wirdj

Fig. 5A-5C nach Verbindung gemäss Fig. 5 ein Datenflussdiagramm

der zentralen Recheneinheit und der Lokalspeicher des Datenverarbeitungssystems mit dem erfindungs« _ gemäss en Adapter;

Fig, 6A-6F bei Anordnung gemäss Fig. 6 ein Datenflussdiagramm des Hauptspeicher-Untersystems derselben Datenverarbeitungsanlage; . '

Fig. 7A-7G nach Verbindung gemäss Fig. 7 ein Datenflussdiagramm des E/A-Unter systems derselben Datenverarbeitungsanlage;

9098.83/tfie '

Docket PO 9-68-011

Fig. 8 ein Datenfluss diagramm der Status-Überwachungs-Einheit. Diese Einheit, die als Herzstück für die Sammlung der Schal« tungStellungen und die externe übertragung dient, enthält auch die externen Anzeigelampen und die manuellen Bedienungselemente für die Herstellung der Verbindung zwischen Bedienungspersonal und System;

Fig. 9-14 Zeitdiagramme, die den Zeitablauf in verschiedenen Abschnitten des Systems mit dem erfindungsgemässen Adapter zeigen;

Fig. 15 Ablauftabellen der Systemoperation, die im Adapter durchgeführt

A und B -,j. j

oder von diesem gesteuert werden;

Fig. 16 Einzelheiten des Steuerabschnittes des erfindungsgemässen Adapters;

Fig. 17 in Form eines Diagrammes die Funktionen, die von dem erfindungsgemässen Adapter ausgeführt werden bei der Fernüberprüfung zur Fehlersuche in den Systemen mit einem solchen Adapter;

Fig. 18 ein Sequenzdiagramm mit den einzelnen Schritten bei einer Fernüberprüfung;

Fig. 19 die Anordnung des Adapters und des Fremdsystems bei einer Lokalüberprüfung, wo die Steuerung einer lokalen Platten-Wiedergabeeinheit entstammt, die nur eine Einleseverbindung zum Adapter hat;

, Fig. 20 die Operationsprüffolge bei der Lokalprüfung; ·

! 909883/15*6

Docket PO 9-68-011

-7-Fig* 21 die Adapteroperationen bei der Fernüberprüfung und

Fig. 22 Registerverbindungen mit Entschluss eier.

Die vorliegende Erfindung· betrifft einen Wartungs-Universal-Adapter, nachfolgend mit SERAD bezeichnet, der ein kompaktes, einfaches und genormtes Bindeglied zur Prüfung und zum Frage- und Antwortspiel zwischen einem Datenverarbeitungssystem und externen Geräten bildet. Ein bit-seriell binär codiertes Verbindungssy/em dient der Übertragung von Nachrichten einschl. der Prüf-Steuer-Informationen zur Fehlersuche von dem externen Gerät zum Adapter und zur Übertragung von Antwortnachrichten einschliesslich der Systemstatuserkennung, vom Adapter zu den externen Geräten. Der Adapter kann also das infrage. kommende System voll steuern und auf die Prozessüberwachung ansprechen, wodurch der Wirkungsgrad des Systems mit Ausnahme der Stromquellen für Adapter und System für die Durchführung von Fehlersuchverfahren nicht kritisch ist.

Somit umfasst der Adapter der vorliegenden Erfindung Schaltungen für die Steuerung des Adapters und des Fremdsystems, in welchem sich, der Adapter befindet, und zwar mit Signalen, die mit Nachrichten von einem externen Gerät empfangen werden. Die Nachrichtenverbindung ist genormt und gestattet den Anschluss einer Vielzahl von lokalen und Fern-Prüfgeräten an den Adapter. Zur Normung gehört im beschriebenen Ausführungsbeispiel die binäre Codierung der ,Prüf« und Antwortnachrichten in bit-seriellen Signalen einschliesslich Start- und Stop-Bitsignalen, wobei die zuletztgenannten aufeinanderfolgende Signalgruppen (Bytes) innerhalb einer Nachricht begrenzen und so den Empfang von Bytesignalen in Gruppen erleichtern. Wirtschaftlichkeit und Wirkungsgrad der Organisation der internen Verbindung mit dem Fremdsystem werden verstärkt durch Steuer verbindungen vom SERAD, die nur Steuerelemente des Fremdsystems tasten, und zwar im besonderen

909883/1546

Docket PO 9-68-011

durch ^erbindungen zu den Taktsteuerungen des Systems, zu MikrooperationsSteuerungen und zu einem Pufferregister der Anzeigekonsole des Systems» Weitere Vorteile werden dadurch erzielt, ^ dass einige der T or schaltungen, über welche der Adapter Signale an die System-Steuerregister für Mikrooperationen überträgt, räumlich mit dem System integriert werden. Obwohl der Adapter bei dieser Anordnung keinen direkten Zugriff zu den Eingängen aller Trigger, Register und anderen Elemente: des Fremdsystems hat, die geprüft werden müssen, reicht für die Fehlersuche an vielen Systemkomponenten die Möglichkeit aus, diese Elemente indirekt über die Verbindung SERAD-Steuerregister-Anschlüsse zu betätigen. ·

Zwei Antwort-Verbindungsleitungen zum SERAD von der Wahlschaltung für die nächste Stellung der Mikrooperations steuerung des Systems und vorhandene EMIT-Feldverbindungen von den Mikrooperations Steuerungen zu den Datensignalbahnen im System ermöglichen es dem Adapter , das ganze System zu betätigen und in einer grobengut/schlecht-Prüfung die Gültigkeit der Antwort des gesamten Systems auf jedes Prüf-Eingangssignal festzustellen. Somit.. kann der Adapter selbst den Prüfprozess anhalten und nach Auftauchen eines Fehlers den Zustand des Systems festhalten.

Mit dem festgehaltenen Systemzustand kann das Prüfpersonal versuchen, die spezielle Ursache einer Fehlerantwort zu lokalisieren, indem es die Status anzeiger der Anzeigetafel des Systems beobachtet.

Bei Bedarf kann eine Fehlersuchinformation durch das Personal per .' Telefon von einer entfernt liegenden Prüfstelle eingeholt werden, die mit dem SERAD verbunden ist. Zur Unterstützung dieses Personals können Status auf zeichnungen an die entfernte Station über den SERAD zur Inspektion und Analyse übertragen werden. Derartige Aufzeichnungen werden als Nachrichten an eine entfernte Station nach folgendem Schema übertragen.

909883/1S46

Docket PO 9-68-011

Ein wirksam organisiertes System zum Sammeln und Übertragen von Status auf zeichnungen arbeitet über Fehdarzustands-Übertragungsschaltungen des SERAD und überträgt binäre Nachrichten einschliesslich der Systemstatus-Aufzeichnungen an externe Geräte. Zu diesem Zweck ist der SERAD mit einem bit-seriell binär codierten Übertragungskanal ausgerüstet. Start - und Stop-Bits werden durch den SERAD an die Nachrichten-Bytes der Status auf zeichnungen als Hilfe für den externen Byte-Empfänger angehängt. Die Status auf zeichnungen stellen den Status zu einem früheren ÜberwachungsZeitpunkt der Register, Statustrigger:: und anderer Elemente des Systems dar, an welchem das Untersystem für die AufzeichnungsSammlung angeschlossen wär.Externe Einheiten, die diese Nachrichten empfangen, können zur Speicherung und Analyse dieser Nachrichten zwecks Fehlersuche im System programmiert sein..

Aufgrund von externen Anforderungen arbeiten die Schaltungen im SERAD zusammen mit Schaltungen in der Konsoleneinheit zur wahlweisen Überwachung des Systemstatus und zur Übertragung von Nachrichten über den überwachten Status an externe Einheiten. Die Status erkennung in solchen Nachrichten kommt entweder... von einem Pufferspeicher in der Konsole, der Fehler status signale byte-seriell aus dem Konsolenbyteregister empfängt oder von dem oben erwähnten Byte-Register direkt. Bei der Übertragung empfängt der SERAD Konsolenbytes (10 Bits), trennt zwei* Bits von jedem Byte ab (Paritätsbit und Konsolen«Paritäts-Prüfbit), überträgt diese in separate: Bytes, hängt an diese verstümmelten Bytes ein im SERAD erzeugtes Paritätsbit und die das Byte begrenzenden Start- und Stop-Bits an und überträgt die modifizierten Bytes bit-seriell aus dem binären Aus gangs-Übertragungskanal. Die aus den Konsolenbytes herausgenommenen Paritäts- und Prüfbits werden aufbewahrt, und zu Prüfbytes zusammengosetzt, welche zwischen den Statusbytes (ein Prüf*· byte auf vierStatusbytes) übertragen werden, wobei die im SERAD erzeug·.

Docket PO 9-68-011 90988 3/1 §46

ten. Paritätsbits, Paritäts-Prüfbits, Start-und Stop-Bits angehängt werden. Diese Trennung von Statusbytes und Prüfbytes ermöglicht es, Konsolenfehler von anderen Systemfehlern zu unterscheiden.

Zum Prüfen eines System s mit Hilfe von SERAD in progressiver Form gehören : Prüfung des Betriebs status von SERAD; Prüfung des Betriebs status der T or schaltungen, die den SERAD und das Mikrooperations-Steuerregister des Systems mit-einander verbinden; Prüfen des Steuerregisters und des einen Teil dieses Registers, bildenden Steuer ab schnitte s ; Prüfen des Status des aus dem SERAD und der Konsole bestehenden Unter systems auf .'den Status der Überwachung, Anzeige und Fehler status-Übertragung hin, sowie Überprüfen des Status anderer Abschnitte des Fremdsystems und seiner Satelliteneinheiten, Die zuletzt genannten Prüfungen können stufenweise fortschreiten von der direkten Prüfung des ganzen Steuer ab schnittes zur indirekten Prüfung anderer Elemente der zentralen Verarbeitungseinheit bis hin zu indirekten Prüfungen des gesamten Zentralspeichers und schliesslich der indirekten Prüfung der E/A-Kanäle und der peripher en·'.. Einheiten.

Zu den Verbindungen zwischen dem SERAD und dem Fremdsystem gehören folgende:

1. Verbindungen zur Konsole zur Simulation von manuellen Schaltvorgängen, wie Drücken von Knöpfen und das Drehen von Wählscheiben;

2. Verbindungen zu den Zyklus zeitsteuerung en und dem Hauptsteuerregister für die Mikrooperation des Fremdsystems, letzteres durch Gruppenschaltungen, die räumlich mit den Schaltungen

des Fremdsystems integriert sind, und

3. Verbindungen zu Systemdaten -Registern über einen externen Schalter in der Zentraleinheit des Systems,

Docket PO 9-68-011 90 98 83/1

- li -

Die Steuerregisterverbindungen gestatten die wahlweise Festsetzung eines Status sowohl im Steuerregister als auch an anderen Stellen im Fremdsystem über die EMIT-Verbindungen des Steuerregisters zu anderen Elementen der Zentraleinheit des Fremdsystems. Das Ansprechen des Fremdsystems auf Prüfungen, die vom SERAD eingeleitet sind, ist möglich durch Untersuchung der momentanen RückkopplungsStellungen des Fremdsystems in den SERAD Vergleicherschaltungen. Dazu gehört lediglich die Überprüfung des momentanen Zustandes des Adressteiles des Mikrooperations-Steuersystems, das mit dem Steuerregister verbunden ist. In bestimmten Fällen gehört dazu einfach der Ausschliesslich-Oder-Vergleich der Bezugsinformation mit zwei bestimmten Adressbits des Steuer speicher-Adressteiles. Diese als A- und B-Verzweigungsadress-Steuerbits " bekannten Bits werden mit entsprechenden A- und B-Bezugsbitsignalen verglichen, die die an den SERAD in der externen Prüfnachricht gesendete Prüfinformation begleiten. Verbindungen anderer Systemelemente, z. B. Register, Statustrigger usw., mit der A- und B. Verzweigungswahlschaltung setzen den Status dieser anderen Elemente in Beziehung zu. dem A- und B-Verzweigungsbit und gestatten damit die Beobachtung der meisten groben Gut/Schlecht-Prüfungen, obwohl die Ursache und/oder Lage eines Fehlers so noch nicht angezeigt wird.

Die normalen Datenbusswege gestatten es, den Inhalt des Konsolenre» gisters in den Datenfluss zu leiten, wodurch also das Ergebnis einer manuellen Operation durch A- und B-Verzweigungsprüfungen ermittelt werden kann. Die SERAD-Verbindungen parallel zu den manuellen Steu·. erungen auf der Konsolentafel ermögliäaen eine SERAD-Simulation manueller Eingabeoperationen , die an den Konsolentasten und Wählscheiben durchgeführt werden. Das dient als Basis zum Prüfen der Konsoleneinheit einschliesslich ihrer internen Steuerungen und der zugehörigen Fehlerzustands-Überwachung sowie der. Anzeige-Ubertragungsschaltungen,

909883/1546

Docket PO 9-68-011

Die System-Organis ation

In Fig. 1 ist der Univers al-Adapter (SERAD) der vorliegenden Er- » findung als getrennte Einheit 1 in einem grösseren Datenverarbeitungssystem gezeigt, das einen Haupts chaltungs ab schnitt 2 und eine Konsoleneinheit 3 umfasst. Die Konsole enthält die manuellen Steuerungen und. die Anzeigetafel des Fremdsystems. Eine Verbindung 74 ist vorgesehen zur bit-seriellen Übertragung der Status signale von den internen Registern, Statustriggern und anderen zugehörigen Schaltungsprüfpunkten im Hauptabschnitt 2 auf die Konsole. Die Schaltungen in der Konsole sammeln diese Statussignale für die Anzeige auf den Tafelanzeigen, für die Speicherung in Konsolenpuffern in Blockeinheiten, für die Übertragung auf externe Prüfgeräte über den SERAD und für das Anlegen dieser Signale an den Hauptabschnitt zwecks Speicherung und/oder weiterer Behandlung.

ι ■

Die T or schaltungen 5 und die Wahlschaltungen 6 im Hauptabschnitt überwachen wahlweise zahlreiche Schaltungspunkte im Fremdsystem und übertragen entsprechende Statussignale von jeweils einem Punkt zu einer gewissen Zeit auf die Verbindungsleitung 4. Diese Tätigkeit wird durch die Konsole^esteuert. Die Steuerung von der Konsole her erfolgt über codierte Wahlsignale , die über .eine Anzahl von Wahl« Steuerleitungen 7 gesendet werden.

Die Unterabschnitte des Hauptabschnitts 2 tragen die Bezeichnungen; Hauptspeicher 10, E/AKanäle 11, Steuerteil 12, Register und Rechenschaltung 13, Die Unterabschnitte 12 und 13 sind zusammengefasst in der Zentraleinheit des Systems. Teile der Zentraleinheit werden durch die Kanäle 11 zur Eingabe/Ausgabe in Bezug auf den Speicher verwendet. Während einer solchen Benutzung werden andere Funktionen der Zentraleinheit vorübergehend aufgegeben.

Docket PO ,-68-01, »09883/1846

Ger SERAD prüft in Verbi-ndungj τχρ$_: externen, schnitt 2 über seine An&chlitgse zum; StejuesteiL 12 und, aridere später zu beschreibende Aii§chlüss;e> Diese Yerbijidurigen umfassen die Eingabeverbiadtiiigen für die, Festsetzung eines, Status, 15_; vom d,e*rl· SERAB zvu einem Mikroopeirations-Steu^rregiiS^ter; ROSJDiI (Sig.4). im_; j^bscnnitt 12, die "\f^rbindungeii fjEir de« ζγΙξΙίβ,οίίβΑ Steue-ceiögiWg, 16- ^ZU]P Taktsteuerung (Fig. 4); uiidr die Ar^^gajngs^ od^r B-Bitleitungen); zum Eißj^AM von djejl· ^c^^^Z^^eriZWeig^ngSW^ iona 3teuerteil· 12y Ber ife^tgb^cJ^nltt; 2; ^m₁ YQXtl S^EBiAIX v?|tb#endj

z
odex γοη. Sieiner. inte^neji ^gftem-.^aJktsAe^eEujö.g unter

% prüft auaserdeip die Kc^s^oieneiaiiieiife 3- über ddie tio^s^erbindungen, Ws» die ^aj^ejbb einigte Ba;u;ckta.ste'mid auj der EtcjftAoientafel ^^g» &B % ßMk&zisgh p

h, und; die; Konsj5^neinbei% übernehmen zusammen,, die nacit auasen über_; dfte Sjteuer.leditu^ngjeja. 22χ^ηΦ d?le SERAD: gib* die? S^atu^na^ctoicMeja.signjJie riMfc: eitier,

na&b. auissen: geführt^

err An&GbJfU.s,a 24- stelijfe

z^iiSichen, deaaa- SfERAJ)₅ und; einejai^ ejaijf^sjg s^eJhtejpLden, dem. Gerät 2>5j he.r· (^iß^a,d^icJxt}&a, vel de^_t Sj|IRAj%„ Statusnachrlgb^en, aus. SERADi art das. entfernte, Gerät);: und. Einbajinyer bindung en (Prufriaclhrichte^ in den SERAD); aus. dein lokalen Plattensp.eiciie.rgerät 2^, das wegen der WirtschaftlicWceit nur im Wiedergabebetrieb läuft. Ina beyorzugten Ausfübriingsbeispiel erfolgt die NachricJbtensignalübertragung in beiden Rieh-,.

Do*et 9-68-OH 90 9&S3/1I4S

BAD ORiGJNAL

tungen bit-seriell, wokei; jede BytegBupge II Bits umfasst und zwei Start- und Stop^BitÄ £ür die. Ei^fangssyncfcuronis^ion enthält» Ana Anschluss 24 kann, ein herkominiiiier Modulator /Demodulator iür_: die Modulation und: Demodulation, der t^er^^gongsimpulse eingebaut wenden* Mit einem externen. Rechengerät an Punkten wie z. B. dem, Punkt 25 kann der SEJEtAIX dazu benutzt werden^ die. Auswertung deiT Grundkonstruktion und. Her st^lungs^Wfungen ä,u£ dem Fremdsisrstem dur cfezuluferen« Bei; wenigex konj^izierten, Gräten,, wie^ z. B>, dem Pl^ttenstapel 26 pjP--Rer,); ka-nn- dea^ SEIjAJD l?iei dser Fetolie^s^dte© %O; $<Φβί zu

ig^ 2A den

igi 2A

Be^eiehnungen;

E;cken e%^es; j 1jjie]*u1|zt und

Bits?

einer

; in,einer; G

talen liiniej, die die.se Gruppe darsteMiti im gisterrechtteGks. E»ie. Register^o^ifeionföEt^ an wel' gi-uppe angesciildssen sind^ sind du.r_?ch._; die Positiöig,!e.%;der.

Docket PO 9^68-OH

■"■'■"■ BAD ORIGiNAL

- 15 zugehörigen Horizontallinien definiert. *

ParitätsprÜf schaltungen sind durch ein Rechteck mit der Beschriftung "PC" dargestellt. (Fig. 2 B) .

Umschaltpunkte sind durch einen Kreis dargestellt (Fig. 2C). Die Pfeile bezeichnen die Flussrichtung durch den Umschaltpunkt. Die Verbindung einer Gruppe von Eingangsleitungen zu einer ausgewählten von ver schier -denen Ausgangsleüungsgruppen ist rechts angegeben. Die Verbindung einer bestimmten von mehreren Eingangs gruppen zu einer Ausgangs·. gruppe ist links in Fig. 20 gezeigt«

Die Bezeichnung "EMIT¹¹ (Fig. 2D) gibt ein Signalfeld wieder, das im Steuerregister (ROSDR - Fig. 4) des Steuerteiles (Fig. 4) des Fremdsystems entsteht. Übertragungen von Steuerinformationen von dein Steuerregister auf die Datensignalleitungen des Fremdsystems erfolgen über EMIT-Feldverhin düngen. Der Steuerteil des Fremdsystems liefert dadurch parallel mit den Mikrobefehl-Steuerinformationen zur Steuerung der Systemtor schaltungen direkte Informations signale (über die EMIT-Ausgänge), welche als vorbestimmte Ver arbeitungs daten (z.B. Konstanten) und als Prüfinformation für die Fehlersuche (z. B. zur Induzierung vorbestimmter Systemzustände für Testzwecke) geeignet sind.

SERAD-Datenfluss

Gemäss der Darstellung in den Fig, 3B und 3C enthält der' SERAD die . Aussenanschlüsse 29A₃ 29B. Mit diesen Anschlüssen verbunden sind entsprechende Schieberegister 30 und 31 mit einer Kapazität von je 11 Bits. Das Register 30 xsXjki dehAnrchluss 29 A angeschlossen und empfängt die Maehrichtensignale (Prüfnachrichten) in bit-serieller Weise. Register 31 ist zur Übertragung der ausgehenden Nachrichtensignale (Statusnächrichtej}

PO 9-68-en 909883/1546 . ,^

- 16 in bit-serieller Weise an den Anschluss 29B angeschlossen.

Das Fehlersuchregister 32 empfängt Informationen in byteparallelen _s

Gruppen vom Register 30 unter später beschriebenen Bedingungen. Gruppen von 7 Bits werden wahlweise in die 3 Abschnitte 32A, 32B, 32C, des Registers 32 gesetzt, bis die 21 Trigger dieses Registers eine gewünschte Konfiguration der Bitdarstellungen enthalten. Unter später zu beschreibenden Bedingungen werden die 21 öder weniger Bits einer gewünschten Konfiguration im Register 32 gruppenparallel auf einen ausgewählten Abschnitt des Steuerregisteis der Systemmikrooper ation ROSDR (Fig. 4) übertragen. Die Wahl der Abschnitte des ROSDR bei solchen Übertragungen wird bestimmt durch Gruppenschaltungen 33 (Fig. 4) ' .

Durch die 4 Stellungen der in Fig. 4 gezeigten Gruppenschaltungen 33 können bis zu 4 Übertragungen benötigt werden, um im System«Steuerregister ROSDR eine gewünschte Prüfstellungs-Konfiguration zu ererzeugen. Für bestimmte Prüfungen reicht jedoch auch eine/änzige übertragung aus.

Die Schaltungsverbindungen 34- 37 vom Register 30 zum Steuerteil 38 stellen grundlegende Steuer zustände des SERAD entsprechend den vom Anschluss 29A auf das Register übertragenen externen Signalen dar. Der Steuer teil 38 enthält Schaltungen, die zur Steuerung der Probenahme und des Eingangs von NachrichtenMts der Systemstatusnachrichten in das Register 30 von externen Geräten und der externen übertragung, vom Register 31 auf das externe Gerät gesendet werden. Andere Schaltungen, im Teil 38 sprechen auf Informations signale im Register 30 an und steuern die interne Behandlung von Signalen zwischen den Registern und 31 und anderen Teilen des Systems (Fig. 4, 5B und 8B). Diese anderen Schaltungen im Teil 38 sprechen auf Informationen im Register 30 an.

Docket 9-68.011 .908883/«*·

Bitsignale werden statisch zu parallelen Byte Signalgruppen von II Bits im Register 30 aus den seieilen Prüfnachriehtensignalen auf de& den Anschluss 29A speisenden externen Leitungen zusammengesetzt. Ein e typische Bytegruppe (Fig. 3A) umfasst eine Startbit, eine Byte-Er kennung suntergruppe (Bits 0-7 und Bit 8, welches normalerweise ein Paritätsprüfbit P ist) und ein Stop-Bit (binäre Umkehrung des Startbit). Die Erkennungs-.Untergruppe wird -in einer von mehreren Formen behandelt, die später beschrieben wird. Empfangene Bytes, die als Steuerbytes erkannt sind, (Bit 7 = 1), werden durch die SERAD-Steuerungen 38 zur Steuerung interner Funktionen des SERAD und von Funktionen des Zentralsystems decodiert. Anders erkannte empfangene Bytes werden auf das Register 32 unter SERAD-Steuerung übertragen, tlber den Extern_r Schalter (Fig. SB) der Zentraleinheit können Bytes ebenfalls unter Steuerimg der Zentraleinheit (ROSDR) (Fig. 4) auf die Register der Zentraleinheit übertragen werden. Das Register 32 kann unter SERAD-Steuerung direkt entweder an den Steuerteil der Zentraleinheit (ROSDR) (Fig. 4) , an die Konsoleneinheit (Fig. 8B) oder an die Vergleicher schaltung im Steuerteil 38 des SERAD angeschlossen werden.

Herauskommende Statusnächrichten werden bit-seriell über den SERAD auf externe Leitungen übertragen. Die in solchen Nachrichten enthaltenen Statusinformationen werden erst in byteparallelen Gruppen von 8 Bits in das Schieberegister 31 gesetzt und danach seriell am Anschluss 29 B entnommen, wobei Start-bit, Stop-bit und Päritätsbit durch die SERAD-Steuer-" schaltungen angehängt werden. Wenn die übertragene Information einen Systemstafas darstellt , der über die oder von der Konsoleneiiiheit empfangen wurde, wird jedes auf&s Register 31 übertragene Statusbyte von zwei Prüfbits (Parität und Par itäts ρ ruf status) begleitet. Diese Bits ,werden getrennt in den Paritätsbyte-Puffer 41 (Fig. 3C) gesetzt, bis 8 derartige Bits zu einem iärii-ätsbyte zusammengesetzt sind, Die im Puffer 41 gesammelten. Paritätsbytes werden worubergehend in Griippen

Po 9,M-OIi SO9883Π S*8

von 4 Statusbytes i« das Register 31 übertragen und dadurch in die nach äussen übertragene Statusnachricht eingebaut« Die Paritäts·* Mt-Er zeuger schaltung 42 (Fig, 3C) hängt ein SERAD-Paritätsbit an jedes aus dem Puffer 31 einschliesslich der vom Register 41 empfangenen Paritätsbytes ausgegebene Byte an*

Die oben beschriebene Trennung innerhalb der Statusnächricht in statusbytes und Paritätsbytes dient als Hilfe bei der Fehlersuche* Die durch den SERAD-Genepator 42 erzeugte Parität dient zu* Entdeckung von tibertragungsfeMern » und die Parität innerhalb der eingesehobeaen Paritätsbytes zur Kennzeichnung der Byte-Behandlungsbedingungen vor der Übertragung (z«E> die Bedingunge» von Bytes, wexux diese !ruhe» von der Konsole auf den SERAD übertragen: wurden)?,,

Wenn also beim externen Empfänger ein Fehlei in einem, übertragenen Byte festgestellt wird» bedeutet das* dass ein Fehle* auftrat entweder · bei der Übertragung des Byte oder in der Paritäts er ζ eugungs>*Einh.eit des SERAD, Wenn auf der anderen Seite bei der tfnte^suchwng eines Statusbyte^and des zugehörigen Teiles eines getrennt übertragenen Paritätsbyte/ein Fehler in der Parität oder in der Paritätsprüfung festgestellt wird,- kann dadurch in einzigartiger Weise der Ursprung einer FeMerbedingüng festgestellt weiden, die vor der Übertragung auftrat (z, B-, in der Konsoleneinheit oder noch weiter zurück in der Systems chaituiig) * -

Datenflüss im Häuptstegeffeil .

Der liauptsteuert eil (Fig, 4) umfasst ein Festwertspeieher system 5Ö_# •Jedeir Mätrixabschnitt 51 - 53 enthält ein Muster von 72 Codebits in einer Richtung und, 30Oo Bits in einer rechtwinklig dazu verlaufeiideii zweiteii Richtung,- Die Matrix-Treiberleifcungen w&±<i&n ixt jedem

Docket 9-68-

parallel erregt, um bis zu drei 72 Bit grosse Steuerwörter aus drei entsprechenden Reihen der drei Abschnitte 51-53 zu liefern. Eine Aue wahl schaltung 54' wird in jedem Grundzyklus betätigt, um eines dieser drei Wörter als Hauptquelle der Systemsteuerung für den Sicherungszyklus zu wählen, indem dieses Wort auf das Mikrooperations-Steuerregister 55 (ROSDR) übertragen wird.

Jedes in das ROSDR eingegebene Wort stellt eine Makroinstruktion des Systems dar, die den momentanen Leitstatus des Systems für seinen laufenden Operationszyklus und teilweise auch die nächste Adresse (in der erwähnten rechtwinklig verlaufenden zweiten Richtung der drei Matrizen 51-53) der Gruppe von drei Mikroinstruktionen angibt, aus welcher die Steuer Stellung für den folgenden Zyklus bestimmt wird. Gruppen derartiger Mikroinstruktionen bilden Mikroprogramme'¹ der Steuerung, die funktionell und logisch analog zu einem Sequenzzähler verlaufen, sich jedoch besser zur Veränderung und Modularisierung eignen«

Pas in Fig, 4 gezeigte vorliegende Steuersystem enthält die folgenden Merkmale j

1. Mehrere Matrizen 51- 53 mit "usgängen _t die wählbar sind, z.B. über den in Fig. 4 gezeigten Schalter 54-, ergeben eine

^ grössere Selektivität und Modularität der Steuerung.

2. Im vorliegenden System ist die normale "nächstfolgende" Steueradresse (z, B. die Adresse, die benutzt wird, wenn das Mikroprogramm nicht durch eine Instruktion BREAK-IN unterbrochen wird) eine Gruppe von 13 Bits, die durch die Schaltungen 56-58 erzeugt werden. Diese Gruppe umfasst zwei bedingte Verzweigungsbits (A, B). Mit dem B-Bit wird der nächste zu wählende Matrixaus gang bestimmt.

Docket 9-68-011 909883/1546

«20 -

3. Obwohl es nicht in Fig. 4 dargestellt ist, umfasst das vorliegende System ein ROSDR-Register als Stützregister für das Haupt-ROSDR-Register 55, um die Wirkung der Darstellung der laufenden Mikroinstruktionssteuerung spät in den laufenden Zyklus hinein auszudehnen, während eine nächste Mikroinstruktion aus dem ROSDR (51-53) auf das ROSDR 55 übertragen wird. · '

4. Ein Betriebsarten-Trigger 61 (Fig. 4) steuert die "Doppelbenutzung " (CPU-Betrieb - E/A-Betrieb) des Steuersystems

5. Ziemlich spät zu jedem Grundzyklus gibt der Wahlschalter 62 eine nächste Steueradresse parallel auf die Matrix-Wahl leitungen (62A_t 62B) und auf das Steueradressregister 63 mit der Bezeichnung CURRENT ROAR. Die Wahlleitungen Überträgen eine entsprechende Darstellung des Mikroinstruktionscodes von einer der Matrizen auf das ROSDR ale Steuerung für den folgenden Zyklus . Jede nächste Adresse enthält man entweder von der nächstfolgenden Adressschaltung 56-58 (NO BREAK-IN) oder von der BREAK-IN-Wahlleitung 65, wenn das laufende Mikroprogramm durch eine BREAK-IN-Funktion (z, B* zur Bedienung einer Kanal-Ubertragungeanforderung) kurzzeitig unterbrochen war.

Die Quellen für die ersten die WahBeitung 65 speisenden Mikroprogramm-Adressen sind die leitung 66 vom Konsolenregieier und die 7 Puffer-Adreßregister 70-76. Die. Register 70-76 tragen die entsprechenden Bezeichnungen MPX ROAR, N*. 1 ROAR, —, Nr. 5 ROAR und CPU ROAR. Die ersten 6 dieser Pufferregiiter halten die Anfangsadressen für die E/A-Mikroprogramme fest, die mit entsprechenden 6 E/A Kanälen (ein Multiplexor-Kanal

9-6S.0U 909883/15*6

MPX und 5 Wahlkanäle GHl - CH5, Fig. 7A) verbunden sind. Das CPU-ROAR-Register wird im CPU-Betrieb benutzt und hält Mikroinstruktionsadressen fjir die nächstfolgenden Instruktionen für die Wiederaufnahme der Sequenz nach einem BREAK-IN fest. Bei kontinuierlichen MikrοSequenzen bleibt die Leitung 65 zum ROAR und zu den Matrix-Wahlleitungen 62A, 62B gesperrt und jede nächste Adresse wird von den Schaltungen für die nächste Adresse 56-58 auf das ROAR und die Matrix-Wahlleitungen 62A, 62B übertragen. Gleichzeitig werden dieselben Adressen in Vorwegnähme einer BREAK- IN-Unter brechung in einem der mit der laufenden Mikroprogrammfunktion verbundenen Puffer 70-76 festgehalten. Wenn das Steuersystem im CPU-Betrieb läuft (Trigger 61 steht auf CPU-Betrieb), werden die Adressen des nächsten Zyklus im CPU-ROAR 76 festgehalten. Im E/A-Betrieb oder Modus (Trigger 61 steht auf E/A-Betrieb) werden die nächsten Adressen in einem der Kanal-ROAR-70-75 oder in bestimmten Fällen auch im CPU-ROAR gespeichert.

Während eines BREAK-IN-Zyklus wird ziemlich spät im Zyklus (nach der normalen Übertragung der nächsten Adresse) ein Weg errichtet von einer der Anfang sadr essquell en (66, 70 -- 76), insbesondere von der mit der Unter br echungs« Ursache verbundenen Quelle , zum CURRENT ROAR und zu den Wahlleitungen 62A_S 62B. Gleichzeitig wird ein neuer ¹¹ Festhalteweg'' für nach dem BREAK-IN (bis zum nächsten BREAK-IN) folgende Zyklen von den nächsten Adressschaltungen 56-58 zu-.demselben der Register 70-76 festgelegt (bei Empfang: einer Anfangsaare?sse:vonidför- Konsolenregister qnelle-6i6::wir&itrotzd<&m den-

BAD OPiGiNAt

das^:-mit der durch, die Konsole eingeleiteten Funktion verbunden ist).

6. Die Schaltungen 33 werden trotz.ihrer räumlichen Integration mit Schaltelementen des in Fig. 4 gezeigten ROS-Systems vom in Fig. 3B gezeigten Steuerabschnitt des SERAD 38 gesteuert und verbinden das SER AD -DIAGNOSTIK-REGISTER 32 (Fig. 3B) mit Abschnitten des ROSDR. Somit stellen die Schaltungen 33 einen Teil einer Verbindung zwischen externem Prüfgerät und ROSDR dar, durch welche will-

™ kürliche Steuerstellungen im ROSDR festgelegt werden

können. ' ·

7. Die Systemtaktgeber 78 liefern zyklische Impulse zur Steuerung des Systemablaufs entweder in automatischen (kontinuierlichen) Sequenzen oder in einzeln gesteuerten Zyklus schritten (die entweder manuell oder durch SERAD-SC-Impulse eingeleitet werden. Die Steuerleitungmit der

'.: .- :.. Bezeichnung NOR SERAD zum Wahlschalter 54 ermöglicht einen Übertragunsweg zwischen den Matrizen 51-53 und dem ROSDR nur, wenn der SERAD entweder abgeschaltet ist oder die Steuer Sequenzen des Systems nur teilweise steuert, Wenn der SERAD die Steuerung übernimmt, ist dieser Weg gesperrt und Eingangs signale zum ROSDR werden nur über den SERAD-Schalter 33 empfangen, und: das ROSDR bleibt zwischen den Eingangstellungen trotz eines möglichen Weiterlaufes anderer Teile des Syst fern s; durch Impulse voriiiden-Systerntaktgeberii^&unveräiiderti,

8. D kr^ Verbindungsweg-&& errnögU.eto-ednen Zugriff ^ζα

BAD ORIGiNAL

.9. Das CURRENT ROAR arbeitet zusammen mit drei Registern

ROBAR 1 (80), ROBABS(Sl) und ROBAR 3 (82) als Kette zum ^: Festhalten der vier letzten Bedingungen des Steuersystems als Hilfe bei der Fehlersuche.

10. Das von der Konsole her einstellbare Vergleichs-Register (83) liefert Vergleichsbezug/frerte auf die Vergleicher schaltung 84, die mit der Stellung des CURRENT ROAR verglichen werden können. Ein . Ubereinstimmungs-Ausgangs signal 85 zeigt dem System an, dass ein bestimmter durch Einstellungen von Schaltern auf der Konsole angegebener Systemzustand aufgetreten ist.

11. Das EMIT.Feld (Positionen 64-71 des ROSDR) gestattet dem Steuersystem (und damit dem SERAD über seine Verbindung zum ROSDR) die Eingabe von Daten direkt in> die Systemdatenwege und Register.

12. Bestimmte Steuerfunktionen, die sich aus der Decodierung der verschiedenen Felder des ROSDR ergeben, sind in der folgenden Liste bezeichnet,

ROSDR

Feld' V V-■'-... '-.■■'".-■; ■

Funktion (CPU-Betrieb, FeId-

Bit-Poteitionen) -"-' wenn nicht anders angegeben) Bezeichnung

; V Parität fungerade) von RÖSDR Bits P '- - ' '^: 0-35 - -:

.-■-.", ; Einschalten/Ausschalten der; BRAK.-IN- BI

Fu&kUonί!ttr ^/A-^iyiikrQunterbrechungen"

2»*4 '. Bits 4·-6 der nächsten Adresse (nächstfolgende Adresse muss Docket PQ 9-68-011 g 0910 J/j

in CURRENT ROAR und den zugehörigen Funktionspuffer in NAA Gruppe 70-76 gesetzt werden).

5-8 Bits 7-10 der nächsten Adresse, wenn eine Funktions- NAB

verzweigung durch das ROSDR-FeId BRC unten nicht angegeben ist, oder Bits 0-3 der nächsten Adresse, wenn eine Funktionsve'rzweigung angegeben ist. Bits 0-3 von der vorhergehenden Zyklusadresse im CURRENT ROAR • bleiben unverändert, wenn eine Funktionsverzweigung nicht angegeben ist.

9-10 Dieses Verzweigungssteuerfeld decodiert unter drei BRC

verschiedenen Bedingungen, an welche eine von drei möglichen bestimmten Verzweigungsadressen angeben, die zu zwei " erzwungene Einschränkungen bei bedingter Verzweigung " und einer Funktionsverzweigung gehören. Die zwei gezwungenen Beschränkungen bei bedingter Verzweigung ("Zwinge B-Bit auf 1, wenn A-Bit 0 ist" und "Zwinge B.-Bit auf 1, wenn A-Bit 1 ist") begrenzen den durdi die Schaltungen 57 , 58 erzeugten AB-Code gegenüber seinem normalen Vierstellungsbereich auf einen Dreistellungsbereich und reservieren dadurch den Raum für "nächste Makroinstruktion" in den ROS-Matrizen 51-53 wenn eine Funktionsverzweigung angegeben ist, sagt Register 60 (Funktionsverzweigungs-Register), dass die Quelle der Bits 7- 10 der nächsten Adresse eine der folgenden ist: GP STATS (Allgemeines Bedingungsanzeige-Registeri Fig. 5C) Bits 0-3 oder 4-7, F-Register (Fig. 5B), G-Register (Fig..SB) oder der festverdrahtete I-Holstatus (Das vorbestimmte Codesignal zur Einleitung des Holens der nächsten Programminstruktion aus der Instruktionspuffer schaltung. IB der

909883/15^6

Docket P0 9-68-011 BAD

Fig. 5C).

11-15 Quelle eines A-Verzweigungsbit der nächsten ABR

Adresse ("Wählt ⁿA-Bedingungⁿ-Eingang für die Schaltung 57 aus bis zu 32 möglichen Eingangsquellen)

16-20 Quelle eines B-Verzweigungsbit der nächsten Adres- BBR

se (wählt B-Bedingungseingang der Schaltung 58 aus bis zu 32 möglichen Eingangsquellen)

21-25 Statuseinstellsteuerung zur Festsetzung der Status- SS

einstellung in STATS, einem A-Bytezähler und dem LI-Zähler der Fig. 5A-5C, entweder direkt oder indirekt als eine Funktion eines anderen Parameters, wie z.B. des EMIT-Feldes (ROSDR 64-71).

21-22 Dienen im E/A-Betrieb der Prioritätssteuerung - IOPR

laufender Bedienungsanforderungen von E/AKanälen, indem sie den einzelnen Wahlkanälen gestatten, Anforderungen ' verschiedenen absoluten Ranges zwischen dem niedrigsten dritten Rang und dem höchsten ersten Rang abzugeben. Gleichzeitige Anforderungen ' desselben Ranges von verschiedenen Kanälen werden in einer vorbestimmten Reihenfolge nach der Priorität behandelt, die den Kanälen zugeordnet ' ist. Anforderungen unterschiedlichen Ranges werden in der Rangfolge von oben nach unten behandelt. Anforderungen vom. MFX-Kanal' erhalten immer die Rangordnung 3. Im CPU-Betrieb haben Mikroprogramme ebenfalls die Rangordnung 3 und unterliegen in der Priorj-

Docket PO 9-6fl

g 3 /

• ' - 26 -

tat allen Kanalanforderungen des dritten Ranges 23-25 Statuseinstellsteuerung um. E/A-Betrieb IQSSB

26-29 Steuerfunktion des arithmetischen XYALÜ

Rechenwerkes ALU (Addierer, Schieberegister Fig. 5A, 5B) in Zusammenarbeit mit dem Schiebefunktionsregister (Fig. 5A für Schiebesteuerung^

30-32 Wählen U-Eingang in Schieberregister und/ oder UX' '

X-Eingang in Addierer (Fig. 5A, 5B).

33-35 Wählen V-Eingang zum Schieberregister und/oder YY

Y-Eingang zum Addierer (Fig. 5A, 5B).

Parität (ungerade) der ROSDR-Bits 36-62 P

37-42 Wählen die Funktion Holen (Lesen) oder Speichern LS

(Schreiben) in den Lokalspeichern LS (Fig. 5A 7A), Gibt die Quelle der Lokalspeicheradresse an (eines von mehreren LSAR-Registern, Fig. 5A 7A) .

38-41 Wählen Speicher (Schreiben)-LS-Funktion für Über LSWR

tragungen im E/A-Betrieb vom Kanal oder den CPU-Registern (Fig. 5A-5C) oder Hauptspeicher (Fig, 6A-6F auf LS (Fig. 5A) » Jeder Kanal hat einen festen Sektor im E/A-Speicher reserviert, und* nur-die Wortposition innerhalb dieses Sektors und bei Bedarf die Byte-Position innerhalb des Wortes braucht für eine Übertragung angegeben zu werden.

42-44 Wählt Holen ).Le sen)-LS-Funktion für tij38.rtrag»ngen

Docke* BO 9-68-0U^ ® ^ ^ ® ^/ IS * S

im E/A-Betrieb von CPU-Speicher (Fig. 5A) auf Kanäle oder CPU-Register oder Hauptspeicher.

43-47 Verschiedene Steuerung für Zugriff zum Haupt- MISC

speicher (Fig. 6A-6F), zum Führen von Datensignalen auf Register von externen Schaltereingangsquellen (Fig. 5B) und zur Steuerung des Zählers R₁R₂ (Fig. 5A).

45-47 Wählt tjbertragsfunktion (Lesen/Schreiben) des IOSTG

Hauptspeichers (Fig. 6A-6F) bei Übertragungen im E/ABetrieb ; wählt ausserdem Eingänge zu den STATS und den Zählern für A-Byte/?n Ffg.^y5C zur Steuerung der zentralen Recheneinheit undder externen Schalterwege (5B, 7B) beim E/A-Betrieb.

48-51 Steuert das Zählen der A-und B-Bytezähler (Fig. 5C) CNT

("Aufwärts" oder abwärts" entsprechend der Stellung eines nicht dargestellten "Aufwärts/Abwärts "-Stat.), das Zählen der Zähler L· , L (Fig. SA) sowie das Setzen des Status für die anderweitig beschriebene Wiedergewinnungsfunktion,

48-51 Statuseinstellung im E/A-Betrieb; Verwendung mit IOSS

Feld IOSSB.

52-55 Bestimmung der Addiererausganjleitung (Z) (z.B. ein Z

bestimmter Weg vom Ergebnisausgang der Addier-Schiebe schaltung zum A-Register).

56-59 Bestimmung des Ausganges der Addier-Schiebe-Schal- ZW

Docket PO 9-68-011

tung (Fig. 5A, 5B); hauptsächliche Bestimmungen

von Steuerbytes zu Arbeitsregistern (z. B. die Zähler »■

L , R,, A und B. - *

1 ^X

60-62 XY- Wahl zum Afflier er eingang (Fig. 5B), Schiebe- XYSH

steuerung (Fig. 5B) für Verschiebungen des 1. und 4, Platzes. Bei der Verschiebung steuert das EMIT-FeId eine UberlaufbeStimmung (Register F_s Q oder Z) oder den Austausch des Inhaltes der Register F und G.

60-62 Steuert im E/A-Betrieb den E/A-Datenfluss (Fig. 7A) IODF

zwischen peripheren. Geiä ten und E/A-Lokalspeicher durch Leiten der Eingänge zu und der Ausgänge von den ein Byte grossen Kanalpuffern. Wenn das CPU ROAR (Fig. 4) nächste Adressen bei einer Mikroprogrammfolge des E/A-Betriebes festhält (z.B. eine von einer Mikroprogrammfolge im CPU-Betrieb eingeleitete Folge) wird der bearbeitete Kanalpufferweg durch den Zähler L gewählt. Wenn die E/A - ROARS in der nächsten Adr ess schleife tätig sind, bezeichnen einzelne nicht dargestellte Kanalsteuerungen die gewünschten Wege.

Parität (ungerade) für ROSDR-Bits 63-71 P

64-71 ROSDR-Bits als Daten in Registered Schaltet- EMIT

heiten der CPU (Fig. 5A-5C 7A-7C) übertragbar . Wird ausserdem in Verbindung mit anderen Feldern (Statuseinstellfelder, Lokalspeicher -Funktions-Felder und XYSH-Felder ) als Quelle für zusätzliche Steuerung benutzt (erweitertes Steuerfeld).

QQQQQ-WiE;/e BAD ORIGINAL

Docket PO 9-68-011 '""ö J/ jö4b ■ · ^Ü11WL

Aufgrund einer'Anzapf"-Bedingung, die durch nicht dargestellte Aufnahmetrigger angezeigt wird, wird die normale nächste Adresse der Schaltung 56-58 unterdrückt und ein vorbestimmter Anfangsadresscode eines von vier "Anzapfungs" - Mikroprogrammen in die zum CURRENT-ROAR führende Bahn mit der Bezeichnung "NO BREAK IN" gegeben, um die laufende Operation des Rechners zu beenden. Obwohl diese Operation zu der Klasse von Operationen gehört, die allgemein als Unterbrechungen bekannt sind, stellt sie eher eine Verzweigung als eine Unterbrechung dar, da die vor dieser Anzapfung laufende Operation ohne Rückerinnerung an den Status nicht fortgesetzt wird und daher auch nicht automatisch wieder aufgenommen werden kann. Wie durch die bezeichneten Eingänge zum TRAP-REG (Fig. 4) gezeigt wird, ■ ist die Quelle der Anfangsadresse des "Anzapf "-Mikroprogrammes ein vorverdrahteter Code, der mit einem der folgenden Programme verbunden ist: Maschinenrückstellung, Systemrückstellung, SERAD-gesteuerte Rückstellung, Programmanzapfung, Maschinen - und Systemrückstellung unterscheiden sich dadurch, dass die Mas.chinenrückstellung nur den Zustand der Zentraleinheit (CPU) betrifft, während die Systemrückstellung den Zustand des ganzen Systems ändert (Zentraleinheit, Speicher, Konsole, E/A-Kanäle, E/A -Steuereinheiten , E/A-Geräte).

Der SERAD steuert den Steuerteil 12 der Fig. 4* indem er abwechselnd 1.) Steuerfelder in das ROSDR bei gestopptem System gibt (alle Taktgeber unterdrückt); und 2.). das,- System dynamisch betreibt (im Einzelzyklus- o,der Mehrfachzyklusbetrieb),. Bei solchen Operationen steuert der SERAD d^as System entweder direkt durch Eingabe verschiedener Zyklussteuerimpulse in die Taktleitungen, des System, und Unterdrückung der normalen Taktfolge oder dadurch, dass er die normale Taktfolge des Systems entweder eine vom SERAJp gesteuerte begrenzte Periode zyklisch wirken, läsest o,der sich auch, unbegrenzt wirken lässt, na^chdem, er das_; RQSEiR

PO* ^-A&.-M

Der SERAD steuert die integrierte Gruppenschaltung 33 (Fig. 4) und " setzt damit die gewünschten Stellungen in einem oder allen ROSDR-Feldern. Dieses zusammen mit der Datenübertragungsmöglichkeit des ROSDR-EMIT-Feldes (ROSDR 64-71), .der SERAD-Eingangskupplung zum externen Schalter (Fig, 5B) und der SERAD-Eingangskupplung zum Konsolenregister (Fig, 8B) ermöglicht dem SERAD, einen Status irgendwo im System durch direkte oder indirekte Manipulation zu steuern oder zu beherschen , In Systemzyklen, die vom SERAD gesteuert werden, werden Eingänge zum ROSDR (z.B. von den Schaltern 54) mit Ausnahme der Eingänge von den Gruppenschaltern 33 gespeart. Somit wird die W Stellung des ROSDR lediglich in jedem Zyklus wiederholt (obwohl andere

Teile des Systems aufgrund des kumulativen Effektes der wiederholten Anwendung der ROSDR-Steuerstellung veränderlich sind), auch wenn der Systemtaktgeber unter SERAD-Steuerung ein begrenzte Anzahl von Zyklen weiterlaufen kann, ■ ^: -

Die bedingten Verzweigungsleitungen für das Α-Bit tind B-Bit der nächsten Adresssteuerung (Fig. 4) werden überdLe Verlängerungen 93 (Fig. 4) an den SERAD-Steuerteil 38 (Fig. 3B) angeschlossen, wodurch der SERAD die* Bezugsbedingungen für A und BJ vergleichen kann, die er von dem externen Gerät als Teil der Prüfna<?hricht mit dem eigentlichen " bedingten Verzweigungszustand des ROS-? Steuer systems empfangen hat..

Dadurch wird der Zustand des gesamten Systems in einer groben Gut/ Schlecht-Früfüng überprüft, da zahlreiche Elemente der Zentraleinheit und d,er Kanal systeme (Fig. 5) direkt mit den Eingängen für die A-Bedingung und die B - Bedingung zu. den Schal tungen 57^ 58 (Fig. 4); den sind. Da die Zentraleinkeit ehe beträchtliche; Kontrolle uher. Kanäle und die peripiieren E/A-Einheiten ausübt, kanii de-? A-B>.Vergleich ausserdjern. indirekt nüiz.liehe lnför-m,atio.nen über di^n: SysteEpistatijs liefern,, obwohl die Lage e$ne;S, S^s.temfehlersj ^dsrQfc, n^eh| & ei erkannt w.irdj. ' ■

Unter SERAD-Steuerung ist jedes ROSDR-Bit getrennt bestimmbar. Somit können unter externer Steuerung praktisch 272 System-Mikro instruktionszustäiide hergestellt werden gegenüber 9000 Makroinstruktione-Zustandsar stellunge, die in den ROS-Matrizen 51, 53 zu Verfügung stehen. Somit stellt der SERAD nicht nur einen Brennpunkt für aus sere Prüf-aagen dar, sondern aufgrund seiner Verbindung zum ROSDR auch ein bemerkenswert flexibles Status-Induzierungsgerät, welches durch das normale Steuermuster des Systems nicht beschränkt ist. Dieser Umstand ermöglicht z.B. eine Betätigung verschiedener Systemelemente oder Schaltungen durch ein externes Prüfgerät in einer Art, die durch die feste interne Struktur des Systems nicht möglich und dem normalen Systembetrieb auch fremd ist.

Der Taktgeberteil 78 umfasst einen Oszillator zur Definition des Grunäzyklus und einen aus 8 Elementen ( 8 kaskadenförmig verbundene Trigger) bestehenden Ringzähler, der in den Zeichnungen nicht dargestellt ist. Bei Verbindung mit dem Oszillator erzeugt der Ringzähler 8 progressiv verzögerte sich überlappende Impulse von je 30 Nanose k. Dauer aufgrund eines jeden Zyklus impuls es des Oszillators. Die Zyklen der Zentraleinheit, die durch den Oszillator und den Zähler definiert sind, dauern ungefähr 115 Nanose k. (die Periode des Oszillators).' Der Zähler ausgang übt eine Phasenkontrolle über bestimmte ELussbahisegmente der Zentraleinheit (Fig. 5A- 5 C) und des Steuerteils (Fig. 4) aus.

Oszillator impulse können auf den Ringzähler entweder als ungesteuerte Folge beim normalen automatischen Betriebe oder im Einzelzyklusbetrieb als getrennte willkürlich gewählte Zeiteinheiten gegeben werden. Die Betriebsart wird entweder von SEHAD oder durch einen nicht dargestellten Zweistellungskippschalter auf der Systemtafel gesteuert. In der Stellung für einen Zyklus erregt dieser Schalter Torschaltungen und Schaltungstrigger teilweise, die weiter durch Steuerimpulse für einen Zyklus aus einer von mehreren Quellen (d. h. vom Druckknopf

PO 9-68-011 909883/1546

BAD ORIGINAL

START Takt auf der Tafel ) gesteuert werden, um einen und nur einen Oszillatorimpuls aufgrund eines jeden Steuerimpulses von der dann tätigen Steuerquelle auf den Zählerring zu geben« »

Zentraleinheit r Datenfluss im Lokalspeicher

Bei Anordnung gemäss Fig. 5 zeigen die Fig. 5A-5C die Organisation der Zentraleinheit (CPU) einschliesslich der Register, des Lokalspeichers und der Recheneinheit (ALU) für die interne Verarbeitungsfunktion (CPU-Modus od. Betrieb). In dieser Beziehung sollte eine Unterscha dung getroffen werden zwischen der Gesamtsteuerungs-Ver arbeitungsfunktion (CPU-Betrieb) und der teilweise zentralen, teil weise peripheren E/A-Funktion (E/A- Betrieb) der Zentraleinheit.

Die E/A-Funktion fordert von der Zentraleinheit die Ausführung einer E/A-Instruktion im CPU-Betrieb zur Herstellung eines Operations- , Verbindungsweges zwischen dem Speieher (Fig. 6A-6F) und einem' E/A-Gerät über einen E/A-Kanal (Fig. 7A) . Nach dem Aufbau dieses Weges funktioniert der Kanal jedoch unabhängig von der CPU und führt die E/A-Funktion aus, wobei er für kurze Zeitabschnitte während des Austausches von Informationen mit dem Speicher in sicherer Verbindung mit der Zentraleinheit steht. Im CPU-Betrieb wird die Zentraleinheit von codierten Programminstruktionen aus dem Haupüpeicher gesteuert, wobei diese Instruktionen von Mikroprogrammen decodiert werden. Der Kanal wird durch interne Bauteile und Kommandos gesteuert (letztere unterscheiden sich in Format und Funktion von Instruktionen der Zentraleinheit), die ebenfalls aus dem Hauptspeicher stammen.

Wenn die Kanäle -wieder getrennt werden, nachdem die Zentraleinheit im CPU-Betrieb die Inrtruktion zur Errichtung einer ersten Verbindung ausgeführt hat, führt die Zentraleinheit im CPU-Betrieb die nächste

PO9-68-011

909883/1546

Inst ruktion aus (Eingabe-Ausgabe, Rechnung oder dergl.) und der Kanal holt weiter seine Kommandos und führt diese durch kurzzeitige Verbindungen mit der Zentraleinheit im E/A-Betrieb aus. Wenn eine neue Verbindung zur Zentraleinheit oder zum Hauptspeicher benötigt wird, unterbricht der Kanal das gerade laufende Programm mit einer E/AUnterbrechung . Bei seinen kurzzeitigen Verbindungen mit der Zentraleinheit zur Kommandoauswahl und- ausführung unterbricht der Kanal jedoch nicht das Instruktionsprogramm der Zentraleinheit, sondern er unterbricht die Zentraleinheit durch eine BREAK-IN-Aktion, in welcher er mit der Zentraleinheit im E/A-Betrieb während einiger Zyklen in Verbindung tritt, ohne die Betriebsprogrammbedingung für die Zentraleinheit wesentlich zu verändern (z. B. wird die Instruktionsadresszahl nicht verändert), so dass die Zentraleinheit hirterher das unterbrochene Mikroprogramm wieder aufnehmen kann, indem sie auf einen der Puffer-ROARS 70-76 der Fig. 4 Bezug nimmt.

Grundelemente des Rechenteiles der Zentraleinheit sind einmal der 36-Bit -(ein Wort) Paralleladdierer 100 und die 9-Bit (ein Byte) . breite Schiebe schaltung 101. Ein Byte einer CPU-Information besteht aus einem Paritätsbit und 8 Erkennungsbits. Ein Wort besteht aus 4 Bytes. Der Addierer arbeitet mit paralleler binärer Addition von zwei Wortdarstellungen (X, Y). Er stellt aus s erdem einen einfachen parallelen Übertragungsweg von einem Register zum anderen dar (Y nach Z und Y nach Z), um Wörter zwischen den Registern zu verschieben mit und ohne eingeschobene Verschiebungen von einer oder 4 Bitstellen. Die Schiebers chaltung handhabt logische Verknüpfungen und Übertragungen von Byteoperanden (8 Bits + Parität) in Gruppen von entweder einem ganzen oder einem halben Byte und die dezimale Addition von Zahlen in Gruppen von ganzen Bytes » Somit kann die Schiebers chaltung an ihrem Ausgang W die Funktionen UMiD, ODER oder die dezimale Summenfunktion ihrer Eingangsbytes U und V erzeugen. Ausserdem kann sie Halb-Bytes von ü und V zu einem vollen Byte kombinieren und Halb-Bytes nach W verschieben ader umsetzen , die an V gegeben werden.

9Q9883/t546

Docket PO 9-68-Q11

. - 34 -

Der Addierer enthält im seinem X-Eingang eine Schieber schaltung und einen E cht/komplement-Wähler in seinem Y-Eingang .

Die Schiebe-Dezimaladdierschaltung umfasst einen Wähler für das echte bzw. das Komplementbyte und eine Halbbyte-Kreuz-Ve rbindungs schaltung in ihrem Eingang V sowie Ausgangsverriegelungsschaltungen (W).

Eine 4-Bit-Schiebeschaltung stellt einen SignaTverSchiebungsweg dar, der parallel zum Addier er-Schaltweg verläuft, der seinen verschobenen "bereichsinternen" Ausgang auf die Addierer-Ausgangsverriegelungen (Z) und den Ausgang seines 4-BitSrUberlaufs entweder auf das Halbbyte-Register F oder das Halb.byte-Register G gibt. Nur der Addierer oder die 4-Bit-Schiebe schaltung , aber niemals beide, ist in irgendeinem Zyklus durch die MikroinstruktionsSteuerungen mit den Verriägelungsschaltungen Z verbunden.

Die Leitung 104 vom Addierer-Ausgang Z stellteine Parallelwortverbindung von den Verriegelungen Z zu den zu den Registern der Zentraleinheit (z. B. A, B, C, D, CPU-Schluss el, CPU-SAR₁ E/A-Schlüssel E/A-SAR, PSW-Reg) sowie zur Zentraleinheit und den E/A-Registern im Lokalspeicher dar, wobei die letztere Verbindung über die LS-Puff er register läuft. Die Schiebe-Ausgangs-Leitung 105 verbindet den Ausgang des Schiebe-Dezimal-Addierers mit Byteabschnitten der Wortregister in der Zentraleinheit sowie mit den Registern A und C und mit bestimmten Byte-Positionen der Lokalspeicher-Wortregister.

Die allgemeinen Register und die Gleitkommaregister sind in dem 64 Wörter grossen Lokalspeicher 106 der Zentraleinheit enthalten» Dieser Speicher wird auch dazu benutzt, bestimmte Kanalsteuerwörter festzuhalten. Der in die Abschnitte 107 A und 107 B unterteilte E/A-Lokalspeicher 107 dient ausserdem zum Speichern zusätzlicher Kanisteuer-

Docket PO 9-68-011 9 09 883/Ϊ546

Wörter und ζ. B. auch als Puffer für E/A-Daten, ,die zwischen den ein Byte grossen Wahlkanalpuffern (Fig. 7A) und dem in den Fig. 6A-6F gezeigten Hauptspeicher system übertragen werden. Diese Lokalspeicher haben direkte Datenübertragungswege zur Recheneinheit und Datenempfangswege von den Ausgangsleitungen 104 und 105 und vom Instruktionspuffereyetem 108 über den externen Schalter . Der Instruktipnspuffer 108 umfasst drei Instruktionswortregister 108 A, 108B, und 108 C, und zwei Halbwort-Zusatzregister 109 und 110, die zusammen mit den Instruktionszählern 11IA und HlB und dem Instruktions-Hol-Statusregister 112 dazu benutzt werden, die Programm-Makroinstruktionen der Zentraleinheit in einer Vor verarbeitung schnell zu handhaben.

Unter Steuerung der durch das In Fig. 4 gezeigte ROSDR geleiteten Mikroprogrammen erhält das in den Fig. 5A-5C gezeigte System im CPU-Betrieb abwechselnd mit einer gewissen Überlappung Instruktionen aus dem in den Fig. 6A-6F gezeigten Hauptspeicher entsprechend der durch das Adressregister des CPU-Speichers 113 gelieferten Adresse zum Puffern dieser Instruktionen in der-Pufferkette lG8./y^und i08C, um die nächsten Instruktionsadressen zwecks direkterem Zugriff zu den CPU-Schaltungen in den Instruktionszählern 11IA und HlB zu puffern, wobei ein zusätzliche Puffermöglichkeit im Zähler HlC zur Verfügung steht, und zu Ausführung der Funktionen, die für die Ausführung der Instruktionen der Reihe nach erforderlich sind.

Leitungen, die an verschiedenen Punkten in den Fig. 5A-5C mit "MP/RE" bezeichnet sind, dienen abwechselnd zum Kuppeln mehrerer Zentraleinheiten zu einem Mehrfachverarbeitungssystem oder zur Abgabe von Status-• informationen an das in Fig. 4 gezeigte Steuersystem, verbunden mit der automatischen Wiederholung (RE) von Mikroprogrammabschnitten , die hinter dem Auftreten von vorübergehenden Fehlern folgen.

Docket PO 9-68-011 909883/1 5 4 6

Die meisten Operationen des CPU-Grundsystems sind auf der Basis eines Mikroprogramme^ wiederholbar. Ein Maschinenprüffehler , der , während einer Routine "I-Holen" auftritt ( die allen Instruktionen _i

gemeinsame Routine zum Leeren und Füllen der Pufferkette 108 und zur Vorbereitung der Ausführung der zuletzt herausgezogenen Instruktion), führt dazu, dass die Ausführung dieser Routine erneut versucht wird, Auf welche Weise das geschieht, hängt von der Instruktion und dem Status ihrer Behandlung zum Zeitpunkt des Auftretens des Fehlere ab. Manche Instruktionen verändern die Usprungsdaten in den Registern der CPU erst im letzten Zyklus ihres Ausführungs-Mikroprogrammes· Diese Instruktionen werden erneut ausgeführt von-dem Anfang (I-JJolen) hinter dem Feliler an. Bei anderen Instruktionen, die die sofortige Veränderung von Ur Sprungs daten in den Registern der Zentraleinheit mit sich bringen, sind die Mikroprogramm-Routinen in verschiedene Unterroutinen unterteilt. Die erneute Ausführung dieser Unterroutinen wird versucht, wenn Fehler auftreten, indem man die Zwischen status,-bedingungen der Statusregister 112, 112 A zum Festsetzen von Punkten benutzt, an denen ein Eintritt in die Unterroutine erfolgen kann (1. Mikroinstruktionsadresse). Wenn diese Bedingungen über den externen Schalter 115 und die CPU-Register an die Steuerungen 57 und 58 für die A- und B-Verzweigungen des Systemsteuerabschnittes (Fig. 4) gegeben werden, rufen sie eine durch ein Mikroprogramm vorprogrammierte Wiederholungsoperation hervor, die am gewünschten Punkt begimt.

Der durch das ROSDR gesteuerte externe Schälter 115 gestattet den Zugriff zu zahlreichen CPU-Registern von internen und externen Punkten des Systems einschliesslich anderer CPUs bei Mehrfachverarbeitung, über den Schalter 115 haben ausserdem Zugriff zu den CPU-Registern die Leitungskonsole , das Datenausgangs-Register des in Fig. 6 gezeigten Speichersystems, ein Datenübertragungsweg vom SERAD-

Docket po 9-68-011 909883/1546

Register 30 (Fig. 3B), der Instruktionspufferbereich 108, die Instruktionszahl- und -Statusbereiche 111, 112, der Speicheradressbereich 113 und andere in der Zeichnung angegebene Punkte.

Instruktionen und Daten werderyzwischen den Doppelwort-Speicherpuffern SDR (Fig. 6B und 6E ) und den Ein-Wort-Registern der CPU in Einheiten von einem Wort ausgetauscht. Adressen von Instruktionen und Daten werden über das CPU-Speicheradressregister 113 gegeben. Der Zählteil IHD des Instruktonszählerbereiches 111 erhöht den Wert der Byte-Adressdarstellung der nächsten aus dem Speicher zu holenden Instruktion um 0 oder 4 Einheiten abhängig von der in Verarbeitung befindlichen Funktion. Eine extensive Benutzung der Zusatzregister und der Paritäts-Prüfung stellt Zuverlässigkeit und Wiedergabefähigkeitin jeder CPU-Funktion sicher.

Gemäss der Zeichenerklärung in der Fig. 5C sind bestimmte Verbindungen zwischen Teilen der Fig. 5A-5C schematisch durch Benutzung der angegebenen Zeichen dargestellt. So werden z, B-. Instruktionen aus dem Puffer system 108 in die CPU-Register und den Lokalspeicher über den externen Schalter und Zwischen-Verbindungen bewegt.

In jedem Zyklus der CPU-Operation werden Informations signale von den CPU-Registern (Ä, B, C, D usw.) und/oder Registern im Lokalspeicher 106, 107 A, 107 B über das aus dem Addierer , der Schiebe-Dezimaladdierschaltungen und der 4-Bit-Schiebeschaltungen bestehende Rechensystem übertragen. Erge/iis signale werden über Verriegelungsschaltungen und Systemleitungen 104, 105 auf die Register und/oder den Lokalspeicher zurückübertragen. Gleichzeitig kann eine Information in das Instruktionspuffer sys tem 108 und das Instruktionszählsystem 111 aus dem Speicher und der Leitung D4 öder in die CPU-Register über den externen Schalter gesetzt oder andere Bedingunssignale übertragen werden, die sich auf die Statusregister beziehen, wie z. B. das Statusre-

Docket PO 9-68-011 9 0 9 8 8 3/ 1 S k 6

• - 38 gister 112 und sein Zusatzregister 112 A, die GP-STAT 117 tisw.

Die Steuerbeziehung zwischem dem ROS- Steuer system, der Fig, 4 zum CPU-System der Fig. 5A-5C wird Mar, wenn man berücksichtigt, dass Signalübertragungen von Registern auf die Recheneinheit und auf Register gesteuert werden durch T or schaltung en, die ihrerseits wieder durch Ausgangs signale des ROS-Systems im ROSDR (Fig. 4) gesteuert werden.

Die in Fig. 5B gezeigten Register A, B, C und D sind Ein-Wort-Register, welche als direkte Arbeitsregister für solche Funktionen wie das Halten von Operandendarstellungen einer gerade ausgeführten Instruktion oder das vorübergehende Festhalten Von Instruktioiisadress-Erkennurigsdarstellungen benutzt werden, die von dem weitergeschalteten IHD (Verbindung externer Schalter-Register, dargestellt durch eine eingekreiste "1", beachten) freigegeben wurden, während das CPU-Speicheradressregister 113 und seine Verbindung zum Instruktionspufferbereich 111 durch andere Funktionen belegt sind.

Die Möglidakeit, einzelne Bytes in die und aus den Registern A und C zu leiten, gestattet der CPU die Manipulation einzelner Bytes wahlweise innerhalb von WortsignalfeHern und durch Bytemanipulation auch die gleichzeitige Ausführung oder die Simulation von OperatiO/βη anderer Rechensysteme, die nicht auf Wortbasis organisiert sind.

Die Register F und G in Fig. 5B können dazu benutzt werden, einen durch Schiebeoperationen erzeugten Überlauf hexadezimaler Zahlen festzuhalten. Das Register F kann ausserdem dazu benutzt werden, während Gleitkomma-Rechenoperationen eine Schutzzahl festzuhalten (eine Schutzzahl ist die wertniedere hexadezimale Zahl eines 7-stelligen Bruches . die festgehalten wird, um die Genauigkeit des Endergebnisses zu erhöhen), Ausserdem kann der Inhalt der Register F und G vertauscht Docket PO 9-.68-QU 9 O 9 8 8 3 / 1 S 4 6

-"39 -

werden. Die Register F und G können aus sei-dem als kombiniertes Register zum Speichern eines Byte aus Ergebnisdaten benutzt werden, die vom Addierer oder der 4-Bit-Schiebeschaltung auf die Addierer-Ausgangsverriegelungen (Z) übertragen wurden.

Das Register Q ist ein Ein-Bit-Register, welches das Uberlauf-Bit enthält, das sich aus der Verschiebung der 1-Bit-Schiebeschaltung im Eingang X des Addierer systems 100 ergibt.

Durch nicht dargestellte Einrichtungen benutzt der 4-Bit-Schiebeschalter die Schaltungen für Paritätsvorhersage und -prüfung des Addierers zur Paritätsprüfung der 4-Bit-Schiebe-Ausgänge . Da Addier und Schiebeschaltung eich im Betrieb gegenseitig auschliessen, ruft,diese Benutzung keine Konflikte hervor. . ι

Die Verriegelungen und Leitungen des Systemswerden als Verzögerung benutzt, um den Datejftuss durch die Systemschaltung zusammen rait dem durch den Taktgeberteil 78 des Steuerteiles 12 (Fig. 4) erzeugten Systemtakt zeitlich so zu steuern, dass "Fehlerbedingungen " vermieden werden. Eine derartige'Fehlerbedingung " tritt z.B. auf, wenn Ergebnis-Ausgangssignale der Recheneinheit die entsprechenden Argumenteneingänge zu derselben Schaltung während eines Zyklus "überrennen·¹ und dadurch unerwünschte Änderungen in den an die Schaltung gegebenen Argument-Signalen hervorrufen.

Die Register Rl und R2 (Fig. 5A) werden entweder zusammen als ein 8-Bit grosser Zähler oder getrennt als zwei 4-Bit-Zähler verwendet. Diese Register sind mit dem Instruktionspuffersystem 111 verbunden zur Aufnahme der allgemeinen Registeradressen (Rl , R2), die in den Instruktbnsfeldern angegeben sind. Die Register sind ebenfalls mit der Schieberausgangsleitung 105 verbunden, um an den logischen Behandlungsund Dezimal-'Addilionsfunktionen der Schiebeschaltung teilzunehmen. Der

Docket 9-68-011 909883/154 6

Inhalt der.Register Rl, R2 kann in der entsprechenden Phase der Zentraleinheit über die mit einer eingekreisten "5" bezeichnete symbolische Verbindung auf das LSAR übertragen werden. Dadurch wird die Adress-* wahl eines gewünschten Registerteiles des Lokalspeichers 106 festge- '^] legt, der in seihen Elementen die allgemeinen Register, die Gleitkommaregister und andere Register enthält,- welche von der Zentraleinheit bei der Instruktionsbehandlung benutzt werden.

Ein Lokalspeicherregister 118 (Fig. 5A) stellt einen weiteren Puffer für die Datenbewegung von den CPU-Leitungen oder externen Schaltern zum CPU-Lokalspeicher 106, dem E/A-Steuerwort-Lokalspeicher 107A und dem E/A-Lokalöpeicher 107 B dar. Durch eine weitere PufferStufe im LS-Eingangspuffer 119 wird eine weitere Verzögerung zur Vermeidung von "Laufbedingungen" in den Bahnen der Lokalspeicherabschnitte, 106 und 107A geschaffen, die die Wiedergabe von Daten aus den Leitungen und externen Schaltern an die Lokalspeicheranordnungen verzögert, so dass die Wiedergabe zeitlich zusammenfällt mit den Schreibphasen der Zyklen. Die Daten aus den Lokalspeicher-Verriegelungßregißtern 118 können in das Lokalspeicherpuff er-Verriegelungsregister 119 gesetzt und dort über die Zeit hinaus gehalten werden, in welcher neue Daten in das Verriegelungsregister 118 gesetzt werden können, so dass die Lokalspeicherteile 106 und 107 bis zu einem vollen Zyklus der CPU Zeit haben, die Daten aufzunehmen.

Ein Lokalspeicher-Adressregister 120 (LSAR) Fig. 5A) dient dazu« die Adressen sowohl der Zentraleinheit als auch des Kanal-Lokalspeichers festzuhalten als Bezugswerte für die Register im CPU-Lokalspeicherteil 106. Die in das Register 120 gesetzten Adressen können entweder vom» ROSDR der Fig. 4, der mit dem Instruktionspuffer 108 verbundenen I-Hol-Schaltung oder von einem Kanal (über den Schieber für das Register Rl, R2 zur LSAR-Verbindung) stammen.

Docket po 9-68:011 909883/1546

Zwei Speicheradressregister 113 und 121 (Fig. 5C) ermöglichen der Zentraleinheit (Fig. 5A-5C) und dem E/A-Kanal (Fig. 7A-7C), gleichzeitig Speicheradressen für die Präsentation an das Speichersystem der Fig. 6A-6F zu geben, ohne dass eines der beiden AdreiSsysterne seine Adressdaten umordnen muss. Somit wird die Wiederaufnahme der Verarbeitung durch die Zentraleinheit von Programmunterbrechungen oder einem BREAK-IN eines Mikroprogrammes nicht behindert durch das Speichern von laufenden Adresswahlsignalen. Die mit den Adressregistern 113 und 121 entsprechend verbundenen Schlüsselregister 122 und 123 enthalten Schlüsselinformationen für den Speicherschutz, die bei Zugriffen zu dem in Fig. 6A-6F gezeigten Hauptspeicher benutzt werden und einen unberechtigten oder fehlerhaften Gebrauch des Speichers (entweder durch CPU-Instruktionsprogramme oder durch Kanal-Kommando programme) sperren.

Die Register Ll, L2 (Fig. 5A) dienen als Weg zur Aufnahme von Teilen des Instruktionsfeldes aus dem Puffer system 108 während der Bearbeitung bestimmter Instruktionstypen, insbesondere von Instruktionen im SI-Format. Bei dieser Behandlung werden Daten im Struktionspuffer 108A über die Register Ll, L2 auf die Schiebe-Dezimal- Addier schaltung geleitet.

Die Register Ll, L2 werden bei der Ausführung von Instruktionen m£t veränderlicher Feldlänge (VFL) im SS-Format als Rest-Feldlängenzähler verwendet. Das ALU-Funktionsregister 124 enthält eine Funktions Steuerzahl. Eine Zahl dieser Form kann über eine in der Zeichnung-nicht dargestellte Verbindung entweder aus dem Operations codefeld einer im Instruktionspuffer 108 gehaltenen Instruktion oder aus dem EMIT-FeId des ROSDR-Steuerregisters der Fig. 4 in dieses Register gesetzt werden.

Der Ä-Byte- Zähler 125 und der C-Byte-Zähler 126 (Fig. 5C) sind selbstständige Zähler, die über die Leitung 104 und das EMIT-FeId des· ROSDR-Steu erregisters auf Anfangsbedingungen einstellbar sind. Diese Zähler

809883/1546

Docket PO 9-68-011

. -42-

ergänzen die leitende Steuerfunktion des ROSDR-Steuerregisters während der Bearbeitung von VFL-Instruktionen „ Effektiv stellen sie Erweiterungen des ROSDR-Steuerfeldes für diesen Zweck dar. Der Inhalt der Zähler kann auch als Verzweigungsbedingungseingang für die A-Verzweigungsschaltung 57 und die B-Verzweigungsschaltung des Steuerteiles 12 der Fig.4verwendet werden. Vor- und Rückschaltung der Zähler werden vom ROSDR-Ausgang gesteuert.

Das Puffersystem 108 A - C (Fig. 5C) gestattet zusammen mit dem Steuerteil der Fig. 4 und den Statusregistern des Systems der Zentralein-

^ heit, die Darstellungen mehrerer Instruktionen aus dem Haupt spei ehe r-

system der Fig. 6A-6F vorher zu holen, wobei sich dieses vorherige Holen der Instruktionen mit den. Funktionen überlappt, die zum Decodieren einer gerade wirksamen Instruktion notwendig sind. Die drei ein Wort grossen Instruktions-Pufferregister 108 A , 108 B und 108 C puffern bis zu drei vorher geholte Instruktionswörter für die sofortige Abgabe an den Steuerteil und die Zentraleinheit durch die Verbindungen zum externen Schalter, welche durch die eiixgekreisten Zahle:a 3 und 4 dargestellt sind. Instruktionsdaten gelangen in den Pufferbereich durch die Register 108B und 108 C und werden später in das Register 108 A verschoben. Die eigentliche Decodierung erfolgt unter Bezug auf den Inhalt des Registers

ψ 108A, wobei die Operations codes aus den Positionen 0-7 dieses Registers

genommen und über die mit 117 bezeichneten Signale an die Funktions-Ver zweigungs Steuerungen 60 des Steuerteiles der Fig. 4 geleitet werden.

Die Instruktionspuffer-Zusatzregister 109 und 110 geben die Möglichkeit; das Op-Code - Feld und die Bezeichnungsfelder für die allgemeinen ile gister Rl und R2 des Instruktionsinhaltes des Registers 108 festzuhalten und so die mögliche Notwendigkeit einer Instruktionswiederholung vorwegzunehmen, unmittelbar nachdem diese durch eine nächste Instruktionsinformation versetzt worden ist, die vom Register 108 B oder 108 C kam. Zwei derartige Stützregister sind vorgesehen, damit die für eine Wieder -

903 8 8 371546

Docket PO 9-68-011 "°

holung festgehaltene Information selbst weiter festgehalten werden kann für den Fall, dass bei der Wiederholung ein Fehler auftritt. Somit fliessen festgehaltene Instruktionsdaten normalerweise vom Register 108 A zum Zusatzregister 110 und nur bei Benötigung für eine Wiederholung werden die Informationsdaten vom Zusatzregister 110 auf das weitere Zusatzregister 109 übertragen. Das Register 110 bleibt dadurch für die Aufnahme weiterer Informationen vom Register 108A zur Verfügung für die Unterstützung der Instruktion, welche der wiederholten Instruktion folgt.

Die Inotruktionszähler im Bereich 111 bilden ein« Kette von Pufferregistern UlB, IUA und-HlC, die mit den Speicheradressregistern 113 (CPU-SAR) und 121 (E/A-SAR) verbunden sind.

Der Zähler lll*(Fig. 5C) enthält die laufende Inetruktidnsadresse. Bei Verarbeitung von Instnktianen wird diese Adresse entweder um 0 oder um +4 Einheiten im Byteadr ess wert weiterge schaltet durch das weitergeschaltete Register HlD und diese Adresse dann auf das CPU-Speicheradressregister 113 tibertragen. Mit der so fortgeschriebenen Instruktionsadresse adressiert die Zentraleinheit Instruktionen , die der Reihe nach im Hauptspeicher (Fig. 6A- 6F) stehen und zwar entsprechend der gerade in Verarbeitung befindlichen Programmfunktion. Verzweigungsoperationen erfordern das Einsetzen einer Verzweigungsadresse für die normalerweise verwendete fortgeschriebene Adres-se.

Das PSW.Register enthält Teile des laufenden Programmstatuswortes (PSW) . Dieses Wort bestimmt den allgemeinen Betriebszustand der Verarbeitungseinheit. Zahlreiche Register und Statustrigger des in den Fig. 5A-5C gezeigten Systems sind durch nicht einzeln dargestellte Ver-

Ct

bindung en mit der A-Verzweigungs-Bedingunsschaltung 57 und der B-Verzweigungsbedingungsschaltung 58 des in Fig. 4 gezeigten Statusteile_s verbunden und bestimmten dadurch die Operationsfolge des Steuerteiles und

PO9-68-011 908883/1546

.- 44 -

der Zentraleinheit entsprechend dem momentanen Systemstatus. Viele dieser Register sind auch über die Verbindung "X-Leitung " zum Speicher mit dem Hauptspeicher (Fig. 6A-6F) verbunden.

Die Signale werden durch die verschiedenen Elemente des in den Fig. 4 SA und 5B und 5C gezeigten Systems unter Steuerung der 8 Taktimpulse geleitet, die durch den Taktgeberring im Taktteil 78 des Steuerteiles der Fig. 4 erzeugt werden. Zu den Signalen, die festgestellt und auf Fehler sehr zeitig in jedem CPU-Zyklus geprüft werden, gehören: der ganze Inhalt des ROSDR der Fig. 4, decodierte Steuersignale, die aus den SS-Feldern und den MISC-Feldern des ROSDR abgeleitet werden ( die Decodierung ist in der Beschreibung der Fig. 4 enthalten, obwohl sie nicht extra dargestellt ist), die Eingangs signal« Xj Y, U, V zu der Recheneinheit (Fig. 5A 5B), das LS-Register 118 , (Fig. 5A) und die aus dem MISC-FeId des ROSDR abgeld teten Steuersignale für den externen Schalter (Fig. 4 und 5B) . .· , "

Zu den im Mittelteil des CPU-Zyklus festgestellten und geprüften Signalbedingungen gehören : der Inhalt des nicht dargestellten und in der Beschreibung des in Fig. 4 erwähnten Registers LA-ROSDR, logische Ergebnissignale aus der Verschiebe schaltung und dem Addierer, die Bedingung von GP 117 (Fig. 5B), das Setzen der Lokalspeicherregister LSAR (Fig. 5A), der Ausgang des externen Schalters (Fig. 5B) der Inhalt des Instruktionszählers 11IA (Fig. 5C) und die Stellungen der Zählerregister L und R (Fig. 5A).

In den CPU-Zyklen werden später die folgenden Signale aufgestellt I

und geprüft : Das Ausgangssignal des Adresswahlweges 62 (Fig. 4) ' ' auf den WaJilleitungen 62 A und 62B und ROAR, der Status dee Anzapfregisters 86 (Fig. 4), die Taktimpulse für die Zyklen der ROS-Matrizen (Fig. 4), die Ausgangs signale auf den Leitungen W und Z (Schiebe- und Addierer-4-Bit-Schiebeausgänge, Fig. 5A, 5B), A-

Docket po 9.6β-οΐΐ 909883/1546 ■

Byte- Zähler 125 und C-Byte- Zähl er 126 (Fig, 5C), Eingangs signale zu ,den Speicheradressregistern 113 und 121 (Fig. 5C) und eventuelle Eingangssignale zur Zentraleinheit von den Speicher- und Kanalsystemen der Fig. 6A-6Fund 7A- 7 C.

' Ausser den it den Fig. 5Ä - 5C gezeigten Status-Steuer elementen sind ■folgende nicht dargestellte Steuerlemente im System vorgesehen. ;

a. Ignorier schaltungen - zwei Verriegelungen, die bei Bedarf die Abfühlung aller Datenfehler ( im System der Fig. 5A-5C) blockieren.

b. Hauptprüfverriegelung - eine Verriegelung , welche den Wiederhölungsstatus des Systems angibt. Wenn sie eingeschaltet isf,

. , sperrt diese Verriegelung alle Schreibfunktionen für den Lokalspeicher , den Hauptspeicher und die Zusatzregister, die normalerweise den Wiederholungsstatus enthalten. Diese Verriegelung wird durch das Abfühlen eines Fehler s eingeschaltet und entweder unter Mikroprogrammsteuerung oder durch Druckknopfbetätigung ausgeschaltet.

c. Wiederholungs-Ablaufverriegelung steuort nach Einschaltung durch Fehlerabfühlung bestimmte Verzweigungen des Mikroprogrammes. Sagt dem Mikroprogramm effektiv, dass ein Fehler bei der Wiederholung einer CPU-Funktion aufgetreten ist und hilft so, dauernde von intermittierenden Fehlern zu unterscheiden.

d. Ein N-Zähler - zählt de Anzahl von aufeinander folgenden Fehlern, die während, einer CPU-Funktion auftreten und ist daher ein wichtiges Element für die Bestimmung, ob die Funktion wiederholt werden soll oder das System für Wartungszwecke

Docket PO 0-68-011

angehalten oder der Statu3 überwacht und an externe Geräte durch die Kanäle oder die SERAD-Konsolenübertragungsein- heit übertragen werden soll. Wenn eine CPU-Funktion erfolgreich bis zum Ende wiederholt wurde, wird der N-Zähler unter Steuerung eines Mikroprogrammes zurifckgesetzt,

e. Eine Blockstartverriegelung - hält den Status der Maschine in einer nicht korrigierbaren Fehler situation fest. Diese Verriegelung wird eingeschaltet, wenn der N-Zähler einen Höchstwert erreicht oder wenn ein Signal von der Mikroprogrammsteuerung empfangen wird, welches einen Stop-Mikrobefehl darstellt. Die Verriegelung wird nur durch die logische Rückstellung des Systems (Drucktaste) ausgeschaltet.

f. Prüfpunktregister - zwei Prüfpunktregister definieren Eingangspunkte für ein Mikroprogramm (Adressen des Steuerspeichers ROS, Fig. 4) für die Wiederholung einer Funktion. Das Prüfpunktregister 1 läuft ganz unter Mikroprogrammsteuerung und dient der Beeinflussung der Mikroprogramm-Adressierungsschaltung 56-58 (Fig. 4) , um die ROS-AdressierungsSteuerungen wahlweise entsprechend den Fehlerbe-

^ dingungen auf eine frühere Stellung zurückzusetzen. Bei kom

binierter Verwendung bestimmen die zwei Register die nach einem Fehler zu unternehmenden Schritte.

g. Überlappung - wenn der Speicher während bestimmter CPU-Funktionen nicht belegt ist, wird vom ROSDR in Fig. 4 ein Mikrobefehl abgegeben, der dem Kanalsystem gestattet, mit/ den Sp ei eher zyklen zu beginne n, bevor ein BREAK-IN auftritt.

Speichersystem (Fig. 6A- 6F)

Bei Anordnung gemäss Fig. 6 zeigen die Fig. 6A- 6F das Speicher-

9098 83/1546

Docket PQ 9-6S-OiI · '

• BAD

system, das die meisten Daten enthält, welche durch die Verarbeitungsund E/A-Anlagen der Fig. 5 und 7 unmittelbar benutzt werden.

Der Hauptspeicher umfasst eine Anzahl von Hauptspeicher matrizen mit grosser Kapazität und relativ langsamen Zugriff (z. B. Kernspeichermatrizen mit Zugriffzyklen von 200 Microse K^, die in Fig. 6 F mit der Nr. 200 bezeichnet sind, und einen mit der Nr. 201 in Fig. 6D bezeichneten HilfsSpeicher kleinerer Kapazität mit schnellem Zugriff (z.B. aus Speicher--Flip-Flop-Schaltungen irit gemeinsamen Adress-Torschaltungen und Leitungen sowie einer Zykluszeit von etwa 230 nanosec).

Die groseen Hauptspeichermatrizen 200 mit langsamen Zugriff umfassen Datendarstellunge/Wischen 230 000 und 128 000 Bytes (Viertelwort) und eignen sich zur weiteren Ausdehnung . In die Hauptspeichermatrizen . , 200 hereinkommende und diese Matrizen verlassende Daten müssen durch den in Fig. 6E gezeigten Speicheradapter und durch Teile der in den Fig. 6A-6D gezeigten Leitungssteuereinheit BCU laufen. Der 2048 Wörter umfassende Pufferspeicher 201 mit schnellem Zugriff - (2048 Wörter = 8192 Bytes = etwa "8K"-Bytes) und seine Steuerungen sind in der BCU enthalten.

Die BCU reguliert den Fluss von DatensignaldarStellungen zwischen dem Hauptspeicher 200 und dem Pufferspeicher 201 sowie zwischen der Zentraleiriheit und den Kanälen, gezeigt in den Fig. 5 und 7, sowie den Speichern 200 und 201 zur Reduzierung der zur Wiedergewinnung von gespeicherten Informationen benötigen durchschnittlichen Zugriffszeit.

Die Matrizen 200 und 201 sind in Abschnitte von 4096 Bytes unterteilt, welche "Bücher" genannt werden. Die Bücher sind in Abschnitte von Bytes unterteilt, Seiten sind in 16 Byteblocks unterteilt. Somit enthält eine Seite 2 Blocks (8 Wörter oder 32 Bytes) und ein Buch in jedem Speicher 128 Seiten.

909883/1B46

Docket PO 9-68-011

- 48 - ■

Informationen werden aus dem Hauptspeicher 200 in den Pufferspeicher 201 in Blockeinheiten von vier Wörtern und zwischen einem der Speicher und der Zentraleinheit oder dem Kanalsystem in Einheiten von einem Wort bewegt. Jeder Seite im Hauptspeicher 200 sind zwei feste Seitenteile im Pufferspeicher 201 zugeordnet , und zwar einer im oberen und der andere im unteren 4K-Teil, Somit braucht man beim Suchen eines Informationswortes aus einer Adreßstelle in dem aus Haupt- und Pufferspeicher bestehenden Speichersystem nur zu wissen, ob der^ betreffende Block gegenwärtig im entsprechenden Puffer_jspeicherblock dargestellt wird, und man muss die Seite kennen, um den Zugriffs zyklus zum Informationswort abkürzen zu können. Informationen über den Status der Pufferspeicherabschnitte werden durch das nach-' folgend beschriebene Verzeichnis 204 gegeben.

Die in den Fig. 6A-6D gezeigte BCU kann bis zu 4 Speicher-Adaptereinheiten des in Fig. 6E gezeigten Typs aufnehmen und damit bis zu 8 Hauptspeichermatrizen 200 mit grossem Volumen und langsamen Zugriff .

Die in den Speicher einzugebende Information wird zuerst an die BCU gegeben, und zwar auf der X-Verlängerungsleitung 202 (Fig. 6A) der in Fig. 5B gezeigten Leitung ¹¹X-Leitung zum Speicher". Die aus dem Speicher herausgeholte Information verlässt diesen über einen AO-Schal- Ψ ter (Fig. 6D) und tritt am externen Schalter (Fig. 6B, 7B) in den Datenfluss des CPU-Kanals ein. Eine so herausgeholte Information wird in parallelen Doppelwortgruppen von 64 Bits an den externen Schalter gegeben und die gewünschten Wörter werden aus diesen Gruppen einzeln ausgewählt.

Speicheradressen wö*den von dem in Fig. 5C gezeigten SAR auf der CPU-I O-SAR-Leitung 203 (Fig. 6A) an die BCU ,übertragen. Die Erweiterengen "entferntes SAR" des Adressweges 203 (Fig. 6A) gestrichelt dargestellt ) gestatten die Adressierung des Speichersystems durch meh-

Docket po 9-68-011 909883/1546 .

- 49 -rere Zentraleinheiten bei Mehrfachverarbeitung.

Bei Abruf operationen wird die Information vorzugsweise aus dem Pufferspeicher 201 entnommen, und der Haupt$>eicher durchläuft keinen Zyklus, wodurch der Abruf -Zyklus effektiv reduziert wird. Wenn die Information nicht im Pufferspeicher 201 steht, durchläuft der Hauptspeicher 200 einen Zyklus und der Pufferspeicher 201 zwei Zyklen, um einen Informationsblock in den Pufferspeicher in einem zugewiesenen Seitenbereich zu übertragen (Pufferseiten werden zugewiesen, wenn ein erster Zugriff zu einer nicht zugeordneten Seite erfolgt, obwohl Übertragungen auf der Basis eines Blocks oder einer Halbseite erfolgen).

Bei Speicher Operationen wird die CPU-Operation gleichzeitig in den Hauptspeicher und den Pufferspeicher eingegeben. Zu diesem Zweck durchlaufen die beiden Speicher ihren Zyklus mit unterschiedlichen Geschwindigkeiten, wenn ein Speicher-Mikrobefehl vom CPU-ROSDR kommt. Die Kanalinformation wird nur im Hauptspeicher gespeichert. Die Verbindungen zum Speicher werden nachfolgend genauer beschrieben.

Bei einer Hol-Operation bestimmen das· Indexregister 204, die Adress-Decodier schaltung 205, die Vergleicher schaltungen 206-207 und die Deco die-r schaltung 2,QlA (Tig* ^C und 6D) die Abwesenheit oder Abwesenheit der adressierten Information im Zusatzspeicher 201» Ist die Information vorhanden,, wird sie schnell aas dem Speicher 201 entnommen unds der !Langsame Hauptspeicher 200 führt keinen Zyklus aus. Steht die Information, nicht im Zusatzspeicher, führt der Haupt spei eher einen Zyklu-s auiS^ um den Block, hervarzubringen;, der die gewünschte Informatioiii enthält,, und¹ der Zusatzspeieher- führt zwei Zykle_n aus,, um den; Block an der entsprechenden; AdressiStelle. z.u- speichern-. Gleichzeitig, wird; der adresisietpte¹ Teil der* Införmatf on an die anfordernde Addressquelle (CP-U; odter Kanal); übeirtragea und eine Zuordnwngssbez^eichnung irt das Indexregister gese-tzt,, ηΐϊΐ die Blo^ekübertragujitg zu kennzeidtauen;

Docket PO 9-68-011

(und.wenn nötig die Seitenzuordnung ζ. B. zum. ersten Bezugspunkt auf einer Seite).

Auf nachfolgend beschriebene Weise wird festgestellt, ob die zu.holende Adressinformation im Zusatzspeicher steht. Der Teil der Adresse, welcher die Seitenposition angibt, wird durch die De codier schaltung

205 decodiert und so aus dem Indexregister zwei Sätze von dort gespeicherten Adressangaben erzeugt. Ein Satz ist mit dem oberen Teil des Registers 201 und der andere mit dem unteren verbunden. Jede Anzeige umfasst eine Buchadresse, zwei den beiden Blocks der zugehörigen Seite zugeordnete Gültigkeitsbits und ein Ausführungsgenehmigungs-Bit. Die beiden Buchadr ess angaben werden in den Schaltungen

206 und 207 mit dem Buchadressteil der Adresse auf der Leitung 203 verglichen. Bei einem bestätigenden.Vergleich werden das Gültigkeitsund das Ausführungsgenehmigungs-Bit der übereinstimmenden Anzeige durch die Schaltung 206 oder 207 untersucht. Wenn die dem adressierten Block zugeordnete Gültfkeits-Bitanzeige "1" ist, ( und damit besagt, dass die Information in der entsprechenden Zusatzspeicherstelle gespeichert ist) und das Ausführungsgenehinigungs-Bit auch auf "1" steht ( und damit anzeigt, dass die Information unter dieser Zu satz Speicheradresse gegenwärtig dieselbe istwie die unter der entsprechenden Hauptspeicheradresse), wird die Information aus dem Zu satz spei eher 201 entnommen, indem die Adresse auf der Adressierung vollständig decodiert wird und der obere / untere Teil des Zusatzspeichers entsprechend dem-"Tisgangssignal der .Vergleicherschaltungen 206, 207 gewählt wird« Das auf der adressierten Stelle des Speicher 201 entnommene Doppelwort aus 64 Datenbits und 8 ParitätsMts wird über den

^ 208 auf den externen Schalter der Zentraleinheit übertragen» wo eines der beiden Worte für den Eintritt in die Zentraleinheit; amsgewäMt' wird.

Wenn die Ver gleicher schaltungen 206₁ 207 anzeigen, dass die zu holende

po 9-&g-on tGS8S3/t646

Information im Zusatzspeicher 201 nicht vorhanden oder auf dem neuesten Stand ist, wird der Hauptspeicher 200 adressiert. Es wird die aus vier Wörtern bestehende Information eines ganzen Blockes abgerufen und in den Zusatzspeicher 201 über die Adapter-Ausgangs- ■ torschaltung der Fig. 6E, den BCU-Eingangsschalter und das SDR-Register der Fig. 6B geleitet. Gleichzeitig wird der tatsächlich adressierte Teil der Information über den Schalter 208 und seine Umgehungsverbindung zu den Versorgungsleitungen des Speichers auf den externen Schalter der CPU gegeben. Bei diesen Übertragungen wirdder entsprechende Teil des Indexregisters durch Verändern ng des entsprechenden dem übertragenen Block zugeordneten Gültigkeitsbits und bei Bedarf auch der Buchadresse und des Ausführungsgenehmigungsbits auf den neuesten Stand gebracht. Die zuletzt genannten Schritte sind erforderlich, wenn die adressierte Seite gegenwärtig' nicht im Speicher 201 steht oder wenn sie dort steht und sich nicht auf dem neuesten Stand befindet (Ausführungsgenelimigungs-Bit vorher auf ¹¹O" gesetzt).

Die in Fig. 6D gezeigte Puffer-Zuordnungsschaltung 209 bestimmt eine Änderung der Handhabung des Indexregisters (neue Platzzuteilung im Zusatzregister 201). Diese Schaltung wird eingeschaltet durch die Vergleicher schaltung 206 und ausgeschaltet durch die Vergleicher schaltung 207 . ine neue Zuordnung ist erforderlich, wenn die Vergleicher schaltungen keine Übereinstimmung des Buches anzeigen. In solchen Fällen bestimmt die die letzte vorhergehende Benutzung des Zusatzspeichers 201 reflektierende Schaltstellung die Raumwahl (aus - oben, ein - unten) , wenn nicht die zugehörigen Bits für Gültigkeit und Ausführungsgenehmigung in der zugehörigen Seitenposition des Indexregisters anzeigen, dass die Seite unter einer Raumadresse belegt und unter der anderen Raumadresse frei ist. In letztgenanntem Fall wird die freie Raumadresse zugeordnet.

Docket PO 9-68-011 9Ο9883/.1546

Wenn somit durch ein ungleiches Yergleichsergebnis der Indexadreeisen eine Übertragung vorn Hauptspeicher auf den Zusatz speicher erfolgt, werden der obere/untere Raum des Zusatzspeichers und die entsprechende Position im Indexregister für den Betrieb bestimmt entweder . * durch die letzte Stellung der Schaltung 209, wenn die Bits für Gültig- *-*-

keit und Ausführungsgenehmigung in der entsprechenden rechten/linken (oben/unten) Position im Indexregister die völlige Leere oder Belegung für beide Räume anzeigen oder durch eine Schaltung , welche durch die Bits für Gültikeit und/oder Ausführungsgenehmigung gesteuert wird, wenn das nicht der Fall ist. · . · ,,

Bei der neuen Zuordnung einer Seite im Indexregister wird die ent- -·, * sprechende Seitenposition des Indexregisters in der rechten/linken Position, die dem gewählffen oberen/unteren Raum im Zusatz speicher entspricht, auf die Buchadresse des neu übertragenen Seitenblocke geändert»,,,V wobei das dem übertragenen Block zugeordnete Gültigkeitsbit i|ad das * ν * ^Λ Ausführungsgenehmigungsbit derselben. Indexposition auf "!"gesetzt und dadurch zumindest teilweise Gültigkeit der Information im entsprechenden Zusatz spei cheraum, reflektiert wird, " " " "

Bei Speicheroperationen (Übertragung der CPU oder deß Kanals auf den Hauptspeicher 200) können Indexregister und Zusatzspeicher geändert werden. Bei einer Speicheroperation der Zentraleinheit kann die zu speichernde Information ausserdem in den Zusatzspeicher gesetzt werden. Das Indexregister wird auf der fortgeschriebenen Seitenposition abgefragt und bei einer Übereinstimmung desBuches und dem Vorhandensein eines Gültigkeitsbtis für den Block wird die auf den Hauptspeicher gegebene Information (von SDR, Fig, 6C und B C U-Ausgangs schalter ) ebenfalls auf den Zusatzspeicher 201 gegeben. Da entweder ein Wort. oder ein Byte bei solchen Operationen benützt wird, wird nur der gewünschte Teil der gewählten Blockposition des Zusatzspeichers mit der Wort- und Byte-Adressinformation zur Veränderung ausgewählt.

Dcoket PO 9-68-011 9Ό 9883/1546 ■

ORIGINAL INSPECTED

. - 53 -

Die Kanäle können Daten nur- in den Hauptspeieher 200 speichern und von dort abrufen. Wenn ein Kanal Daten speichert, wird das Indexregister abgefragt und wenn die Adresse gegenwärtig im Zusatz speicher steht, wird das Block-Qöltigkeitsbits für diese Adresse auf "Q" gesetzt. Das mit der Zahl 209 bezeichnete Spei eher schutz system empfängt die von einem -^ragramm aufgestellte Schutz-Sehlüsselinformation von den in Fig, 5 C gezeigten Schlüsselregistern , um damit festzustellen , ob ein Speicherbeziug vorbestimmte Sphutzzuordnungen verletzt, die durch Schlüssel im Speicher sehutzber eich 210 wiedergegeben werden. Bei 211 Wird die Verletzung eines, solchen Speicherschutzes angezeigt. Wenn eine Verletzung auf diepe Weise angezeigt wird, werden die entweder vom Zus,atzispeieher· 210 oder vom Hauptspeieher 2Q0 der Fig. 6C überr tragenen Daten gesperrt , bevor sie den externe η Schalter'der CPU . durchlaufen können.

Die in Fig, 6D gezeigten Muster- und Konfigurationsregister ermöglichen zusammen mit den gestrichelt dargestellten ESS-Ausgangs- und Ansprachregistern die Benutzung des in den Fig. 6A-6F dargestellten Speichersystem durch mehßre Zentraleinheiten des in den Fig. 5A-5C 'gezeigten Typs bei Mehrfaehverarbeitung . Das Musterregister stellt interne Verbindungen van dem BCU-Ausgangsschalter 215 zu mehreren Speicheradaptern des in den Fig. 6E und 6F gezeigten Typs über die ESS-Ausgangsleitung her. Das ESS-Anspra;hr egister gibt die jeweilige Verbindung einer jeden Zentraleinheit , eines Kanals und eines Speicheradapters in einem derartigen Mehrfach-Verarbeitungssystem wieder.

Der in Fig, 6E gezeigte Speicheradapter ist ein Schaltungsanhang zudem in Fig, OF gezeigten Hauptspeicher 200, Der Hauptspeicher 200 ist in zwei Speicherbereiche 20.0 A und 2QQ B unterteilt, die mit den Schaltungen des in Fig. 6E gezeigten Adapters so zusammenarbeiten, dass Informationen zwischen der in den Fig. 6A-6D gezeigten BCU oder zwischen dem CPU-Kanal und den Hauptspeicherteilen übertragen werden. Der Adapter

„ , _L 9J9J83/1S46 :

Docket PQ 9-68h()ll

umfasst Schaltungen zur Handhabung von FeHeikorrektur codes, die Hamming-Fehlerkorrektur code s erzeugen und verwerten können, während Informationen relativ zum Speicher übertragen werden. Im Speicher 200 werden Informationen in Einheiten von 72 Bits » 8 Bytes geführt, von denen 8 zusätzliche Bits dem Fehlerkorrekturcode dienen und 64 Bits die eigentliche gespeicherte Information darstellen.

Bei einer Speicheroperation hereinkommende Daten werden im Adapter Eingangsregister 230 in Worteinheiten von 32 Bits aulgenommen, die von einem Paritätsprüfbit pro Wort-Byte, also insgesamt 4 Bits, begleitet werden.

er einkommende Wörter werden bei der Einspeisung in das Register auf richtige Byteparität geprüft. Bis zu 5 Wörtern (Wörter 0-4) können im Register zusammengesetzt werden , bevor der Speicherzyklus abläuft.

Die auf das Adapter-Eingangsregister über den BCU-Ausgangsschalter (Fig. 6D) gegebene Information enthält als erstes Wort die zu wählende Adresse und die relativ zu dieser Adresse auszuführende Abruf- oder Speicheroperation. Die anderen 4 Worträume des Registers 230 werden-in Zweiwortgruppen (Wörter 1,2 und 3, 4 ) entsprechend den beiden Hälften 200A und 200B des Hauptspeichers zusammengekoppelt.

Bei einer Speicheroperation durchlaufen die beiden Hälften 200A und 200B des Hauptspeichers bezüglich des Wortes ο und der Wörter 1-4 im Regis-. ter 230 oder Teilen davon gleichzeitig einen Zyklus und werden während der Schreibphase dieses Zyklus auf die gewählte Stelle übertragen. Die Übertragung erfolgt über die Register 231 A und 231 B (Fig, 6F) . B*i« Schaltungen zur Erzeugung des Fehlerkorrektur codes 232A und 232B (Fig, 6F) setzen neu erzeugte FeHerkcorekturcodes in die Codepositionen der Register 231 Auid 231 B, . ,

Bei einer Abruf operation werden 4 Informationswörter (ein -^lock) para«-

909**3/1540

Docket PO 9,68-011

ir r f

Uöl aus den Speicherhälften 200A und 200 B auf die entsprechenden Abschnitte der Adapter -Speicherdatenregister (ASDR) 233 A und 233 B übertragen. In den Schaltungen 234A und 234 B werden neue Fehlerkorrekturcodes errechnet und mit den in den Vergleichern 235A und 235B gespeicherten zusätzlichen Fehlerkorrekturcodes verglichen. Durch die fehlerkorrektur-Decodierer 236A und 236B werden Fehler aufgenommen und auf die Kor ektur einbetten 237A und 237 B gegeben, um das oder die fehlerhaften Bits zu identifizieren und zu korrigieren. Die Einheiten 1S37A erzeugen ebenfalls Byte-Paritätsbiis und leiten die korrigierte ; information mit den zusätzlichen Byte-Paritätsbits und ohne Fehler-

■ ■

kqrrekturcode auf die Adapter-Ausgangsschaltung 238 (Fig. 6E). Die ;;. ^ -Siehaltungett 238 verbinden die BCÜ und die CPU über Abschnitte des in ■la Fig. 6B gezeigten BCü-SDR-Registers 240. Die von der Fehlerkofrek-

tür schaltung 2 37 A und 237B kommende Information wird ebenfalls auf ■die Endmontageregister 231A und 231 B gegeben, die den zusätzlichen Fehlerkorrekturcode, aber nicht die Byteparität enthalten, um den Speicher während der Sehreibphace des Zyklus zu regenerieren.

Alle Speicheroperationen werden durch ein Anforderungssignal eingeleitet» Eine °p©icheroperation, bei welcher die Zusammenfügung von 5 Wörtern im Adapter-Eingangsregister 230 auftritt, muss mit dem Taktgeber der CPU synchronisiert werden. Daher wird im ersten Speicher Üßjtersyklus (CLK 0) von 115 Nanosek. Dauer ein erstes ort von der BCU auf das in Fig. 6E gezeigte Register 230 gegeben, um Adresse und Funktion (Abruf, !Speichern oder dergleichen) festzusetzen. In vier weiteren aufeinanderfolgenden Unterzyklen, die mit den Taktzyklen der CPU zusammenfallen (CLKI-CLK4), werden vier Informationswörter 1-4 in Intervallen von 115 Nanose k. in das Register 230 gesetzt.

Bei einer Abrufoperation bezeichnet ein an die anfordernde BCU abgegebenes Signal '"Verarbeiten" die Anfangsphase des Datenabrufs aus dem Hauptspeicher 200. Die im Adapter system erzeugten auf ein -

Docket PO 9-68-011 909883/1546

ORIGINAL INSPECTED

anderfolgenden Impulse von 125 Nanosek Dauer steuern die Übertragung von Doppelwörtern aus der Ausgangsschaltung auf die entsprechenden hohen und niederen Teile des SDR-Registers 240 (Fig. 6B) der BCU,

Ein Wortabschnitt des Hauptspeichers 200A, .der zum Festhalten eines. >\ Zeitgeberwortes (HR-Zeitgeber) vorgesehen ist, wird von Zeit zu. Zeit stimuliert zur Abgabe , seines Inhaltes über das Zeitgeberregister 250 (Fig. 6E) und die Adapter -Ausgangsschaltung 238 (Fig. 6E) an die BCU und die CPU. Die CPU wird unterbrochen, wenn der Wert des Wortes im Zeitgeber sich von positiv nach negativ ändert. Das Zusatz-Adressregister 251 (Fig, 6E) hält jeden Adressbezug für den Hauptspeicher 200 fester damit die Adressen zur Überprüfung bereitgehalten werden, bei denen Fehlerkorrekturen vorgenommen wurden.

Bei der Mehrfachverarbeitung bilden ein Adapter und ein Haupt speieher 200 ein Modul. Derartige Einheiten können elektrisch von der zugehörigen Zentraleinheit durch.Trennschalter getrennt werden» Schalter, die diese Funktion übernehmen, können durch Progtam·* mierung und Benutzung des ESS-Trennteiles (Fig. 6D) gesteuert werden. Die von den in Fig. 5A-5C gezeigten Zentraleinheiten ausgeführten Ess-Instruktionen, welche ein Unter system darstellen, schaffen in den Muster - und Konfigurationsregistern und den zugehörigen ESS-Elementen (Fig. 6D) Bedingungen, die Schaltbedingungen für die Trennung des Systems darstellen.

Eingabe/Aus gäbe r Unter sy stein (Kanäle)

Das Grundkonzept des Kanalsystems ,umfasst einen Multiplexkanal (MPX) und bis zu 5 Wahlkanäle (CHl-CH5). Die Kanäle sind teilweise so mit der Zentraleinher.t integriert, dass sie Teile des in Fig. 4 gezeigten Mikroopei-atians-Steuerteiles sowie den Datenfluss und die

Docket po 9-68-011 909883/1546

ORIGINAL INSPECTED

in den Fig. 5A-5C gezeigten Rechtenteile zur Ausführung, ihrer E/AFunktionen benutzen. Die Kanäle verfügen ausserdem über Einzelsteuerungen, durch die sie unabhängig von den Elementen der Zentraleinheiten. funktionieren können, z.B. Operationen ausführen können, bei denen keine Informationen mit dem Speicher ausgetauscht werden.

Die Kanäle arbeiten mit der oben beschriebenen Unterbrechungs-Technik , um Informationen mit dem in den Fig. 6A -6F gezeigten Hauptspei ehe r^jsy stern auszutauschen. Die Kanäle tauschen Informationen nur mit dem in Fig. 6F gezeigten Hauptspeicher 2 aus und lassen den in Fig. 6D gezeigten Zusatz speicher 201 für den Betrieb durch die Zentraleinheit frei. Das mit der Adressierung des Zu satz Speichers 201 zusammenhängende Indexregister 204 wird jedoch bei Kanalübertragungen abgefragt, und wenn die gewünschte Adresse des Speichers gegenwärtig im Zusatzspeicher.aktiv ist, werden die Gültigkeitsbits dieser Seite des Zusatzspeichers ausgeschaltet, um die Benutzung inszwischen überholter Daten zu verhindern.

Jeder Kanal umfasst ein 9 Bit grosses Pufferregister und je eine ebenso grosse Eingangs- und Ausgangsleitung . Der .64 Wörter grosse in Fig, 7A gezeigte Lokal spei eher 107 B dient als Bindeglied zwischen dem Kanal unddsm Hauptspeicher. Die Kanäle übertragen Daten in Stufen über den Lokalspeicher und Einheiten der Zentraleinheit auf das Speicher-Verbindungsregister 300 und das Adressregister 121-123 in Fig. 7C, Die Byte STATS 301 gestatten den Kanälen die Steuerung des in Fig. 6E gezeigten Speicher adapters und somit die Erweiterung der Übertragungssteuerung auf den Hauptspeicher 200.

Wenn die Kanäle beim E/A-Betrieb den Datenfluss in der Zentideinheit steuern, wird der Lokalspeicherteil 107A verwendet. 8 Wörter dieses Speichers enthaltende Kanal-Steuerinformätion. Um diesen Teil des, Lokalspeichers zu benutzen muss, die Kanalinformation über den Teil

909883/1546

Docket PO 9-68-011

-j—j .—ί—■r—t- ι—Ti

Jj 1 JJ 1 ■

- 58 -

ι "

107B₁ die Addier er-X-Leitung und deren Anschluss über die Verriegelungsregister 118 und 119 auf den Teil 107 A laufen.

Die Teile A und B des Lokalspeichers 1.07 haben zwar ähnliche Zykluszeiten, aber während des Zyklus verschiedene Aufgaben, Der Teil 107A durchläuft zwei Zyklen während eines Zyklus der Zentraleinheiten , und zwar einen Zyklus zum Lesen und den anderen zuzn Schreiben Von Inforxnationen. Der Teil 107 B führt ebenso in dieser Zeitspanne zwei Zyklen aus, jedoch einen zum Lesen oder Schreiben von Informationen unter Steuerung des Mikro-Steuerteiles der Fig. 4 und einen zum Lesen oder Schreiben von Informationen unter Steuerung desjenigen Steuer-Bauteiles im Kanal, das gerade bedient wird.

Jeder Kanal verfügt, wie bereits gesagt, über 2 jeweils 9 Bit grosse Pufferregister (8 Daten - oder Kommandobits und 1 Paritätsbit). Eines dieser Register in jedem Kanal empfängt Informationen von peripheren Einheiten über die Eingangsleitung und das andere Register gibt die Informationen an externe Geräte über die Ausgangsleitung. Das zuerst erwähnte Register kann an das zweite Register angeschlossen werden, um bei der Ausgabeübertragung aus dem Lokalspeicher Informationen in eine Reihe zu setzen.

In dem in Fig. 4 gezeigten Steuerteil ist für jeden Kanal ein besonderes Adressregister ROAR vorgesehen, (siehe; Register 70-75).

Beim CPU_Betrieb werden Kanalfunktionen durch die Zentraleinheit mittels Ausführung von E/A-Instruktionen eingeleitet. Die Verbind/ung mit dem Kanal wird bei der Ausführung von derartigen- Instruktionen zum Einleiten der E/A-Funktion des Kanäle dadurch hergestellt, dass das CPU-ROAR 76 (Fig. 4) als Quelle der ersten Mikroinstruktionsadressen für die Verbindung sr outinen im CPU-Betrieb benutzt wird. Die Verbindungen von den Kanälen zu den Kanal-ROARS 70-75 und die

Docket po 9-68-011 909883/1S46

ORIGINAL IMSFaCTED

. Verbindung der CPU zum CPU-ROAR 76 sind in Fig. 4 zwar nicht dar \gesteilt, durch diese Erklärung jedoch eingeschlossen.

Verbindungen mit dem Kanal, die während der Ausführung von E/A : Instruktionen erfolgen, fordern die Vorbereitungen der Zentraleinheit für den E/A-Betrieb. Diese Vorbereitung erfolgt durch einen Mikro- " befehl über das ROSDR 55, welches das L2-Register der Fig. 7A für die Bezeichnung des anzuschlieesenden Kanal vorbereitet, woraufhin der Kanal die Anforderung abgibt, die nötig ist, um den Betriebsartentrigger der Fig. 4 auf den E/A-Betrieb für die gewünschte Verbindungsroutine zu setzen. Bei diesen Verbindungsroutinen benutzt der Kanal

. ' das CPÜ-ROAR 76 aur Steuerung der CPT-Mikroprogramme , obwohl

das CPU-ROAR normalerweise die letzte Mikroinstruktionsadresse des

*i CPU-Betriebe s festhält, die dem BREAK-IN vorausging. ' ·.

' Die Kanäle stehen mit dem Speicher über die BCU in Verbindung« die sie einmal über die CPU-Addiererleitung X zum Speicher und zum anv > deren* über die Verbindung des E/A-Speicheradressregisters zu den

Speicheradreßsteuerungen in der BCU und dem in Fig. 6A- 6F gezeigten Adapter system erreichen. Der Kanal kann in jedem Speicher zugriff bis zu 4 Informationswörtern abrufen oder speichern, und ein derartiger Informationsaustausch verläuft zwischen dem Lokalspeicher 107 und dem Hauptspeicher 200.

Die Möglichkeit der einzelnen Kanalsteuerelemente und der Mikroprogrammsteuerungen im E/A-Betrieb , den E/A-Lokalspeicher 107B in einem CPU-Zyklus in Zeitteilung zu betreiben, gestattet eine gleichzeitige Funktion der Kanäle und er Zentraleinheit bei der Ausführung von Datenübertragungen. So kann z. B. ein Kanal während eines Teiles eines CPU-Zyklus Daten in den Lokalspeicherteil 10.7B unter Kontrolle seines eigenen Steuerteiles eingeben, während Daten eines anderen Kanals zwischen dem Speicherteil 107B und dem Hauptspeicher ausgetauscht werden. Somit brauchen die Kanäle nur die normalen Verar-Docket PO 9-68-011

BAD ORIGINAL

beitungsfunktionen der Zentraleinheit zu unterbrechen, wenn ein Datenaustausch zwischen demHauptspeicher unddem Lokalspeicher erforderlich

ist. " . ■ *

• ■ ■ - *

Jedem Kanal werden 8 Vollwörter der Kapazität des Lokalspeichers 107B zugeordnet und eine zusätzliche Puff eic apazi'tät von einem Byte in dem mit der Kanaleingangsleitung verbundenen jeweiligen Pufferiegister . Die Kanäle verfügen über die folgenden Steuerregister, die in der Fig. 7A nicht gezeigt sind:

Datenadressbyte-Register (DAB) - dieses 5 Bit grosse Register (4 Bits + Parität) wird auf die 4 wertniederen Bits der Datenadresse von de* Addiererausgangsleitung Z in Fig. SD gesetzt. Dieses Adressegment kann auf die Eingangeleitunge Y des Addierers in Fig. 5B gegeben werden,um während einer * « normalen Ubertragsroutine von Kanal auf den Speicher heruntergeschaltet zu werden und zeigt ausserdem auf die Aaf angeposition einer Aufzeichnung in den lokal Spei eher puffern.

Zählregister für letztes Wort (LWC) - dieses 6 Bit grosse Register (5Bits + Parität) wird ebenfalls vom Ausgangs signal der Addier er leitung Z gesetzt und kann zum Herunterschalten an die Addierereingangsleitung Y angeschlossen werden. Seine Stellung während einer Kanalroutine ist somit so gewählt, dass es ¹¹O" anzeigen sollte, wenn die letzte Speicheroperation beendet ist. .

Endregister (ER) - ein sechs Bit grosses Register, das vom Ausgangs signal der Aidiersrleitung Z gesetzt wird und auf das letzte Wort und die Byteadresse einer Aufzeichnung im Lokalspeicher zeigt.

Pufferadress-Steuerzähler (MUP) - ein Register für drei Bits

po 9-68-on 608883/1646

ORIGINALINSPSCTED

".+ Paritätsbit wird am Beginn einer Operation auf "O¹¹ zurückgestellt und dann mit jedem Wort weiter ge schaltet» das aus dem oder in den Hauptspeicher relativ zum Lokalspeicher übertragen wird, Dieses Register verfolgt die Wortadresse für di e Mikroprogrammsteuerung des Lokalspeichers.

Differenz- Zähler (DIFF) - das Register umfasst zwei Bits + Paritätsbit und dient dazu, die -"iizahl der leeren Wertstellen im Lokals'peicher 107B festzuhalten. Bei Kanal-Schreibroutinen (Übertragungen vom Hauptspeicher zum Lokalspeicher ) wird der Abruf/on Daten aus dem Haupt- . speicher eingeleitet, wenn die Nummerndarstellung in diesem Zähler auf 4 oder einer höheren Zahl steht.· Bei Kanal-Leseroutinen (Übertragungen aus dem Lokalspeicher in den Hauptspeicher) gibt dieser Zähler die Anzahl der vollen Wortpuffer an, die darauf warten, entladen zu werden, undfordert Speicherzyklen des Hauptspeichers an, wenn diese Zahl 4 beträgt oder höher ist. dieser Zähler wird vor - und zurückgeschaltet

ι - ■ ■ i

heim Füllen und Leeren von Wortpufferpositionen durch Übertragungen aus dem oder in den Hauptspeicher . Bei Schreibübertragungen (Hauptspeicher zum Lokalspeicher ) wird der Zähler zuerst auf 8 gestellt.bei Leseübertragungen (Lokalspeicher auf Hauptspeicher ) auf 0.

Wortadress- und Byteadress-Zähler. Der Wortadresszähler (WAC) umfasst 3 Bits + Paritätbit und steuert zusammen mit dem 2 Bits + Paritätsbit umfassenden Byteadresszähler (BAC) die Wort- und Byteadressangaben, die. währem/öatenübertragnng in den oder aus dem Lokal speicher relativ entweder zum Hauptspeicher oder zum Verbindungsstück der Kanaleingangsleitungen in die Lokalspeicher-Adressregister gesetzt wer- den . ·

Di.e Kanäle weisen ausserdemmehrere Status anzeiger auf, welche an die ' B edingungs-Eingangsnetze 90 und 91 der A-Verzweigungs schaltung 57 und der B-Verzweigungs schaltung 58 des Steuerteiles der Fig. 4 ange-

D«*..FO9.6e-eU· -*

schlossen sind.

Die einzelnen Kanal-Steuerelemente umfassen verschiedene Ringzähler zur Anzeige der Voll-Bedingung und der Leer-Bedingung der verschiedenen Kanal-Pufferregister, wodurch gewünschte Übertragungen zwischen dem Lokalspeicher und den ein.Byte gross en Pufferregistern durchgeführt werden. Wenn ein Kanal die Steuerung von der Zentraleinheit übertragen bekommt (Umschaltung von GPU-Betrieb auf E/A-Betrieb) muss er in seinem zugehörigen 'ROAR (70-76, Fig. 4) die Anfangsadresse der nachfolgenden Routine festsetzen, durch welche nachfolgende Verbindungen hergestellt werden, während die Zentraleinheit die E/AInstruktion ausführt, in welcher die Anfangsverbindung des Kanals erfolgt. Während der nachfolgenden Verbindungen (d. h. am Ende einer E/A-Unterbrechungsroutine ) setzt das Kanal-Mikroprogramm als letzte Operation der laufenden Routine die Anfangsbedingung für die nachfolgende ·, Routine in das zugehörige ROAR.

ι '

Sy stem-Bedienungstafel (Konsole)

Die System-Bedieriungstafel ist ein modularer, aber integrierter Teil des betrachteten Systems und beherbergt Steuereinrichtungen und Schaltungen zur Überwachung und Anzeige des jeweiligen Systemstatus, Die Konsolenschaltung liefert die folgenden Steuerungen und Funktionen:

1. Manuelle Steuerung eins chliesslich einer Steuertafel für das Bedienungspersonal mit Steuervorrichtungen zum Eingreifen und für die Fehlersuche.

2. Fehlerzustandanzeige und-angabe: umfasst Anzeigegeräte und Überwachungsschaltungen für den Fehler zustand.

3. Eingabe Steuerung für Fehlersuche (umfasst Steuerungen über Eingänge vom SERAD auf das Koasolenregister 320 als manur

• eilen .Simulationsweg und Steuerungen für manuelle Eingabe in dasselbe Register).

po 9-68-011 »09883/1646

Aufgrund bestimmter Signale können die Konsolensteuerungen so eingestellt werden, dass der Inhalt des Pufferspeichers 330 über die Register 328 und 320 auf den externen Schalter der CPU übertragen wird, von wo die Mikroprogrammsteuerung der CPU weitere Übertragungen auf den . - Hautpspeicher 200 der CPU steuern kann. Somit kann ein aus 512 Bytes ! bestehender Satz . von Fehlerzustands-Informationsbits sowohl im Konsolenspeicher 330 als auch in dem wesentlich grösseren Hauptspeicher 200 festgehalten werden. Dieselbe Information kann auch vom Hauptspeicher 200 über die normalen Verbindungswege der E/A-Kanäle auf periphere Aufzeichnungsgeräte mit beträchtlich grösserer Kapazität als der Hauptspeicher zur permanenten Speicherung gegeben werden. Das serielle Verbisidungsnetz zu der seriellen Datenleitung 324 gestattet eine Erweiterung des Konsolenpuffers , die ausreicht, um Statusinformationen von sahireichen lementen der Zentraleinheit und der Kanaleinheiten zu sammeln. * .

Es können auch andere Informationen als Fehler zustande angäben unter Steuerung des GPU-Mikroprogrammes auf die Konsoleneinheit gegeben werden. Zu diesem Zweck setzt die Zentraleinheit das Konsolenregister 320 (Byte 0) auf den für diese Operation speziell zugeschnittenen Funktionscode 000000010«, Die Zentraleinheit überträgt wahlweise 4 weitere N, Bytes von einem Register über die Addiererausgangsleitung Z auf das

Register 320. Byte 1 des Registers 320 empfängt das Datenbyte, das im Konsoienpuffer zu speichern ist. Byte 2 des Registers 320 empfängt (in Bitposition 7) das werthohe Bit der Konsolenpuff er adres se. Byte 3 • wird auf die übrigen Bits der Konsolenpufier-Speicher adresse gesetzt,, ι wobei die Adreßsteuerung über die L·eitung 345 erfolgt. Der inhalt des Konsolenregisters auf der-Byteposition 1 wird auf die Position des Speichers 330 gesetzt, die durch die Signale auf den leitungen 345 angegeben ist, und die Konsole setzt einen Code 00100 auf die Bitpositionen 1-5 der Byteposition Q des Konsolenregistex'S 320 (über OP-Verschlüs-'seiungsschaltungen) und sagt damit dem Mikroprogramm der Zentral-

Doctet PO 9-68-011 _909883/.

; ." · - 64 - · ·.■■■■■-.·-■

einheit, dass die Operation beendet ist. ' .

Der Inhalt des Konsolenspeichers 330 wird in einer speziellen Operation· in den Hauptspeicher 200 gegeben, in welcher die Daten im Kasolenpuffer byteweise über die Register 328 und 320 unter Steuerung eines CPU-Mikroprogrammes auf den Hauptspeicher übertragen, werden. Zu diesem ' Zweck übernimmt wieder Byte 0 des Registeas 320 dife Funktionssteuerung und die Bytes 2 und 3 die Adreßsteuerung für den Konsplenspeicher 330. Der für diese Operation zutreffende Funktionscode 1000000011 wird durch die Mikroprogrammsteuerungen der CPU in das Byte 0 des Registers 320". gesetzt, und zwar wieder über die Addiererausgangsleitung Z der CPti Byte 1 wird auf Nullen und ein gültiges Paritätsbit gesetzt. Die Bytes 2 .und 3 enthalten das werthohe Bit bzw. die übrigen Bits der Konsolen- '■ puffer-adresse. Als nächstes wird der Ausgang des Konsolenpuff er a im. Register 328 auf die Byteposition 1 des Registers 320 Übertragen, wo er • das Byte mit lauter Nullen überlagert. Als nächstes setzt die Koasoleneinheit den Code 00100 auf die Bitpositionen 1-5 der 0-Bytepositio& ^eS , * Registers 320 und zeigt dem Mikroprogramm der CPU Wie vorher dadurch an, dass die Operation dadurch beendet ist. Das Mikroprogramm jEtaf'/JOfHT überträgt dann Byte 1 des.Registers 320. welches die aus dem Konsolen" puffer 330 übertragenen Daten darstellt, auf den Hauptspeicher Über eines oder mehrere CPU-Register. Das oben genannte Verfahren wird wiederholt, bis der gewünschte Abschnitt des Puffers 330 ganz auf den Systemhauptspeicher übertragen wurde. Der zugeordnete Beireich im Hauptspeicher .kann auf einer permanenten - Basis zugeordnet sein, um bei Bedarf die Verfügbarkeit dieses Platzes für Ausgabefunktionen von Fehlerzuständen sicherzustellen. ■

Unter SERAD-Steuerung überträgt die Konsole auch Informationen vom Pufferspeicher 330 auf externe Geräte , die an den SERAD angeschlossen sind. Zu diesem Zweck gibt der SERAD bei Empfang von Kommandosignalen in seinem Register 330 Signale an die Konsole ab, wodurch die Konsolen-Torschaltungen (LOG XMIT) über Adressleitungen 335

909883/t$46

Docket PO 9-68-011

• ORIGINAL

adressiert. Der Konsolenspeicher läuft in seinen Zyklen über eineSequenz von Byteadressen, deren Ursprung durch .die SERAD-Steuerinformation auf den Leitungen 335 angegeben wird. Diese Information kommt ja bekanntlich von dem SERAD-Steuerteil 38, der sie seinerseits wieder von einem externen Gerät über den Anschluss 29A und das Schieberegister 30 empfängt. Bei dieser Operation wird die LOG-Leitung 336 erregt und die von dem oben erwähnten SEilAD-Register 30, dem Steuerteil 38 und der Konsolenverbindung 335 erweiterte Steuerung erzeugt einen Bytestrom vom ID-Register 327 auf das in Fig. 3C gezeigte SERAD-Ausgangssystem. Paritäts- und Status information werden wi]aer getrennt und in der oben beschriebenen Reihenfolge an das externe Gerät übertragen.

Eine andere vom SERAD wahrgenommene Funktion ist die Übertragung von Fehlarzustandsinformationen der CPU-Uberwachungsschaltungen über .das Register 325 direkt auf den Konsolenschalter 326 ohne Zwischenspeicherung im Konsolenspeicher 330. Bei dieser Betriebsart werden der Konsolentaktgeber 321 und der Bitriiig 322 so zu Zyklen induziert, dass sie eine gewünschte Bytegruppe von Fehler zustande-Angabebits aus dem durch den SERAD bezeichneten Systemelementen auf das Byteregister 325 übertragen und die so zusammengesetzten Bytes über den Schalter 326 auf das Register 327 und von dort über die Leitungen 341 auf das Ausgangsregister 31 des SEülAD übertragen.

Ein Drehschalter mit 10 Stellungen auf der Konsolentafel steuert manuelle Fehlersuchverfahren im System . Dieser Schalter (Fehlersuch -Steuerschalter) und die zugehörige interne Verdrahtung in der Konsoleneinheit ^beides nicht dargestellt) gestatten dem Systemtechniker , Prüfungen der verschiedenen Systemspeicher einzuleiten, in welchen Adressen der Speicher für Prüfzwecke in numerischer Reihenfolge gewählt werden. Die von jedem Speicher erhaltenen Daten werden mit Bezugsdaten verglichen oder auf Parität geprüft, um festzustellen, ob der Speicher richtig

Docket po 9-68-011 90988 37154 6

• > i M j J

arbeitet. .

Zeiteinteilung im Sa/stem ·

. ■ -

Die Zeiteinteilung der verschiedenen Taktfunktionen im System ist in den Fig. 9-14 dargestellt. Fig. 9 zeigt die Grundtaktzeit von 115 Nanosek. für Schaltungen und Steuerungen der Zentraleinheit (ROS und Taktgeber) und des Lokalspeichers der Zentraleinheit. Gemäss der Darstellung

F
in ig. 9 ist ein Zyklus des Zusatzspeichers 201 ungefähr doppelt so lang wie ein Zyklus der Zentraleinheit und nur 1/8 so lang wie der Zyklus des Hauptspeichers 200-

Fig. 10 zeigt im vergrösserten Maßstab die Vorgänge, die in den einzelnen Phasen eines CPU-Zyklus ablaufen. Fig. 11 zeigt die relative Zeiteinteilung der Lokalspeicher-Zugriffszyklen. Zwei ganze Zugriffszyklen des Lokalspeichers (Lesen oder Schreiben) benötigen genausoviel Zeit, nämlich 115 Nanosek; ,wie ein CPQ-Zyklus. So können z.B. in einem CPU-Zyklus Informationen aus einer Position des Lokalspeichers ausgelesen und in eine andere geschrieben werden.

Fig. 12 zeigt die relative Zeiteinteilung der Zugriffszyklen zu Haupt- und Zusatzspeicher. Bevor ein Abrufzyklus für den Hauptspeicher beginnt, wird eine logische Entscheidung gemäss obiger Erklärung getroffen, mit welcher festgestellt wird, ob die gewünschte Information bereits im Zusatzspeicher steht, wodurch der Zugriffszyklus abgekürzt werden könnte. Wenn die Information... nicht im Zusatzspeicher verfügbar ist, wird ein Zugriffs zyklus zum Hauptspeicher gestartet.

i Ein Zugriffs zyklus zum Hauptspeicher umfasst eine Lesephase und eine Schreibphase . Bei einer Abruf operation werden Informatiq^ signale während der Lesepha&e vom Speicher erzeugt und auf die CPU übertragen.. Bei einer Speicheroperation wird die zu speichernde !Information ,

vom Speicherdatenregister auf den Hauptspeicher übertragen. Wenn die

. Docket PO 9-68-011

9-0S883/154 6

Speicher operation licht von einem Kanal, Sondern von der Zentraleinheit angefordert wird, wird sie in den Zusatzspeicher gesetzt, indem man »inen Zyklus d&β Zusatzspei chers gleichseitig, mit der Schreibphase des Häuptepeicherssyklue beginnen lässt*

. 13 seigt die Operatiqnsfolge der Kons oleneinheit in Beziehung ge* I Betet zu ihrer tfberwächungs-/A3igafoe-funktion. Nach dieser Darstellung ■ werden Bits auf das Konsolenbytesregister in verschiedenen Einheitsintergegebeii ,- Bytes auf den Konsolenspeichern oder das ID-Register

in änderen EinHeitsititervallen und Wörter oder Bytes auf das Konsolen-

reigeter in wifedür anderen Einheitsintervallen und zwar vom Serad oder von der Zentraleinheit über die Z-Leitung oder von Bedienungselementen auf de* Konaolentafel. -

des* Darstellung in F£g_e 14 empfangt der SERAD Nachrichten >: Ill Byteeinheiten von je 11 Bits. Diese Byteeinheiten bestehen aus einem St»rfcMt,9 Datenbus und einem StopMt. Mit jedem Bit kommt von der Quelle ein Sigaaiimptis, der den SitmSielpuBkt definiert. Der Signalimpuls wird vomSERAB dazu benutzt, das am Anschluss 29 A in die letzte Position des Schieberegisters 30 (Fig» 3A) hereinkommende Signal zu prüfen. Wie aus der auseiiäände?gesogeiüe&' Darstellung in dieser Figur zu ersehen ist, wird der Informaticnsinhalt des Schieberegisters 30 zwischen dem Spitzenimpule des Stopbits eines Bytes und dem Spitzenimpuls des Startbits des nächsten Byte untersucht, Wenn er ein Kommando für den SERAD darstellt (Bit 7 β 1) wird er decodiert, nachdem die SERAD-Steigungen die Teile mit Startbit, Stopbit und Paritätsbit der Byte information ausgewertet haben, die dann im Schieberegister 30 festgehalten wird. Wenn das Byte kein SERAD-Kommando ist, (Bit 7 = 0), wird der Inhalt des Datenregisters

'30 auf einen der Abschnitte des Fehlersichregisters 32 übertragen, der gemäse der Stellung des in Fig. 3B gezeigten Bytezählers ausgewählt ' wurde. Wenn das Byte im Register 30 ein SERAD-Kommando ist (Bit 7 = und DAT-MOD- Verriegelung zurückgestellt), wird das Byte im Steuer-Docket PO 9- 68-CU1

909883/1546

ORIGINAL INSPECTED'"^-

teil 38. decodiert, um die Steueraktion im SERAD und/pder den Systemelementen, die mit dem SERAD verbunden sind, festzusetzen, Wenn die* DAT-MOD-Verriegelung eingeschaltet ist, übertragen die Systemsteu-« erungen (ROSDR) den Informationsteil des im Register 30 stehenden Byte (Bits 0-7), über den externen Schalter auf ein CPU-Register. Wenn die Information einmal dort steht, kann sie natürlich auch unter CPU- ■ ' Steuerung auf einem anderen Systemteil gesendet werden.

Wenn ein SERAD-Komm ando die Systemtaktgeber in einer Prüffunktion betätigt, werden diese in einer frühen Phase des Intervalles gestartet, in welchem das Kommando decodiert wird, dann in eher späteren Phase desselben Intervalles und in einer noch späteren Phase desselben Intervalles wird gemäss nachfolgender Erklärung ein A-B-Vergleich ausgeführt.

Die vom Schieberegister 31 nach aus sen gehenden Übertragungen unterscheiden sich von den in das Schieberegister 30 hereinkommenden Übertragungen nur darin, dass zwischen Reihen von 4 Bytes der Fehlereustandsangaben auf der Konsole ein zusätzliches Byte aus abgetrennten Paritäts- und Paritätsprüfbits in der weiter oben beschriebenen Art . bei den ausgehenden Übertragungen eingeschoben wird.

SERAD-Operation

Nach den Darstellungen in den Fig. 3A-3C, 14 und 16 arbeitet der SERAD bei Empfang von Signalen im Schieberegister 30 von externen Geräten auf nachfolgend beschriebene Weise . Die SERAD-Steuerungei laufen leer in Erwartung eines Bit -Abfühlsignales von dem/Anschluss 29A angeschlossen externen Gerät. Bei Erscheinen des ersten und jedes folgenden Bitabfühlsignales wird der Inhalt des Registers 30 um eine Bitposition nach links verschoben und das Bit am Anschluss 29A in die äusserste rechte Position für das Stopbit im Register 30 gesetzt. Wenn ein Bit in der äussersten linken Startposition des Registers 30 erscheint,

909883/1546

Docket PO 9-68-011

ORIGINAL IN

■ ist der Byteempfang abgeschlossen. Die Positionen für Paritätsbit und Stopbits des Registers 30 werden vor jeder weiteren Aktion ausgewertet. Wenn dabei ein Fehler entdeckt wird, wird eine Eingabefehler- Verriegelung sschaltung im Steuerteil 38 gesetzt und ein Steuerschalter im Teil 38 darauf hin untersucht, ob eine weitere Aktion in Bezug auf das externe Gerät erforderlich ist. Wenn dieser Schalter auf "aus" steht, nimmt das System den Byteempfang wieder auf, indem das Register 30 zurückgestellt wird, und - · erwartet das Erscheinen des nächsten Bit-Abfühlsignales. Wenn der Steuerschalter auf "normal" steht, wird.das externe Gerät vom SERAD-Eingang 29A getrennt und im Steuerteil 38 eine Verriegelung sschaltung "auf Rückstellung warten" eingeschaltet, wodurch das SERAD-System gestoppt wird, während die Störung im externen Gerät manuell

oder anderweitig beseitigt wird. Bei Wiederaufnahme der Operation wird das Register 30 zurückgestellt und das System erwartet das Erscheinen eines ersten Bit-Abfühlsignales von der Signalquelle. Das !externe Gerät, in diesem Beispiel ein LD-Plattenspei eher , wird so gesteuert, dass die Übertragung von Bitabfühlsignalen aus der ,Signalspur solange verhindert wird, bis ein gewünschtes Segment der.Informationsspur vor dem Wiedergabekopf des Plattenspeichers erscheint. Somit beginnt das empfangene SERAD-System vorher nicht mit dem Empfang von Bits. Wie die gewünschte Spur/tier Sektor der Platte erkannt werden, wird später beschrieben. Wenn Paritätsbit und Stopbit eines gerade im Register 30 empfangenen Byte beide gültig sind, stellt das SERAD-System als nächstes fest, was mit der Information zu machen ist.

Im nächsten Schritt wird durch Untersuchung der Verriegelung DATEN-BETRIEB im Steuerteil 38 festgestellt, ob die Daten im Register 30 unter Steuerung eines Mikroprogammes über den externen Schalter auf die CPU-Register in den Fig. 5A-5C gegeben werden sollen. Wenn diese Verriegelung nicht gesetzt ist (SERAD steuert), wird das Signal in der Bitpo- · sition 7 des SERAD-Registers 30 durch den Steuerteil 38 darauf hin unter-

9098 83/TS46

Docket PO 9-68-011

J J Ii 3

I > J 11

- 70 -

sucht, ob die Information in den Bitpositionen 0-6 dieses Registers eine SERAD-Steuerinformation (Kommando ) oder eine andere Information (Daten byte) darstellt.

Datenbytes (Register 30 Bit 7 = 0) werden automatisch vom Register 30 Über einen der drei Byteteile des Fehlersuchregisters 32 geleitet, der durch den Bytezähler (Fig. 3B) bezeichnet ist. Der Bytezähler wird dann weitergeschaltet, das Register 30 zurückgestellt und das System läuft wieder im . Leerlauf in Erwartung des ersten Bitabfühlsignales des nächsten im Register 30 zu empfangenden Byte.

SERAD-Kommandobytes (Bit 7 = 1 im Register 30) werden durch die Decodier schaltung im SERAD-Steue'rteil 38 de codiert und leiten eine der folgenden Operationen ein. Informationen können vom Fehlersuchregister 32 in Fig. 3B auf das ROSDR übertragen werden. Nach einer solchen Ubertra gung kann das CPU-System für einen Taktzyklus betrieben werden und die Steuersignale für die A-Verzweigung und die B-Verzweigung (Schaltung 57, 58 in Fig. 4) können mit der Bezugsinformation in'den Bitpositionen 5 und 6 des Registers 30 verglichen werden. Zu anderen ebenfalls ausführ- baren Operationen gehören: Einführung einer erzwungenen Fehlerbedingung in einen Kanal , der momentan mit dem Hauptsystem verbunden ist, Steuer rückmeldung an die LD-Platteneinheit, Operation "Eingang ROS-Betrieb " (übergabe der Steuerung an CPU-System, dadurch Wiedereinschaltung der CPU-Taktgeber und des ROS), die Operation AUSFÜHRUNG WIEDERHOLEN (Teilweise übergabe der Steuerung an die CPU, wodurch deren Taktgeber mit Eingängen zum ROSDR laufen« bis ein nächstes Kommandobyte im SERAD-Re gister 30 empfangen wird), Koneoleil-Sttfiieroperationen zur Simulation von Operationen handbetätigten elemente auf der Konsolentafel und/oder von FtMerzustAnds-Angabefunktionen, Vergleichsoperationen zwischen Sy «tem oder Koneoleninformationen und Informationen im SERAD (Register 30 «der 32), dann kann eine Verriegelung »Fehler ignorieren" in der Zentraleinheit gesetzt werden, damit diese aus dem Ab-

90988371846 .

Docket PO 9-68-011 ^- BAD ORIGINAL

_vj chaltzustand nach einem Fehler entlassen wird oder es kann eine Alarm,-glocke in der Konsoleneinheit ausgelöst werden.

.Die übertragung von Fehlerzustandsangaben (Fig. 15A) wird eingeleitet entweder bei Decodierung eines entsprechenden SERAD-Kommandos oder bei Empfang eines TP-Signales von den Mikroprogrammsteuerungen des / Syetems(Fig. 4) . Wenn die Systemsteuerung wirksam ist, wird das Fehlersuchregister 32 des SERAD zuerst zurückgestellt.

Der SERAD-Bytezähler (Fig. 3B) und eine TP-Steuerverriegelung werden entsprechend gesetzt und zurückgesetzt. Die Konsoleninformation wird

• auf die SERAD-Register 31 und 41 abgerufen, und zwar in Bytegruppen

. . von je 10 Bits (8 Informationsbits 0-7 auf Register 31, ein Paritätsbit P und ein Koneolenparitäts-Prüfbit C auf Register 41). 16 derartige Gruppen werden als ein Satz bei einer übertragung von Fehlerzustandsangaben"

• · abgerufen und der SERAD überträgt diesen Satz in 20 von ihm übertragenen ".Bytes.· * ■ ■ . ; · ·

• ι » ·

, ,' Der Konsolenspeicher umfasst bekanntlich 512 Bytes, was 32 Gruppen von ' je 16 Bytes gleichkommt. Somit wird eine . Adressangabe benötigt, um diejenige Gruppe von 16 Bytes zu unterscheiden, die abzurufen ist. Diese Adressbezeichnung wird geliefert durch 5 der 7 Bits vom Byte,. 0 im

ν Fehlersuchregister 32 von der Information , die dorthin entweder vom

externen Gerät (über SERAD-Register 30 vor einer SERAD-TP-Fehlerzuetands angabe) oder durch die Rückstellung des Fehler Suchregister β ( von der Mikroprogrammsteuerung des Systems gesetzt wurde, wobei die Rückstellbedingungen eine erste Gruppe von 16 Bytes bezeichnet.

j Die abzurufende Information ist entweder vorher in den Konsolenspeicher • 330 gesetzt worden oder direkt von dem Parallel-/Serienwandler genommen, was von einem 6. Bit im Byte 0 des Fehlersuchregisters abhängt. Die vorher in den Steuer speicher 330 gesetzte Information wurde entweder unter Steuerung eines System-Mikroprogrammes und der Steuerung eines deco-

Docketpo 9-68-en 909883/1546 ^{s £}

dierten Konsolen-Operations codes dorthin gesetzt, und zwar durch Erregung der Addiererleitung Z »um Konsplenregieter und der Leitung vom Konsolenregister zu den Konsolen-Speicherschaltungen oder unter SERAD-Steuerung über Kommandos für Fehler zustands angaben (Bits 0-7) des Register s 30 = 010010x1 oder lOOOxxxl).

Die Folge von Operationen beim Laden des Konsolenspeichers 330 auf der Z-Leitung der CPU und beim Übertragen solcher Systeminformationen wird in Fig. 15Ä beschrieben (Signale auf der Z-Leitung haben allgemeinere Bedeutung als Fehler zustands angaben, die über den Parallel-Serienwandler kommen und hängen nicht unbedingt mit dem physikalischen Zustand eines bestimmten Bauteile sder CPU zusammen).

Die Bezeichung "U-Programm" in dieser Figur bezieht sich auf eine Mikroprogramm-Operation des in Fig. 4 gezeigten ROS-Systems .16 Byies von der Z-Leitung der CPU werden in den ersten 16 Byte grossen Abschnitt des Kons olenöpei eher s 330 geladen, und das Mikroprogramm der CPU erzeugt ein TP-Fehlerzustandsignale, welches das SERAD-Fehlersuchregister 32 zurückstellt und den SERAD-Steuerteil 38 so betätigt, dass er die Decodierung eines Kommandobytes 1101 xxxl aus den Bitpositionen 0-7 des SERAD-Registers 30 simuliert.

Df-J- SERAD holt dann die 16 Bytes und überträgt sie in einer Gruppe von 20 Bytes gernäss obiger Erklärung (16 Datenbytes und 4 abgetrennte und daswischengeschohene Bytes aus Paritäts- und Paz'itätsprüfbitSi

Y»-cHii dies in Fig, ,15Ii fctift !iriebene Operation beendet ist,, wird eis Signal "ί FX^!"r EXC" gegetno, «lurch welches das GFU-Mifcroprogramm bu elm?iünterbrechriiig in einer -1<istimmten Phase der In^truktions-Almifsequen» ve-..'ζ,v;elgt uiid so auf d;e nächste Programminstvuttioii Bezug nimmt.- »^iferbareclnxä-ig gectatiet der CPU, die -Beendigurig der gewünschten U ^ ■■.■i--iy;-gr-.operei-3oii feetsit&i eilen,

- ι — ^, _v

-.._--_.-- Λ *1 Λ η Λ Λ t * »» ί ,': "AD

SERAD- Steuerungen

Gemäss der Darstellung in Fig. 16 umfasst der SERAD-Steuerteil 38 ausser einigen Verriegelungen auch die Zeitgelierschaltungen 400 und 401 für Eingangsfunktionen (Empfang ) und Ausgangsfunktionen Sendung) .Bei Empfangeoperationen werden durch ein in der Startposition des SERAD -Eingangsregisters 30 erscheindes 1-Signal-Bit und die UND-Schaltungen 402-404 vorbereitet, von denen eine abhängig von den Stellungen der DATA MODE-Verriegelung 405 undd?r Bitposition 7 des SERAD-Eingangsregisters 30 ein Ausgangs Signal erzeugt. .

Ein Ausgangssignal von der Torschaltung 402 bezeichnet die Anwesenheit eines SERAD-Kommandos im Register 30_r Ein Ausgang von der Torschaltung 403 bezeichnet die Anwesenheit einer anderen Information im Register 30 und führt zur Übertragung dieser Information in clas SERAD-Register. Nach solchen Übertragungen wird der in. Fig. 3B gezeigte Bytezähler 406 weiterge schaltet. Ein Ausgangs signal von der Torschaltung 404 wird auf den Systemsteuerteil als Signal für die Übertragung des Inhaltes des Registers 30 über den in Fig. 5D gezeigten externen Systemschalter auf die Systemregister und Speicher gegeben (über die in Fig, 5 gezeigte Bahn ⁿX-Leitung zum Speicher¹¹)* .

Kommandos werden decodiert (Torschaltung 402'zur Vorbereitung der '■■■ Kommando-Decodierung erregt), um die in ihnen vorgeschriebenen Operationen zu erzeugen. Die Tor schaltungen 4Q8 (Kommandos de* Foriri OOxxxxx) wählen Positionen der Gruppenschaltung 33 im Systemsteuerteil 12 für Übertragungen aus dem SERAD-Register 32 auf Teile des Systemsteuerregisters 55 (ROSDR).

Die mit dem Systempack 409 verbundenen Wahlleitungen steuern das Schalten von Gruppen aus 21 oder weniger Bits von dem Fehlersuchregister 32 auf einen der . 4 Teile des ROSDR, Auf Wunsch können die De*«

SO.9883/1548

codier schaltung en 408 räumlich auch mit dem Gruppen schalter 33 bei 409 integriert werden. Dann werden nur drei Tor schaltun gen zum Steuern der Ubertragungsverbindungen zwischen den Steuerteilen 38 und 12 benötigt, * und zwar ei.ne von der Torschaltung 410 und zwei von den Bitpositionen 2 und 3 des Registers 30 (Komplementschaltungen bei 409 vorausgesetzt).

. Die Torschaltungen 415 werden von oben nach unten durch die SERAD-Kommandos 011 lxxx, OllOxxx, 01 Olxxx und 01 QOxxx erregt. Bei Erregung, zwingt die oberste Torschaltung einen Kanalfehler durch die Systemsteuerung. Ein Signal von der nächstniederen Torschaltung in der. Gruppe 415 unterliegt der Vorbereitung eines Ratenschalters 416 und überträgt Signale von den Konsolenschaltern (Register 320, Fig. 8B) auf die Adresssteuerungen des LD-Platten spei eher s (über einen im Zusammenhang mit der Plattenspeichersteuerung später beschriebenen Weg) und verursacht die Wiederholung einer LD - Plattenspei cherfolge. Die nächstniedere Torschaltung steufrt die Rückstellung der SERÄD-Betriebsverriegelung 4l7suf die Bedingung "ENT ROS KiODUS¹', welche das System und seine Taktgeber zur Wiederaufnahme der automatischen Operation aus der Stop-Bedingung induziert. Die letzte Torschaltung bereitet andere Tor schaltungen 418, 419 auf die Erzeugung einer von drei Funktionen vor: Systemzyklus wiederholen (Systemtaktgeber bis zur nächsten Kommandodecodierung weiter schalten , Weg vom ROS zum RQSDR sperren), übertragung des Inhaltes des SERAD«Regiöters 32, auf den Godierereingang im Köttsolenregiiter 320. Fehlerzustan<ja«-4ngabeppöration der Konsole ) starten»;- ^; ;■"-"" " - ⁼---. ^: :■' '■ -.^: ' , ''---^ ^v ' ' · ■-' ' .. "; t/

Bei der Zykluswiederholung führt dafe Systetti wiederholt die durch eine unveränderte ROSOR-Makroinstruktion angegebene Funktion aus, Bei der -Ir Ubertragungsoperation des J^onsolenjeegisters arbeitet die Konsole genauso, als wenn sie auf manuelle; Steuerelemente auf der Tafel (manuelle Simulation, anspricht, _wodurch die Kons<?leneinheit geprüft wp^ii kann. Bei der Fehlerzustands-Aögabeoperation werdii»<iie Zähler und Taktgeber

Docket PO 9-68-0H . &ti §ΐ 8 3/1 S 4 g ' :

• ■ ,■' ■ "■·■» ORIGINAL IHSPEGTED

der Konsole loslaufen gelassen. Dadurch betätigt die Konsole ihren Parallei-Serienwandler so, dass der Status einzelner Systemkomponenten im Kbnsolenspeicher 330 in einer vorbestimmten Reihenfolge abgetastet wird. In einer solchen Funktion können in einer Hälfte des Speichers 330 insgesamt 256 Konsolenbytes gespeichert werden. Eine nicht dargestellte Verriegelung kann anzeigten, weihe. Hälfte des Speichers 330 zuletzt gefüllt wurde, so dass der Konsolenbytezähier 323 weiter geschaltet werden kann, tun bei Bedarf die älteste Information in der am längsten unver-Ändert gebliebenen Speicherhälfte überschreiben zu können.

Die Torschaltungen 420-423 decodieren Kommandos der Forxa lxxxxxx. Diese Kommandos werden benutzt;

1. Zum Setzen der Prüfschaltung 425,

2. Zum Rückstellen derselben Prüfschaltung nach Betätigung der.7 VergleiQher 426 zum Vergleich eines gewählten Bytes der SERAD-Fehlersuchregister-Information (eine wird durch die letzten 3 Bits des Kommandos gewählt) mit einem entsprechenden Byte der Koneolenregister-Information ■ - sowie zum Setzen einer Vergleicher-Fehler Schaltung 427, wenn beim Vergleich keine Übereinstimmung festgestellt wurde;

3» zum Vergleichen einzelner ausgewählter Bits in bestimmten Bytes f"i für die Fehlersuche und das Konsolenregister in der Antivalenz- · Schaltung 428.

4. zur Abgabe eines Signales an die Konsole beim Erreichen des Endes eines Aufseichnungß-Abschnittes im. LD-Plattenstapel (Sektor Ende)

5, zum Rückstellen des Systems (angezeigt b&i 430).

6* amiJetätigen der Alarmglocke in der Konsoleneinheit (angezeigt bei 431} und

7«, aum Starten einer tJbertragungsoperation durch Sets en" der TP-To:.-riegelxing 432 (ODER-Schaltung 433 gestattet das Setgen, dieser Verriegelung entweder dui*ch SERAD-Konxmando IJ. OIsdsc odei* ein bei 4?■?■ von den Systemsteuerungen abgeleitetes Sysi;err>3ignal)_e

9_09883/1S4ß

Docket PO 9-6S-011 ' ■ - ·

BAD ORIGINAL

Bei Empfangsoperationen werden Spitz ehimpulse auf der Leitung 435, " die die Mittelpunkte der gleichzeitig vom externen Gerät Übertragenen Informationsbits definieren, in Abfühl- und Schiebeimpulse umgewandelt:· Die Schiebeimpulse werden dazu benutzt, das SERAD -Eingangsregister 30 zu verschieben und die Abfühlimpulse dazu, die Information am Anschluss , 29A auf die niedrigste Position des Registers 30 zu ;leiten. *

Wenn ein Startbit in der höchsten Position des am Anfang zurückgesetzten

'Registers 30 erscheint, wird der Zeitgeberteil 400 (Leitung 436) erregt ,und erzeugt nacheinander verzögerte Steuerimpulse mit den Bezeichnungen 437, 438, 439. . '

Der Impuls dient dazu, den Zustand des Paritätsbits (PC-Schaltung 440) und/oder Stopbits des Registers 30 in die Eingangs-Fehlerverriegelung über die Schaltung442 zu übertragen. Eine Fehlerbedingung wird in dieser Operation gesetzt, wenn ein Sritätsprüffehler vorliegt, oder das Stop-

437 -

Bit ungültig ist. Der Irnpuls/aient ausserdem dazu, die Schaltung 403

zu
dazu vor/bereiten , dass das Register 30 die Operation des Registers 32

steuert. .

Der Impuls 438 dient der Zeiteinteilung bei der Ausführung der EX SS-Steuerfunktion der Torschaltung 401 und der zeitlichen Weiterschaltung des Bytezählers 406 (Fig. 3B) nach einer übertragung vom Register 30 in das Register 32. ' ■

Der Impuls 439 dient'zur zeitlichen Rückstellung des Registers 30, nachdem die darin enthaltene Information decodiert (Kornmandodecodierung)

extern 6 η oder übertragen worden ist (auf Register 32 oder über den/Schalter des Systems). Ausserdem dient dieser Impuls dazu, den Bytezähler 406 nach der Kommandode codierung zurückzustellen.

Die Zeiteiiteilung der Ausgangsfunktionen wird vom Zeitgeberteil 401

Docket PO 9-68-011

9D9883/1546

~ 77 -

vorgenommen. Ein 11-stelliger Bitzähler 450 und ein 20-stelliger Byte- . zähler 451 werden auf ihre Anfangs Stellungen zurückgesetzt und ein Bit oszillator 452 gestartet. Der Zähler 450 gibt die Zeiteinteilung für das Leiten von Bits aus der Position 0 des Registers 31 sowie der Start-, Stop- und Pariätsbits auf die in Fig. 3B gezeigte Datenausgangsleitung. Start-, Stop- und Paritätsbit werden in den entsprechenden ersten 10. und 11. Intervallen des Byte-Übertragungszyklus geleitet. In den anderen Intervallen jedes Zyklus , die durch die Schaltung 453 unterschieden werden, werden Daten auf die Position 0 des Registers 31 auf die Datenausgangsleitung gegeben und nach einer Verzögerung D (454) wird der Inhalt des Registers nach links verschoben. '

Für jedes aus 11 Bits bestehende Byte _t welches übertragen wurde, schaltet ein bei 456 erzeugter Byteimpuls den Bytezähler 451 weiter und bereitet die Tor schaltungen 457, 458 für sofortige Leitfunktionen vor. Die Torschaltung 458 wird ausgelöst, wenn ein Byte von der Konsoleneinheit auf die SSRAD-Register 31 und 41 übertragen werden soll. Die Torschaltung 457 wird ausgelöst, wenn ein Byte einer abgetrennten Konsolen-Paritätsprüfinformation, das im SERAD-Register 41 zusammengesetzt wurde, auf das SERAD-Register 31 übertragen werden soll.

Die Torschaltung 458 wird im 4., 9.» 14 und 19. Intervall einer Folge von je 20 TP-LOG-Byte -Übertragungen betätigt (beachte ODER-Schaltung 460 und Rückstellung der TP-Verriegelung 432 in der 20. Stufe des Zählers 451) . Dadurch werden 4 abgetrennte Paritätsbytes zwischen die 16 bezogenen Konsolenbytes an den entsprechenden 5., 10., 15. und 20. Stellender TP-LOG-Folge eingeschoben .

Jeder Byteimpuls bei 456 schaltet den 4-stelligen Zähler 462 in Fig. 3C weiter und steuert das Setzen der Bitpaare für die Konsolenpäritätsinformation in das in Fig. 3C gezeigte Register 41, wodurch ein ganzes Byte aus' 8 Paritätsbits für je 4 Byteeinheiken einer anderen auf das Register 31

Docket PD 9-68-011 .9 0 9 883/1546

übertragenen Konsoleninformafion im Puffer 41 zusammengesetzt wird. Die Ausgänge des Zählers 451 können allerdings auch logisch zur Steuerung des Eingangs zum Puffer 41 benutzt werden.

System - Konfiguration-Fernbedienung '

Die System-Konfigur ation für Fernverbindung zwischen einem den SERAD enthaltenen System und einer entfernt stehenden Prüfanlage, wie z. B. einer Datenverarbeitungsanlage, ist in Fig. 17 gezeigt. Die entfernt stehende Datenverarbeitungsanlage 500 steht mit dem bei 501 gezeigten System ebenso in einer Zweiwegverbindung wie ihre bei 502 gezeigte . Konsole mit dem bei 503 gezeigten SERAD. Zwecks einfacherer Beschreibung ist der Systemsteuerteil 12 getrennt vom System bei 504 gezeigt.

Daten werden über die Leitung 505 zusammen mit Abfühlsignalen über die Abfühlleitung 505A an den SERAD gesendet. Die Daten werden im Eingangsregister 30 des SERAD hitweise gleichzeitig mit entsprechenden Abfühlsignalen aufgenommen und von dort an die verschiedenen Teile des System?verteilt. In ähnlicher Weise werden vom System empfangene .Daten durch das Register 31 des SERAD an die Übertragungs. Ausgangs leitung 506 geleitet, über welche sie als Fehlerzustandsinformationen , bitweise an das Fernwirksystem 500 abgegeben werden.

Von hereinkommenden Daten werden grundsätzlich Startbits , Stopbits und Paritätsbits am SERAD-Register 30 abgezogen und auf andere System!* elemente unter Steuerung des Steuerteiles 38 geleitet. Umgekehrt werden ausgehende Daten im Register 31 in Gruppen zu 8 Bits zusammengefasst, an weiche die Steuerung 38 Startbit, Stopbit und Paritätsbits anhängt und auf die Datenausgangsleitung gibt.

in Fig. 17 müssen zwei Betriebsarten unterschieden werden. Bi der einen Bocket PO 9-68-011 909 88 3/1 S 4 6

Betriebsart steuert der SERAD mit Hilfe der empfangenen Information die weitere Behandlung anderer Signale im SERAD und dem Hauptsystem 501/ ' 504 sowie der Konsoleneinheit 502, In der anderen Betriebsart empfängt der SERAD nur Informationen auf seinem Eingangsregister 30 und die

. Systemsteuerungen (Datenbetriebssteuerung 506 und ^ystem-Mikro-Instruktionen ) sorgen für die Übertragung der Information im Register 30 direkt über den systemexxternen Schalter - auf den Hauptspeicher des Systems, In der zuerst erwähnten Betriebsart wird das System normalerweise abgeschaltet und der SERAD steuert ganz den Empfang der Signale, ihre Übertragung in das System und den Betrieb deB Systems in einem oder mehreren Zyklen, Bei der zweiten Betriebsart arbeitet das System normal, die zum Verschieben der Information aus dem SERAD -Register 30 in den internen Speicher erforderlichen Operationen werden jedoch zwischengeschoben, Die zweite Betriebsart eignet sich z. B, gut dazu, Fehlersuchprogramme zum Prüfen peripherer Einheiten in den Systemspeicher zu geben. Aus s er dem kann in der zweiten Betriebsart eine Information für das Bedienungspersonal oder für die allgemeine Verbindung zwischen der entfernt stehenden Prüf station 500 und der peripheren Systemeinheit bildlich dargestellt oder ausgedruckt werden.

In ähnlicher Weise sind in Fig. 17 zwei Übertragungsarten vom SERAD-Register 31 auf das entfernt stehende Prüfgerät 500 zu unterscheiden. Bei der ersten normalen Betriebsart werden Fehlerzustandsangaben einzelner Komponenten vom abgeschalteten System unter Steuerung des SERAD, der Konsoleneinheit und des zugehörigen Parallel-Serienwandlers abgegeben. Bei der anderen Übertragunsart wird die Konsoleneinheit vom System über die zum Konsolenregister 320 und der zugehörigen Decodier- und Codierungssteuerung führenden Z-Leitung 508 gesteuert. Diese Betriebsart dient der allgemeinen Y Handhabung b von Informationen vom System 501 zur Fernwirkstation 500.

Der Verbindungsweg 510 vom Fehlersuchregister 32 des SERAD zur Konsoleneinheit ermöglicht dem SERAD, die Betätigung bestimmter manueller

Docket po 9-68-011 909883/1546 ^:

Steuerelemente der Konsole zu simulieren. Ein anderer Verbindungeweg 512 von der Konsoleneinheit zum SERAD gestattet dem SERAD-System unter externer Kontrolle des Systems 500 Informationen in der Konsoleneinheit entweder auf Bit- oder auf Bytebasis mit Informationen zu vergleichen, : die der SERAD empfangen hat. Eine mit 512 bezeichnete Verbindung von * den Verzweigungsstellen 57 und 58 des Steuerteiles 12 ermöglicht dem SE:- RAD einen Vergleich der A- und B-Systemsteuerbedingungen mit entspre- j chenden Bedingungen, die er von dem entfernten Gerät im Register 30 • empfangen hat. . .

Systemoperationsfolge- Fernbetrieb

Eine in Fig. 18 gezeigte typische Operationsblge bei einer Systemprüfung umfasst eine Reihe von Mitteilungen in beiden Betriebsarten. Zu einer Nachrichtenübermittlung in der Betriebsart 1 gehören wiederholte Ü.ber-_# tragungen zwischen SERAD und Fernsteuergerät über die Wege 500 nach 30, 30 nach 32, 32 nach 504 und 504 an 501, durch welche gewünschte Zustände des abgeschalteten System hergestellt werden und Übertragungen in der umgekehrten Richtung erfolgen, und zwar über die Bahnen : Parallel-Serienwandler zur Konsole 502 (unter Steuerung Konsole -SERAD) und unter der Steuerung SERAD - Ferngerät von der Konsole 502 zum SERAD und dem , Fernwirkgerät 500. ■ _v .

Die Operationsfolgen in der 2. Betriebsart bringen Übertragungen zwischen dem Fernwirksystem 500 und dem Hauptsystem 501 mit sich, wobei das Hauptsystem die aktive Rolle übernimmt, indem es zwischen seine normalen Verarbeitungsoperationen Verbindung mit dem SERAD und der Konsoleneinheit einschiebt. Zu dieser Operationsart gehören Übertragungen von dem Fernwirkgerät 500 zum SERAD-Register 30 (unter SERAD-Empfangs steuerung ) und unter System -Steuerung zum externen Schalter des System sowie zum Systemspeicher. In umgekehrter Richtung erfolgen wieder-

909883/1546

Docket PO 9-68-011

holte Übertragungen über die Z-Leitung zur Konsoleneinheit 502 unter Systemsteuerung und von 502 nach 509 nach 31 nach 506 zur Fernwirkstation 500 unter kombinierter Steuerung von SERAD und Konsoleneinheit.

Systemkonfigur.ation - Ortsbetrieb

Gemäss der Darstellung in Fig. 20 können der LD-Plattenspeicher und das zu prüfende System in der Betriebsart 1 oder 2 die gewünschten Prüf- und andere Funktionen ausführen. In der Betriebsart 1 liefert der LD-Plattenspeicher wiederholt Einheit^- Prüffunktionen über die SERAD-Register 30 und 32 auf das ROSDR (System-Steuerregister 55), oder an Konsolenelemente , wobei Vergleichsfunktionen eingeschoben werden (Vergleiche zwischen. Steuerbits für A-Verzweigung und B-Verzweigung oder Vergleiche von Bits oder Bytes , die von der Konsoleneinheit geliefert werden). In^er 2. Betriebsart empfängt der SERAD Informationen nur im Register 30 und erwartet danach die Datenbetriebs steuerung vom System-Steuerteil für die Übertragung der im Register 30 empfangenen Information auf den Systemspeicher, und zwar über den externen Schalter. Mit dieser Operation werden Fehlersuchprogramme , welche auf Platten aufgezeichnet sind, in den Speicher des aktiven Systems gesetzt, um z, B. periphere Einheiten zu prüfen oder Prüf- und Informationsnachrichten an den Systembediener zu geben.

SERAD-Operationsfolge - Fernbetrieb

Die grobe Operationsfolge des SERAD bei der Ausführung der' Fernbetriebsfunktion ist in Fig. 21 dargestellt . Bytes werden aus empfangenen Bits zusammengesetzt und auf richtige Start-, Stop- und Paritätsbits untersucht. Wenn kein Fehler vorliegt, werden die Bytes zur weiteren Verarbeitung entweder unter SERAD-Steuerung (datenloser Betrieb) oder unter Systemsteuerung (Datenbetrieb) weiter geleitet. Beim datenlosett Betrieb werden Daten vom Register 30 entweder auf das Fehlersuihregister 32 oder auf den

Docket PO 9-68-ΟΠ 9098 83/ίδίβ . . ■-

193Λ220

• * ■

SERAD-Steuer teil 38 übertragen. Auf den Steuerteil 38 gegebene Daten werden decodiert und als Kommando ausgeführt. Wenn ein TP-Zustandsan- * gabekommando auf diese Weise empfangen wird, werden über die SERAD-■ Verbindung Systemdaten auf das entfernt stehende Prüfgerät übertragen. Bei diesen Übertragungen hängt der SERAD an jedes übertragene Byte Start-, Stop - und Paritätsbit an. · · .

SERAD-Operationsfolge - Ortsbetrieb

Nachfolgend wird die Operationsfolge für die Ortsbetriebs verbindung mit dem LD-Platten speicher beschrieben. Der erste Adresscode für Spur und Sektor wird auf einen Spur- und Sektorzähler übertragen, der die Informationswahl von der Platte-steuert. Diese Anfangsadresse stammt entweder von Drucktasten und Schaltern auf der Konsolentafel oder von einer Betätigung der zum Verbindungsweg des Konsolenregisters führenden Z-Leitung durch das aktive System·. Der innere Aufbau des LD-Plattenspeichers spielt sfür die vorliegende Erfindung keine Rolle, weshalb nur die relevanten Verbindungen hier beschrieben werden. Der Einfachheit halber wird nur ein System mit einer Platte beschrieben, welches ausschliesslich in Wiedergabebetrieb mit vor-aufgezeichneten Platte arbeitet.

Zur Einleitung eines Zugriffs wird der Magnetkopf in die Wieder gäbe Stellung gebracht und es werden zwei aufeinanderfolgende Sektorimpulse gezählt. Nach dem zweiten Sektor werden Impulsdaten und die au! der Taktspur aufgezeichneten zugehörigen Abfühlbits auf das SERAD-Register gesandt. Nach Voraufzeichnung der Daten in dem oben beschriebenen

I Start-Stopformat sind diese vom SERAD leicht zu erkennen. Nach Empfang der ersten beiden Sektorbytes (Spur- und Sektoradress) wird ein Adressvergleich durchgeführt, um festzustellen, ob der gewünschte Teil der Aufzeichnung lokalisiert wurde. Die beiden ersten empfangenen Bytes werden mit dem Lxhalt des oben erwähnten Spur- und Sektorzählers verglichen.

Docket PO 9-68-011 90 98 8 3/1

■ ' 193422Ö

Wenn Spurvergleich und Sektorvergleich übereinstimmen, bedeutet das, dass die Information richtig lokalisiert wur.de, und der Rest des Aufzeichnung s Sektors wird auf den SERAD ausgelesen. Bei einem gleichen Spurvergleich , gekoppelt mit einem ungleichen Sektorvergleich , werden die Abfühlimpulse zum SERAD gesperrt, bis der nächste Sektor erreicht iet, und dann wird die Vergleichsoperation wiederholt.

Ein ungleicher Spurvergleich dient zum Steuern des mit dem beweglichen Kopf verbundenen Suchmechanismus. Der Kopf wird ausgekuppelt und in Schritten von je einer Spur radial bewegt, undzwa^hach innen , wenn die vom Spurzähler gefolgerte Spurzahl höher ist als die_/4ifgezeichnete Spurzahl , und nach aussen, wenn die geforderte Spurzahl niedriger als die aufgezeichnete Spurzahl ist. Bei jeder Spur wird die obige Operation (Abwarten von zwei Sektoren, Vergleichen usw. ) wiederholt, bis der gewünschte Sektor lokalisiert und dann auf den SERAD ausgelesen werden kann.

Nach dem Auslesen eines Sektors (Sektor-Endkommando vom SERAD decodiert) wird der Sektor-Adresswert im Sektorzähler um 1 weitergeschaltet und der nächste Sektor gelesen. Das Lesen der Platte wird beendet, wenn der SERAD einen Fehler entdeckt oder wenn vom System-Mikroprogramm ein Signal in normaler Operation (Eingangs-ROS-MODUS) empfangen wird.

Parallel- Serienwandler

Gemäss der Darstellung in Fig. 22 besteht eine typische Verbindung von einem Systemelement (Register Flip-Flop F) zu der Konsole führenden Eingangsleitung 324 für seriell umgewandelte Daten aus einem Schenkel einer Pyramide aus logischen Schaltungen, welche räumlich mit den das " Flip-Flop F ein schlies senden Schaltungen integriert sind, und endet in der erwähnten Eingangsleitung 324. Die Pyramide wird gesteuert durch das

Decket PO 9-68-011 9.098 8 3/154

Ausgangs signal der De codier schaltung, welche Über Wahlleitungen 600 · von dem Konsolentaktgeber, dem Bitring und denn Bytezähler gespeist werden. . .

PO9-68-011 . 909883/1546

Claims (5)

1. - 85 PATENTANSPRÜCHE

   1» ' Wartungs-undPrüfvorrichtung für elektronische Datenverarbeitungsanlagen, die Mikrobefehls- und Prüf informations speicher zur Aufnahme von Prüfprogrammen aufweisen, dadurch gekennzeichnet, dass die Uberwachungs - und Prüfvorrichtung (1) sowohl mit dem Hauptspeicher (10) als auch mit den Rechen- und Logikschaltkreisen, sowie Registern (2_r 3, 11 , 12 und 13) eingangssei tig verbunden ist, und dass die auf den Verbindungsleitungen ankommenden Signale, wie Befehle und Daten, überprüft und ausgewertet werden, um die Schaltkreise, die mit den ausgewerteten Signalen mittelbar oder unmittelbar in Zusammenhang stehen, von entfernt stehenden mit der Wartungs- und Prüfvorrichtung (1) verbundenen Datenstationen (25) aus überwachen zu können.
2. 2. Wartungs - und Prüfvorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass im lokalen Speicher (26) der Datenverarbeitungsanlage Uberwachungs- und Prüfprogramme gespeichert sind, die von der entfernten Datenstation (25) aus selektiv initialisiert werden können und zur unmittelbaren Überwachung und Prüfung der zentralen Verarbeitungseinheit und der externen Ein- und Ausgabegeräte direkt auf die Wartungs- und Prüfvorrichtung über eine Verbindungsleitung (24) geschaltet werden und dass Signale, die den jeweiligen Status eines ausgewählten überwachten Bereichs anzeigen, im Start/Stop-Betrieb auf eine entfernte Überwachungsstation (25) zum Zwecke der Auswertung gegeben werden.
3. 3. Wartungs- und Prüfvorrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Verbindungsleitung (24) als Kanal ^ ausgebildet ist und Testsignale entweder vom lokalen Speicher (26)

   90988 3/154 Docket PO 9-6S-OIl .

   oder von der entfernt stehenden Datenstation (25) imStart /Stop- * Betrieb auf die Wartung- und Prüfvorrichtung (1) übertragen werden..
4. 4« Wartungs- und Prüfvorrichtung nach den Ansprüchen l-3j dadurch gekennzeichnet, dass die Status signale des System/zu einem -bestimmten Zeitpunkt mit den von entfernten Datenstationen (25 oder 26) gesendeten Informationen verglichen werden und dass über die vorhandenen Register und Logikschaltkreise im System entsprechende Steueroperationen ausgelöst und durchgeführt werden.
5. 5. Wartungs- und Prüfvorrichtung nach den Ansprüchen 1-4, dadurch gekennzeichnet, dass die Register, Steuers chaltkr ei se und Speicher der Wartungs- und Prüfvorrichtung (1) gleichzeitig Register, Steuer s chaltkr ei se und Speicherdes zu prüfenden Systems sind.

   PO 9-68-011 9o 9 8 8 3 / 1 5 4 6