DE1933935A1 - Assoziativer Speicher - Google Patents

Description

IBM Deutschland Internationale Büro-Maschinen Gesellschaft mbH

AnmeI der i η:

Amtliches Aktenzeichen; Aktenzeichen der Anmelderin:

Böb I i ngen, 1. Juli 1969 ru-hl

International Business Machines Corporation, Armonk, N.Y. 10 504

NeuanmeI dung

Docket PO 968 007

Assoziativer Speicher

Die Erfindung betrifft einen Assoziativspeicher,, bei dem jedes Bit eines gespeichertes Wortes sowohl durch seinen wahren als auch durch seinen Komplementwert dargestellt ist.

Assoziativspeicher oder sogenannte kennwortadressierte Speicher sind prinzipie.il bekannt. So ist z.B. in dem Artikel "A Cryotron Catalogue Memory System", S. 115-119 in "Proc. of the Eastern Joint Computer Conference" vorn Dez. 1956, veröf fent"! icht im Jähre 1957, · ein Katalogspeichersystem beschrieben, das als Speicherelemente Cryotrons verwendet. Die Cryotrons sind dabei als bistab 1 le Kippschaltungen ausgeführt und in Spalten sowie in Zeilen angeordnet und jede Zeile des Speichers dient zum Speichern des.binären Wertes eines einzigen Informationswortes. Jede bistabile KippschaItung in diesem Speicher ist mit einer Vergleichschaltung versehen und ^s der Speicher wird abgefragt, indem an diese Schaltungen Impulse

909884/U95

angelegt v/erden, die ein bestimmtes Suchwort darstellen. Das beim Abfragen erzeugte AusgangssignaI entsteht in Form einer Spannung, die anzeigt, ob das Wort, nach dem der Speicher abgefragt worden ist, darin gespeichert ■-i st oder nicht. Die Anzeige erfolot derart, daß erkennbar- i st, in «.sicher Zeile oder welchen Zeilen dieses Wort gespeichert ist. Dieser Speicher hat jedoch den Kachteil, daß er besonders aufgebaute Speicherebenen und Speicherzellen benötigt, die die für eine Abfrage und für den Vorgleich notwendigen Schaltungen und Leitungen aufweisen.. Dies ist vor allem dann nachteilig, wenn "anste I Ie der Cryotrons in rconoIithi-. scher Technik hergestellte Speicherebenen verwendet werden sollen, die jedoch bei der Herstellung nur für die Verwendung in ηichtassozitiven Speichern vorgesehen waren.

^»'it! .st ein weiterer Assoziativspeicher durch die US-Pa rentschrift 3.155.945 bekannt geworden, bei dem jedes Bit einer gespeicherten Ziffer sowohl in seinem 'wahren Binärwert als auch in seinem komplementären Binärwert in'zwei bistabilen Elementen fest gehalten wird, mit denen eine Abfrage Ieitung verbunden ist. Je- doch hat auch dieser Speicher den Nachteil, daß Speicherebenen, die an und für sich für η icht-assoztative.Speicher hergestellt worden sind, für diese Struktur völlig ungeeignet sind.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Organisation und einen Aufbau eines assoziativen Speichers zu schaffen.

X 909884/U95

Docket PO 968 007

BAD OHtaiNAL

der aus konventionellen Spe i ch erebenen, insbesondere aus uiono-I ithischen Speicherebenen, aufgebaut werden kann.

Die erf Indungsgemäße Lösung der Aufgabe besteht in einem Assoziativspeicher, der dadurch charakterisiert ist, daß mehrere Speicherebenen, deren Speicherelemente durch Zeilen- und Spa I ten Ieitungen untereinander verbunden sind, mit X- und Y-Ad ressIeitungen verbunden sind, die nur das Speicherelement auswählen, dessen X- und Y-AdressIeitung in Abhängigkeit vom Inhalt eines Such registers
und einer Zeitsteuerung errregt sind, und daß mindestens eine Abfrageleitung vorhanden ist, die mit a I I en SpeichereIementen einer Speicherebene verbunden ist.

Der Vorteil eines derartig aufgebauten Assoziativspeichers besteht darin, daß konventionelle Speicherebenen nicht-assoziativer Speicher verwendet werden können, ohne daß besondere Änderungen
an diesen Speicherebenen durchgeführt werden müssen'und ohne daß ein besonderer Aufwand an Ansteuermitteln erforderlich ist.

909384/HSS.-. BAD ORIG₁NAL

Docket PO 968 007

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen und zugehörigen Zeichnungen näher erklärt.

Es zeigen: "-

Fig. 1 eine Ausführung eines erfindungsgemäßen Speichers;

Fig. 2 schematisch eine vergrößerte Speicherzelle und

Fig. 3 schematisch einen Teil der Speicher-Bit-AbfühI scha Itung.

Wie Fig. 1 zeigt, besteht der dargesteI I te Speicher aus mehreren Ebenen 12, 13 mit monolithischen Speicherelementen. Jede Ebene hat eiη mono I ithisches Speicherelement an jedem Schnittpunkt von 8 Y-Leitungen oder Zei I en Ieitungen und 16 X-Leltungen oder Spaltenleitungen. Jede der 8 Zeilen In jeder Ebene, die mit YO - Y7 bezelehnet"sind, bildet ein Wort des Speichers. Das Auswählen einer bestimmten Y-LeItüng In einer Ebene gestattet den Speicherelementen dieser Zeile die Durchführung- von Spe ich eroperationen aufgrund anderer Signale. In jeder Ebene wird nur jeweils eine Y-LeItung ψ ausgewählt, und die anderen Y-Leitungen werden nicht ausgewählt. Beim JHochgeschw i nd i gke i tsbetr i eb wird eine Leitung jeder Ebene (z.B. die Leitung YO) permanent angewählt und die anderen 7 Leitungen werden η i ch't gewählt. Mit dieser Anordnung liefert jede Ebene ein Wort des Speichers, Beim langsameren Be tr 1eb m11 a I I en 8 Wörtern jeder Ebene wird ein Satz von Treibern 15 für die Wahl jeder Y-Position In den Ebenen vorgesehen. Die Verbindungen zwischen den Treibern 15 und den Ebenen sind in der Zeichnung durch die Buchstaben auf den Leitungen der Ebenen und an den Treibern angegeben. Ein Treiber besteht Im wesentlichen aus einem

909 8 8WU95

Docket PO 963 007 -

BAD ORIGINAL

Schalter, und geeignete Treiber sind allgemein bekannt und werden deshalb nicht näher besenrießen. Nicht dargesteI I te Einrichtungen zum Selektieren eines bestimmten Treibers und zum seriellen We ί — terschalten durch die Y-Po.s i ti onen sind ebenfalls vorgesehen. Der Speicher kann für jede gewünschte Anzah I von Wörtern ausgelegt werden, indem man die Anzahl der Ebenen in Spattenrichtung erweitert oder erhöht. .

Außerhalb der Ebene fungieren die X-Leitungen als Bitpositionsleitungen. Die X-Leitungen für dieselbe Bitposition sind so angeschlossen, daß sie zusammen in jeder Ebene erregt werden. Jede Ebene hat 16 Speicherelemente in jeder Zeile zum Speichern eines Wortes aus 8 Bits in wahrer und in komplementärer Form. Für die Erregung ausgewählter X-Leitungen 1st-ein· Satz von X-Treibern, vorgesehen. Die X-freiber sind mit X0-X7 entsprechend den Bitpositionen der 8 wahren und komplementären Bitstellen des gespeicherten Wortes bezeichnet. Die 2 mit jeder X-Leitung verbundenen Ausgänge gehören zu den Speicherelementen für den wahren und den Komplementwert In den entsprechenden Bitpositionen. .

Der Speicher umfaßt ein Register 19, welches bei einer Schreiboperation als Datenregister und bei einer Abfrageoperation als Abfrageregister fungiert. E i n-konvent I one I I es Maskenreg I ster ist vorgesehen, um Suchoperationen auf ausgewählten Bitpositionen des Speichers durchführen zu können. Eine Bitlogik- oder Steuer-

909884/U95

Docket PO 968 007

•-6 '-

schaltung 27 koppelt die 8 Ausgänge des Maskenregisters 20 mit den 16 Eingängen der X-Treiber. Die Bitlog IkschaItung 27 wählt die X-Treiber entsprechend dem Inhalt der Register 19 und 20 und der vom Speicher durchgeführten Operation. Schaltungseinzelheiten gehen aus der späteren Beschreibung der Funktion dieser Schaltung während der Lese-, Schreib- und Abfrageoperationen hervor.

Jedes Speicherelement einer Ebene ist mit einer Bit-L-AbfühI-0-Leitung 31 und mit einer Bit-Q-AbfühJ - 1-Leitung 32 verbunden. Ein Treiber 33 zur Erregung der Leitung 31 für das Schreiben einer L in die Zellen ist vorgesehen, die durch die bereits beschriebenen X- und Y'-Leitungen ausgewählt worden sind, sowie zur Erregung der Leitung 32, um in einer anderen Operation in ähnlicher Weise :' u- »en in die Zellen zu schreiben. Für jede Ebene ist außer-, dem ein Di fferentia I-Ab frage verstärker 35 vorhanden. Ein Eingang k des Abfrageverstärkers 35 ist mit der Leitung 32 verbunden und empfängt die Signale, die den Speicherzustand L eines Speicherelementes darstellen. Der andere Eingang entspricht einem O-Eingang in einem nichtassoziativen Speicher und ist über eine Trennschaltung 37 mit der Bit-Abfrage Ieitung 31 verbunden.

Fig. 3 zeigt die Trennschaltung 37 im einzelnen. EIne Scha Itung, bestehend aus den Widerständen 40, 41 und 42 und ein Kondensator 43, ist so zusammengeschaltet, daß sie zwar nur einen Eingang des Dl ff erenti al Verstärkers 35 mit dem S i gnal empfang verbindet, die. Vorteile einer Dl fferentia I scha Itung Jedoch aufrechterhalten Docket PO 96.6 007 909884/149S.

werden. Di>e Schaltung 37 hält einen Spannungs pege I auf der O-Eingangsleitung aufrecht, damit der Abfrageverstärker 35 an seinem Ausgang eine O anzeigt, wenn ni-cht ein Eingangssignal am 1-Eingang erscheint. Diese Schaltung 37 stellt außerdem den Abschluß für die Ü-ÄDfrage Ieitung und den Treiber dar. Die Schaltung 37 verhindert außerdem Störungen auf der 1-Abfrage Ieitung, die durch Übereinstimmungssignale auf der O-Abfrage Ieitung erzeugt werden und evtl. ein falsches Signal für Nichtübereinstimmung erzeugen können. Das Störsignal, welches von der O-Abfrage Ieitung auf die 1-Abfrageleitung und den 1-Eingang des Verstärkers 35' gekoppelt -wird, wird in ähnlicher Weise durch die Schaltung 37 auf den Q-Eingang gekoppelt und dadurch im Verstärker 35 aufgehoben. Die Bittreiber 33 des Speichers stehen mit einer gemeinsamen Datenleitung 45 in Verbindung, wodurch die Erregung des 1-Ausganges cder des Q-Auscanges gesteuert wird, Jeder Treiber 53 hat eine eigene Takt- \ signaI-EingangsIeitung 46, über welche ein bestimmter oder mehrere bestimmte Treiber für eine Schreiboperation ausgewählt werden können. Die Takteingangssigna Ie werden vorzugsweise durch eine herkömmliche Schaltung entsprechend den Ergebnissen einer Abfrageoperation erzeugt, -

Während einer Abfrageoperation erzeugt der Abfrageverstärker 35 ein binäres AusgangssignaI, welches eine Übereinstimmung oder Nichtübereinstimmung mit einem zugehörigen Wort anzeigt. Für den Hochgeschwindigkeitsbetrieb, in welchem ein einzelnes Wort in jeder Ebene adressierbar ist, ist eine Verriegelung am Ausgang Docket PO 968 007 9 0 9 8 8 4 / U 9 5

BAD ORIQtNAL

_ fiAbfrageverstärkers 35 zum Speichern der Abfrageergebnisse vorgesehen. Die Zeichnung ze igt e1 η Ausführungsbeispiel, in wel- · ehern jedes Wort in der Ebene adressierbar ist. Für jede Y-Posttion einer jeden Ebene ist ein Ubereinstimmuhgsanzeiger vorgesehen. Jedes Register ist so angeschlossen, daß es gesetzt wird aufgrund des Zusammentreffens des Ausgangssignales des Abfrageverstärkers 35 mit einem SignaI,.weJches anzeigt, daß die entsprechende ψ Y-Position des Speichers adressiert worden Ist. Gemäß der Darstellung in der Zeichnung steuern die Y-Treiber 15 entsprechende Stufen des übereI ns timmungsregisters.

Herkömmliche Einrichtungen für die Abgabe von EingangssIgnaI en an das System und für die Betätigung am Ausgang des Uberetnstimmüngsregisters sind in der Zeichnung nicht dargestellt, werden jedoch im Verlaufe ihres Auftretens in der Operationsfolge später erklärt.

^ In Flg. 2 ist eine Speicherzelle gezeigt, die im folgenden beschrieben wird. Die Transistoren 50 und 51 sInd ml te Inander und" über Widerstände 52 und 53 mit zwei Potent!a I punkten verbunden und bilden eine bistabiIe Scha Itung. Im I eitenden Zustand speichert der Transistor 50 eine binäre 0 und der Transistor 51 eine binäre 1. In dieser bis'täbiten Schaltung ist jeweils aer Basisanschluß des einen Transistors 50 oder 51 mit dem KoIlektoranschIuß des anderen Transistors-, verbunden.- Somit sind die KoIlektoranschIüsse .zum Empfang von SignaI en von den BitIeitungen 31 und 32 bei Schreiboperationen und Iiefern die AusgangssignaIe bei Lesö-

909884/1495

Docket PO; 968 007 : ", : . .'

und Abfrageöperationen. Die Ko I Iektorarischtüsse der Transistoren

54 und 55 sind mit den Bitleitungen 31 und 32 so verbünden, daß bei Abfrage- und Schreiboperationen einer der Transistoren 54 und

55 wahlweise durch Signale auf den Bi tieitungen le I tend gemacht werden kann, und daß bei einer Lese- oder Abfrageoperation Signale von den Speicherelementen auf einer der Bi tie Itungen 31 oder 32 erscheinen. DIe Emitteranschlüsse der Transistoren 54, 55 stehen miteinander in Verbindung und sind steuerbar anzuschI Ießen an einen geeigneten Spannungspunkt über einen aus den beiden Transistoren 58 und 59 und einem Widerstand 60 bestehende-n Schalter. Der Schaltkreis arbeitet I m· Abfrage-, Lese- oder Schreibbetrieb, wenn der Transistor 58 eingeschaltet und der Transistor 59 ausgeschaltet ist aufgrund entsprechender Signale auf den X-Leitungen

■und Y-Leltungen. Bei einer Schreiboperation ist der Transistor eingeschaltet und wählt das Speicherelement, und es werden entweder dte Bitleitung 31 oder die Bitleitung 32 erregt, um die entspechenden Transistoren 54 oder 55 einzuschalten und die zugehörigen Transistoren 50 oder 5 1 der b1 stab ilen Scha Itung auszuschalten. Da die Bitabfrageleitungen 31, 32 für eine ganze Ebene gemeinsam sind, werden Einsen und Nullen In getrennten Operationen geschrieben, jedes Speicherelement Jedoch, das durch eine Y-LeI-tung und die gewählten X-Leitungen angewähIt ist, kann einer Schreiboperation unterzogen werden. Während einer Lese- und einer Abfrageoperation werden die Speicherelemente durch eine Y-Leitung und eine oder mehrere X-Leitungen gewählt und Signale erscheinen entsprechend der Speicherstellung des Elementes auf den 1-Abfrageleitungen in den O-Abfrage I eitungen.

909a84/U9 5

Docket PO 968 007

Im nachfolgenden wird eine Schreiboperation näher beschrieben. Eine Schreiboperation erfordert die gleichzeitige Wahl einer Y-Leitung, einer X-Leitung und entweder der 1-BitIeitung oder der 0-B-! tie i tang.. Die Wahl einer Y-Leitung wurde bere!ts erklärt. Die Bitleitungen 31, 32 werden wahlweise entsprechend dem Dateneingang 45 für alle Treiber und entsprechend den für jeden Treiber speziellen Taktsignalen zur Steuerung einer 1 oder einer 0 erregt. Somit stellen die Auswahl der Leitungen 31 oder 32 und die Zeitselektion die Wah I dimensionen des Speichers dar. Die Bit leitungen werden außerdem entsprechend den Takteingängen 46 gewählt, die. das Anwählen eines bestimmten Wortes oder einer Wortgruppe des Speichers ermögIichen. Dle Eingänge 46 werden aufgrund einer vorhergehenden Abfrageoperation, in welcher eine zu beschreibende Ebene festgelegt wurde, von den übereinstimmungsregistern erregt. Eine Schreiboperation läuft- in zwei Schritten ab. Im ersten Schritt wird der Treiber 33 eines gewählten Wortes zur Erregung der 1-Bl tie'"! tung 31 gesteuert. Im zweiten Schritt wird der Treiber so gesteuert, daß er die Q-BItJeItung 32 erregt. Während die 1-BItleitung erregt Ist, werden die X-Leitungen für dfe Positionen erregt. In die eine 1 zu schreiben ist, und während die 0-BItleitung erregt ist, werden die X-Treiber für dIe Pos I tionen erregt, in welche eine 0 zu schreiben ist.

Das in den Speicher zu schreibende 8 Bit große Wort wird in das Register 19 gesetzt und ein Schre I b-TaktsignaI auf die Bit-Logikschaltung 23 gegeben, um die entsprechenden Verbindungen zwischen

9098 84/149 5

Docket PO 968 007

BAD OBlQSNAL

den 8 Ausgängen der Register 19 und 20 und den 16 Eingängen zu den X-Treibern herzustellen. Während dle Einsen geschrieben werden, wird ein X-Treiber, so gesteuert, daß er seinen wahren Aus-, gang erregt, wenn das Blt, Im Reg Ister 19 eine 1 ist, und.daß er seinen Komplementausgang erregt, wenn das Bit im Register 19 eine 0' ist. Gemäß nachfolgender Erk I ä rung" erzeugen die eine 1 enthaltenden Speicherelemente Signale für eine Nicht-Übereinstimmung, die eine 0 enthaltenden Elemente jedoch nicht. Eine Abfrageoperation erfordert die gleίchzeitige Se Iektierung einer X-Leltung und einer Y-LeItung. Signale für Nicht-Überstimmung erscheinen auf der Ab frage Ieitung 32, werden im Abf rage vers ta" rker 33 abgefühlt und In einem obereinstlmmungsreglster gespeichert. Die Abfrage erfolgt In einem Schritt. Das Abfragewort wird in das Register gesetzt und das Maskenregister 20 so eingestellt, daß es Signale aus den abzufragenden Bitpositionen auf die Bi t-Lo.g I kscha I tung weiterleitet. Die Bit-Logikschaltung 23 leitet mit 1 bewertete Signale auf den KomplementteiI des Treibers für die entsprechende Bitposition und leitet die mit 0 bewerteten Signale auf die wahrenPositionen der Ebene. Von einem anderen Gesichtspunkt aus beträchtet, wird der wahre Teil einer Bitposition zur Erzeugung einer Leseoperation erregt, wenn der Wert des Abfragebits eine 0 Ist und der Komplementteil einer Bitposition wird zur Erzeugung einer Leseoperation erregt, wenn der Wert des'abgefragten Bits 1 Ist.

Gemäß der Darstellung in der Zeichnung steht im Ab frageregister Docket PO 966 007 909884/ 1495 .

λ%

19 das 8 Bit große Wort 00111100 und in den Ebenen 12 bzw. 13 sind die beiden Wörter 11000000 und 00111100 gespeichert. Um die Nicht-Übereinstimmung mit dem Wort I η Speicher 12 und die Übereinstimmung mit dem Wort in Speicher 13- klarer zu zeigen, Ist der echte Teil jedes Wortes in den am weitesten links stehenden 8 Bitpositionen gezeigt. Das äußerste Iihke Bit des Abfragewortes Ist eine 0 und wird im echten Teil der Ebene abgefragt. Daher wird fc das Speicherelement erregt, welches das äußerste I Inke Bit der beiden Wörter, enthält, "d i e -für dieses Beispiel in den Ebenen gezeigt sind. Da dieses Speicherelement in der Ebene 12 eine 1 speichert, erregt es seinen 1-Abfrageausgang und ein Signal erscheint am Eingang 32 des Abfrageverstärkers 35, der ein Ausgangssignal erzeugt, welches im Übereinstimmungsregister gespeichert wird. Dieses Register zeigt für eine nachfolgende Operation an, daß das Wort der Ebene 12 mit dem Abfragewort η1cht übereinstimmt. Übereinstimmungen oder zusatz Iiehe Nicht-übereInstimmungen an anderen Bitpositionen dieses Wortes haben keinen weiteren Einfluß auf die Stellung des übereinstimmungsregisters.

Da das äußerste linke Bit des Wortes der Ebene 13 eine 0 ist, erregt das entsprechende Speicherelement seinen O-Abfrageausgang während der Abfrageoperati on. Da die O-Abfrage le Itung 31 vom Abfrageverstärker 35 getrennt Ist, erscheint das Ausgangssignal dieses Speicherelementes nicht am EIngang des Abfrageverstärkers , und das Übereinstimmungsregister 19 wird durch diesen TeSl der Abfrageoperation nicht beeinflußt.

909884/U95

Docket PO 968 007

Ί933935

An der Position X5 ist das Abfragebit eine 1. Dieses Signal wird durch die Bit-Logikschaltung 23 auf den Komplementausgang des X-Treibers für die Bitposition 5 geleitet. In dem besprochenen Beispiel ist dieses Bit eine 1 im wahren Wort, im KompIementteiI jedoch, wo die Abfrage für diese Bitposition erfolgt, eine 0. Somit erzeugt dieses Speicherelement der Ebene 13 ein Ausgangssignal auf seiner O-Abfrage Ieitung, so daß dadurch keine Nichtübereinstimmung angezeigt wird. I η ähnlicher Weise werden die eine 0 speichernden Zellen auf allen 8 Positionen.des Wortes der Ebene 13 abgefragt und keine Nicht-Übereinstimmung angezeigt. Bei einer Leseoperation wird die Bit-LogikschaItung so gesteuert, daß sie seriell die 8 echten Positionen eines oder mehrerer gewählter Wörter durch läuft. Auf der 1-Abfrage Ieitung erscheinen Signale, die eine gespeicherte 1 bezeichnen. Auf der O-Abfrage Ieitung erscheinende Signale bezeichnen eine gespeicherte 0 und.werden durch die Trennschaltung 37 vom Abfrageverstärker 35 getrennt. Somit bezeichnet eine Änderung des SignalpegeIs am Ausgang des Abfrageverstärkers 35 eine 1 und das Fehlen einer solchen Änderung eine 0. Das Register 19 kann zum Speichern eines aus dem Speicher gelesenen Wortes verwendet werden.

Der In Fig. 1 gezeigte Speicher kann mit zusätzlichen Schaltungen zum Betrieb als Assoziativspeicher oder als NIcht-Assozlativspeicher ausgelegt werden. Bei einem NIcht-Assozlatlvspelcher werden eine X-Position und eine Y-Position zur Wahl eines Speicherelementes in jeder Ebene angewählt. Datensignale werden

909884/1495

Docket PO 968 007

einzeln auf die Dateneingänge und Taktsignale gemeinsam auf die Takteingänge der Treiber 33 gegeben (genau umgekehrt wie in Fig. 1 dargeste lit).

Der Speicher kann auch so betrieben werden, daß er keine bestimmte Stellung (don't care state) anzeigt, wenn beide Speicherelemente einer Bitposition eine 0 speichern. In ähnlicher Weise w i rde 1 ne dauernde N i cht-Übere i nst i mmung angezeigt, wenn "in beiden Stellen Einsen gespeichert sind. Die gerade beschriebene Leseoperation kann durch Lesen der X-KomplementIeitungen auch zu einer Körnplement-Leseoperation umgewandeIt werden. Durch selektive Erregung der X-Leitungen können auch nur nicht-übereinstimmende Einsen oder Nullen abgefragt werden.

DocKst PO 968 007 ■ * Ρ.βββ*/1*8*

Claims (7)

Patentansprüche

1. Assoziativspeicher, bei dem jedes Bit eines gespeicherten Wortes sowohl als wahrer als auch als komplementärer Wert dargestellt ist, dadurch gekennzeich.net, daß mehrere Speicherebenen (12 und 13), deren Speicherelemente mit Zeilen- und Spa I ten Ieitungen untereinander verbunden sind, mit X- und Y-Adressierungen verbunden sind,,die nur das Speicherelement auswählen, dessen X- und Y-Ad ress Ieitung in Abhängigkeit vom Inhalt eines Such registers (19) und einer Zeitsteuerung (23 und 46) erregt sind, und daß mindestens eine Ab frage Ie I tung (31 oder 32) vorhanden ist, die mit allen Speicherelementen einer Speicherebene (1.2 oder 13) verbunden ist.

2. Assoziativspeicher nach Anspruch U, dadurch gekennzeichnet, daß jedes Wort durch ein erstes Speicherelement und ein zweites Speicherelement für Jede Bitposition gebildet wird und daß die gemeinsamen Leitungen der ersten Positionen und auch die gemeinsamen Leitungen der zweiten Positionen für jedes Wort untereinander verbunden sind, und daß X-Ad ress Ieitungen zur Abfrage der Einsen in den entsprechenden.-Bitpositionen der Speicherebene erregt werden und daß X-Leitungen zum Abfragen der Nullen in den anderen BItpositionen des Speichers erregt werden.

909884/ U95

Docket PG 968 007

3. Assoziativspeicher nach Anspruch 2, dadurch gekennzeichnet, daß die Erregung der X-Leitungen zur Abfrage der Einsen und Nullen
nacheinander erfolgt.

4. Assozlatlvspeieher nach Anspruch 2, dadurch gekennzeichnet, daß die Erregung der X-Leitungen zur Abfrage der Nullen und Einsen
in den entsprechenden Bltpositioneri quasi gleichzeitig erfolgt.

5. Assoziativspeicher nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß ein DlfferentlaI verstärker (35) mit der einen der gemeinsamen Leitungen (31 oder 32) direkt verbunden ist und daß der andere Eingang über eine Trennschaltung (37) mit der anderen gemeinsamen Leitung (31 oder 32) verbunden ist.

6. Assoziativer Speicher nach Anspruch 5, dadurch gekennzeichnet,
\ daß die gemeinsamen Leitungen (31 und 32) einer Speicherebene

(12 oder 13) sowohl mit einem Abfühl verstärker (35) zur Abfühlung des Jewell I gen Speicherinhalts als auch mit Treibern
(33) zum Schreiben verbunden sind, an deren Ei nga'nge (45 und
46) sowohl Daten als auch .Zeitsteuerimpulse anliegen.

7. Assoziativspeicher nach Anspruch 6, dadurch gekennzeichnet,

daß die Zeitsteuerung sowohl mit den Treibern (33) als auch mit einer BI tsteuerschal tung (23), die dem Maskenreglster (20)

nachgeschaltet. I st, verbunden Ist.

90988Ä/H95

Docket PO 968 007 ' ' ' .