DE1931242A1 - Verfahren und Anordnung zum Abtasten von elektrischen Signalen und zum Speichern der Abtastwerte - Google Patents
Verfahren und Anordnung zum Abtasten von elektrischen Signalen und zum Speichern der AbtastwerteInfo
- Publication number
- DE1931242A1 DE1931242A1 DE19691931242 DE1931242A DE1931242A1 DE 1931242 A1 DE1931242 A1 DE 1931242A1 DE 19691931242 DE19691931242 DE 19691931242 DE 1931242 A DE1931242 A DE 1931242A DE 1931242 A1 DE1931242 A1 DE 1931242A1
- Authority
- DE
- Germany
- Prior art keywords
- time constant
- samples
- clock
- input
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
Verfahren und Anordnung zum Abtasten von elektrischen Signalen und zum Speichern der Abtastwerte
Die Erfindung betrifft ein Verfahren und eine Anordnung
zum Abtasten von elektrischen Signalen und zum. Speichern der Abtastwerte.
Eine Abtast- und Halteanordnung, die auch unter der Bezeichnung "Treppenspannungserzeuger" bekannt ist, enthält
einen periodisch betätigbaren Schalter und als analoges Speicherelement einen Kondensator. Der Schalter
verbindet den Kondensator während seiner Schließungsphase mit dem Eingangssignal, während er in der Öffnungsphase
vom Eingangssignal getrennt ist. Um für sich schnell ändernde Analogsignale eine besonders hohe Qualität
der Treppenspannung zu erzielen, muß gewährleistet sein, daß sich einerseits während der Schließungsphase
des Schalters die Spannung wirklich auf den entsprechenden Wert der Eingangsspannung auflädt und daß andererseits
während der Sperrphase des Schalters diese Spannung unverfälscht erhalten bleibt. Die Aufladung des
Kondensators wird um so genauer sein, je kürzer die aus dem Durchlaßwiderstand des Schalters und der Kapazität
des Kondensators gebildete Ladezeitkonstante, ist. Die Verfälschung der Kondensatorspannung während der
Sperrphase ist um so geringer, je größer die aus dem Sperrwiderstand des Schalters und der Kapazität des
Kondensators gebildete Haltezeitkonstante ist. Bei gegebener Schalterqualität, d.h. gegebenem Verhältnis
von Sperr- zum Durchlaßwiderstand, bringt eine Variation
PA 9/432/121 Wke, 'Sth
009852/1862
der Kapazität jeweils eine Verbesserung der einen Zeitkonstante
und eine Verschlechterung der anderen Zeitkonstante. Die Qualität der Treppenspannung wird daher letztlich allein
durch das Schaltverhältnis von Sperr- zum Durchlaßwiderstand des Schalters bestimmt. Diesem Schaltverhältnis sind jedoch
technologische Grenzen gesetzt. Es wird insbesondere bei elektronischen Schaltern mit zunehmender Arbeitsgeschwindigkeit
schlechter, so daß in diesem Fall die bekannte Anordnung ' den Anforderungen nicht genügt, die beispielsweise bei Analog-Digital-Wandlern
gestellt sind.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, ein
Verfahren j und zur Durchführung dieses Verfahrens eineAbtastund,.
Halteanordnung anzugeben, die bei hoher Arbeitsgeschwindigkeit eine Treppenspannung hoher Qualität erzeugt. Diese
weist eine Treppenspannung dann auf, wenn ihre Stufenhöhen exakt sind und ihre Stufendächer horizontal verlaufen.
Ausgehend von einem Verfahren der einleitend geschilderten Art, wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß den
Analogsignalen im Rhythmus eines Taktes amplitudengetreue erste, zeitlich kurze Proben entnommen v/erden, daß diese ersten
Proben einer Eingangsspeicheranordnung zugeführt v/erden, daß " der Eingangsspeicheranordnung im Rhythmus des Taktes gegenüber
den ersten Proben in der Phase verschobene zweite Proben entnommen
werden, deren Dauer größer ist als die der ersten Proben, und daß die zweiten Proben einer Ausgangsspeicheranordnung
zugeführt werden, deren Speicherzeitkonstante groß gegen die Eingabezeitkonstante der Eingangsspeicheranordnung ist.
Eine vorteilhafte Verfahrensvariante besteht darin, daß die
zweiten Proben einer zwischen der Eingangs- und der Ausgangsspeicheranordnung
eingefügten Kette aus wenigstens einer Zuischenspeicheranordnung zugeführt v/erden, bei
aenen die öiiße eo\70^| der Eingabe- und Speicher-
PA 9/432/121 009852/1862 " ' ~
V BADORIGINAL
zeitkonstante zwischen den durch die erste und letzte
Speicheranordnung gegebenen Grenzen in Richtung des Signalflusses zunimmt.
Beide Verfahrensvarianten lassen sich mit einer Abtast- und Halteanordnung für elektrische Signale unter Verwendung
von über täktgesteuerte Schalter auf- und entladbaren Kondensatoren in vorteilhafter Weise derart
durchführen, daß eine Kettenschaltung von wenigstens zwei aus einem Schalter und einem Kondensator bestehenden
Stufen vorgesehen ist, daß für jede Stufe ein Takt gleicher Impulsfolgefrequenz vorgesehen ist, daß bei
einer Durchnumerierung der Stufen mit zunehmender Nummer der Stufe eine jeweils größere Impulsdauer des
Takt3s vorgesehen ist, daß die Impulse der Takte benachbarter
Stufen gegeneinander in der Phase verschoben sind, daß ferner die aus dem Produkt der Kapazität des
ersten Kondensators unc\ des Durchlaßwiderstandes des arsten Schalters gebildete Ladezeitkonstante derart
bemessen ist, daß während der Schließungszeit des ersten Schalters der e:?ste Kondensator auf die volle
Spannung des Abtastwertes aufgeladen wird, daß die aus dein Produkt der Kapazität des letzten Kondensators und
des Sperrwiderstandes des letzten Schalters, gebildete Haltezeitkonstante derart groß beinessen ist, daß die
am letzten Kondensator anliegende Spannung -röhrend
der Impulspausen des Taktes dar letzten Stufe den Anforderungen hinsichtlich der Konstanz ,genügt, und daß
gegebenenfalls Zwischenstufen vorgesehen sind, bei denen mit zunehmender Hummer der Stufe die Dauer sowohl
der Ladezeitkonstante als auch der Haltezeitkonstante zunimmt.
Die Forderungen an die Eigenschaften der Schalter der ersten Stufen können reduziert werden, wenn bei gegebener
:?A P 432/121 - 4 -
009852/1862
Impulsfolgefrequenz des Taktes der letzten Stufe Impulsfolgefrequenzen
der Takte der vorhergehenden Stufen vorgesehen sind, die mit abnehmender Nummer der Stufen um
ein ganzes Vielfaches zunehmen.
Bei gleicher Signalamplitude ergeben- sich kleinere
Treppenstufen, wodurch bei gegebener Ladezeitkonstante und gegebener Impulsbreite der gewünschte Endwert der
jeweiligen Eingangsspannung besser erreicht wird.
Anhand von Ausführungsbeispielen wird die Erfindung nachstehend näher erläutert.
Die Pig.1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen
Abtast- und Halteanordnung. Diese enthält einen Analogsignalgenerator G, der eine Analogspannung U1
abgibt. Diese Spannung wird an ein erstes Glied mit einem·Schalter S1, einem Kondensator C1 und einem Trennverstärker
V1 angelegt. Die am Ausgang des Verstärkers V1 auftretende Spannung U2 wird an-ein zweites Glied mit
einem Schalter S2, einem Kondensator C2 und einem Trennverstärker
V2 angelegt. Der Trennverstärker V2 gibt eine Spannung U3 ab. Der Schalter S1 wird durch einen Takt T1
und der Schalter S2 durch einen Takt T2 gesteuert.
Die Fig.2 zeigt ein Ersatzschaltbild der Schalter S1
und S2 mit Sperrwiderstand Rg und Durchlaßwiderstand R35.
Das Verhältnis von Sperrwiderstand zu Durchlaßwiderstand wird als Schaltverhältnis des Schalters bezeichnet und
ist für jede Schalterart eigentümlich. Eine große Zeitkonstante während der Öffnungsphase erfordert einen
hohen Sperrwiderstand des Schalters und eine kleine Ladezeitkonstante während der Schließungsphase einen
geringen Durchlaßwiderstand.
PA 9/432/121 - 5 -r
009852/1862
COPY
BAD ORIGINAL
BAD ORIGINAL
Schaltverhältnis
Diese Forderungen nach einem gro ^ die Er_
werden erfindungsgemäQ dadurch ™*°W ' ^ schnell
zeugung einer Treppenspannung aus ex hixltereinändernden
Signal in Wei ^^"^^ungen unterandergeschalteten
Abtast- und Haltea vor.
schiedlicher, jeweils optimaler Bxmensxonx
genommen wird.
Die Wirkungsweise der Anordnung nach de^f ^"gt daB und 2 wird anhand der Fig.3 erlauter · g, 3teuern-
Eingangs-Analogsignal U1 und den den SU. " ,„
den Takt T1. Weiter 1st die Spannung 02 » m. Ber
bzw. am Ausgang des Trennverstärkers ,^«g
erste Abtast- und Haltekreis hat » dxnM^*
genaue Abtastung, d.h. eine genaue St»-.* ^^^
kurze Ladezeitkonatante. Damit ergi -_ itkonatante.
eine ebenfalls kurze und daher schlec:ht. Hal e_ ^ ^^
Diese reicht Jedoch aus, um dem zwexUn AMn
kreis mit dem Schalter S2 an dem Kondensa or 2 >
der Schlieaungsphase des Schalters ^^^
ändernde Spannung U2 anzubieten. Dies er» g t,
lanEe Impulsdauer und damit eine lang«,W^ i«^
innerhalb der zweiten Stufe, wodurch 'J^^8^.
einer großen Haltezeitkonstante """!^1... ist
zeitkonatante des zweiten Abtast- und Ha»=k";
bei verwendung eines Kondensators gro P
rä.rjr
tolt der Stufenhöhen und der horizontalen Lage de
Stufendächer die gestellten Anforderungen erfüllt.
Di. Taktfreouenzen T2 und T1, »it denen die ^
betrieben werden, sind hi.r zunächst gleich. Hur
0098B2/1862
BAD ORIGINAL
Irapulsdauer der "beiden Taktaignale ist den jeweiligen
Ladezeitkonatanten angepaßt. Die Forderungen an die Eigenschaften des ersten Schalters 31 können jedoch
noch weiter reduziert werden, wenn die erste Schaltung mit einer höheren Taktfrequenz T1f betrieben wird, wie
es in der Pig.4 dargestellt ist. Der zweite Takt T21
hat die halbe Impulsfolgefrequenz des ersten Taktes T11 und liegt in der Phase derart, daß jedee zneite
Stufendach der Spannung U2· abgetastet nird.
Die Pig.5 zeigt eine praktische Ausführung der Anordnung
nach der Pig.1, bei der die Schalter S1 und S2 durch
Diodenschaltungen realisiert sind, die durch zueinander inveree Taktspannungen Tt, Ti bzw. T2, 5?2 betrieben
werden.
5 Figuren
4 Patentansprüche
PA 9/432/121 - 7 -
009852/186 2
: " . COPY
Claims (4)
- - 7 PatentonsprücheVerfahren zum Abtasten von elektrischen Analogsignalen und zum Speichern der beim Abtasten gewonnenen Abtastwerte, dadurch gekennzeichnet, daß den Analogaignalen im Rhythmus eines Taktes amplitudengetreue erste, zeitlich kurze Proben entnommen werden, daß diese ersten Proben einer Eingangsspeicheranordnung zugeführt v/erden, daß der Eingangsspeicheranordnung im Rhythmus des Taktes gegenüber den ersten Proben in der Phase verschobene zweite Proben entnommen werden, deren Hauer größer ist als die der ersten.Proben, und daß die zweiten Proben einer Ausgangsspeicheranordnung zugeführt werden, deren Speicherzeitkonstante groß gegen die Eingabozeitkonstante der Eingangsspeicheranordnung ist.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die zweiten Proben einer zwischen der Eingangs- und der Ausgangsspeicheranordnung eingefügten Kette aus wenigstens einer Zwischenspeicheranordnung zugeführt v/erden, bei denen in Richtung des Signalflusses sowohl die Größe der Eingabe- und Speicherzeitkonstante .zwischen den durch die Eingangs- und Ausgangsspeicheranordnung gegebenen minimalen und maximalen Zeitkonstantengrößen als auch die Dauer der untereinander phasenverschobenen dritten und gegebenenfalls weiteren Proben der Zwischenspeicheranordnung zunimmt.PA'9/432/121 - 8 -009852/1 862COPY
- 3. Abtast- und Halteanordnung für elektrische Signale unter Verwendung von über taktgesteuerte Schalter auf- und entladbaren Kondensatoren zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß eine Kettenschaltung von wenigstens zwei aus einem Schalter (S1, S2) und einem Kondensator (C1, C2) bestehenden Stufen vorgesehen ist, daß für jede Stufe ein Takt (T1, TZ) gleicher Impulsfolgefrequenz vorgesehen ist, daß bei einer Durchnumerierung der Stufen mit zunehmender Nummer der Stufe eine jeweils größere Impulsdauer des Taktes (H , T2-) vorgesehen ist, daß die Impulse der !Pakte benachbarter Stufen gegeneinander in der Phase verschoben sind, daß ferner die aus dem Produkt der Kapazität des ersten Kondensators (C1) und des Durchlaßwiderstandes (Rp1) des ersten Schalters (S1) gebildete Ladezeitkonstante (1C^ ) derart bemessen ist, daß während der Schließungszeit des ersten Schalters (S1) der erste Kondensator (C1) auf die volle Spannung des Abtastwertes (ü1 = U2) aufgeladen wird, daß die aus dem Produkt der Kapazität des letzten Kondensators (02) und des Sperrwiderstandes (Rg2) des letzten Schalters (S2) gebildete Haltezeitkonstante (tg) derart groß bemessen ist, daß die am letzten Kondensator (02) anliegende Spannung (U5) während der Impulspausen des Taktes (T2) der letzten Stufe den Anforderungen hinsichtlich der Konstanz genügt, und daß gegebenenfalls Zwischenstufen vorgesehen sind, bei denen mit zunehmender Nummer der Stufe die Dauer sowohl der ladezeitkonstante als auch der Haltezeitkonstante zunimmt.
- 4. Abtast- und Halteanordnung nach Anspruch 3, dadurch gekennze i ebnet, daß bei gegebener Impulsiolgefrequenz des Taktes (T2) der letzten Stufe Impulsfolgefrequenzen der Pakte der vorhergehenden Stufen vorgesehen sind, die mit abnehmender Nummer der Stufen us ein ganzes Vielfaches zunehoen.PA 9/4-32/121 009852/1862Leerseite
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931242 DE1931242B2 (de) | 1969-06-20 | 1969-06-20 | Verfahren und anordnung zum abtasten von elektrischen signalen und zum speichern der abtastwerte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931242 DE1931242B2 (de) | 1969-06-20 | 1969-06-20 | Verfahren und anordnung zum abtasten von elektrischen signalen und zum speichern der abtastwerte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1931242A1 true DE1931242A1 (de) | 1970-12-23 |
DE1931242B2 DE1931242B2 (de) | 1976-10-21 |
Family
ID=5737493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691931242 Pending DE1931242B2 (de) | 1969-06-20 | 1969-06-20 | Verfahren und anordnung zum abtasten von elektrischen signalen und zum speichern der abtastwerte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1931242B2 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2627326A1 (de) * | 1975-06-18 | 1976-12-30 | Western Electric Co | Verringerung der ueberdeckungsverzerrung in abgetasteten signalen |
DE2643472A1 (de) * | 1976-09-27 | 1978-03-30 | Siemens Ag | Testsignalgenerator fuer eine vorrichtung zur messung der linearen verzerrungen eines bandbegrenzten kanals |
US5081372A (en) * | 1989-05-29 | 1992-01-14 | U.S. Philips Corporation | Sample-and-hold device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5819798A (ja) * | 1981-07-28 | 1983-02-04 | Sony Corp | サンプルホ−ルド回路 |
-
1969
- 1969-06-20 DE DE19691931242 patent/DE1931242B2/de active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2627326A1 (de) * | 1975-06-18 | 1976-12-30 | Western Electric Co | Verringerung der ueberdeckungsverzerrung in abgetasteten signalen |
DE2643472A1 (de) * | 1976-09-27 | 1978-03-30 | Siemens Ag | Testsignalgenerator fuer eine vorrichtung zur messung der linearen verzerrungen eines bandbegrenzten kanals |
US5081372A (en) * | 1989-05-29 | 1992-01-14 | U.S. Philips Corporation | Sample-and-hold device |
Also Published As
Publication number | Publication date |
---|---|
DE1931242B2 (de) | 1976-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68919752T2 (de) | Digital-Analogwandlung. | |
DE68905325T2 (de) | Wellenformgenerator eines analogen Signals. | |
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE3737279C2 (de) | ||
DE2541131A1 (de) | Schaltungsanordnung zur regelung der schaltverzoegerung und/oder verlustleistungsaufnahme von integrierten fet- schaltkreisen | |
DE2707967C2 (de) | Schaltung zur Erzeugung einer binär abgestuften Folge elektrischer Signale | |
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE2364517A1 (de) | Verfahren und umsetzer zur amplituden-frequenz-umsetzung | |
DE2310267C2 (de) | Digital/Analog-Umsetzer | |
DE19738561C2 (de) | Verfahren zum Steuern von Analog-Digital-Wandlern | |
DE69015946T2 (de) | Analog-Digitalwandler von hoher Umwandlungsfrequenz. | |
DE69602959T2 (de) | Vorrichtung zur digitalverarbeitung eines analogsignals, welches auch wieder in analoger form ausgegeben werden soll | |
DE3685836T2 (de) | Interpolativer da-wandler. | |
DE2732264A1 (de) | Verfahren und wandler zur umwandlung digitaler abtastwerte in ein analoges ausgabesignal | |
DE68927655T2 (de) | Analog-Digital-Wandler | |
DE69128509T2 (de) | Zeitgeber | |
DE10114942A1 (de) | Lineares Pulsbreitenmodulationssystem | |
DE1931242A1 (de) | Verfahren und Anordnung zum Abtasten von elektrischen Signalen und zum Speichern der Abtastwerte | |
DE3125250A1 (de) | Analog/digital-umsetzer | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE69113414T2 (de) | Integrierte Konstantstromversorgung. | |
DE2950031A1 (de) | Ueberwachungsgeraet | |
DE102004031153A1 (de) | Hochauflösender Sigma-Delta-Wandler | |
DE1953478B2 (de) | Dynamischer Verzögerungskreis | |
DE2714946A1 (de) | Transfersales filter mit ladungsuebertragungsschaltungen |