DE1927876A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1927876A1
DE1927876A1 DE19691927876 DE1927876A DE1927876A1 DE 1927876 A1 DE1927876 A1 DE 1927876A1 DE 19691927876 DE19691927876 DE 19691927876 DE 1927876 A DE1927876 A DE 1927876A DE 1927876 A1 DE1927876 A1 DE 1927876A1
Authority
DE
Germany
Prior art keywords
semiconductor
epitaxial layer
zones
resistance
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691927876
Other languages
English (en)
Other versions
DE1927876C3 (de
DE1927876B2 (de
Inventor
Beneking Dr Rer Nat Heinz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Electronic GmbH
Original Assignee
Beneking drrernat Heinz
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beneking drrernat Heinz filed Critical Beneking drrernat Heinz
Priority to DE1927876A priority Critical patent/DE1927876C3/de
Priority to GB20937/70A priority patent/GB1279926A/en
Priority to US33582A priority patent/US3659156A/en
Priority to JP45045136A priority patent/JPS4813869B1/ja
Priority to FR707019578A priority patent/FR2043860B3/fr
Publication of DE1927876A1 publication Critical patent/DE1927876A1/de
Publication of DE1927876B2 publication Critical patent/DE1927876B2/de
Application granted granted Critical
Publication of DE1927876C3 publication Critical patent/DE1927876C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Heilbronn, den 29. 5. 1969 Ma/nae - B 8
"Halbleiteranordnung"
Die Erfindung betrifft eine Halbleiteranordnung aus einen Halbleiterkörper mit mindestens zwei sich zu einer Oberflächenseite des Halbleiterkörpers hin erstreckenden Zonen unterschiedlichen Leitungstyps, die durch auf der Halbleiteroberfläche verlaufende Leitbahnen kontaktiert sindο Die Erfindung besteht darin, daß auf der.den Halbleiterzonen gemeinsamen Oberflächenseite des Halbleiterkörpers hochohmige Halbleiterbereiche angeordnet sind, auf die sich die die Halbleiterzonen kontaktierenden Leitbahnen erstrecken.
Bei den nach der Planartechnik hergestellten Halbleiterbauelementen oder integrierten Schaltungen verlaufen die metallischen Leitbahnen auf einer die Halbleiteroberfläche bedeckenden Isolierschicht, die zumeist aus Siliziumdioxyd oder Siliziumnitrid besteht. Die Isolierschicht wird bei Silizium-Halbleiterkörpern in allgemeinen durch thermische oder anodische Oxydation hergestellt. Diese Oxydschichten können aus technologiechen Gründen nur wenige ,um dick hergestellt werden, so daß
009Θ49/112Α
die Leitbahnen mit den unter der Oxydschicht befindlichen Halbleiterzonen oft unerwünscht hohe Kapazitäten bilden« durch die die Hochfrequenzeigenschaften der Halbleiteranordnungen verschlechtert werden. Zur Reduzierung dieser Stbrkapazitäten wurde bereits vorgeschlagen, auf die erste, unmittelbar die Halbleiteroberfläche bedeckende Isolierschicht eine zweite Isolierschicht aufzubringen, auf die die Leitbahnen und deren als Kontaktflächen au·· gebildeten Enden geführt sind. Nach einem anderen Vorschlag werden in den Halbleiterkörper von der den Halbleiterzonen gemeinsamen Oberflächenseite aua Ätzgruben eingebracht, die mit einem aus der Gasphase abgeschiedenen Isoliermaterial aufgefüllt werden. Auf dieses Isoliermaterial werden dann die Leitbahnen, die mit den einzelnen Halbleiterzonen in elektrischer Verbindung stehen, aufgebracht.
Das letztgenannte Verfahren hat den Nachteil, daß das Isoliermaterial in den Ätzgruben nicht beliebig dick Ausgebildet werden kann. Die Herstellung von Isolierstoffpodesten auf der Halbleiteroberfläche machen einen Verfahrenswechsel notwendig, da sich die Isolieretoffpodeste nicht durch thermische Oxydation erzeugen lassen, sondern beispielsweise auf die thermisch gebildete erste Isolierschicht aufgedampft werden müssen*
009849/1124
üie erfindungsgemäße Halbleiteranordnung läßt sich sehr leicht herstellen und weist nur noch minimale Störkapazitäten auf, die einen Betrieb der Halbleiteranordnung im Hochfrequenzgebiet gestatten. Sie können ferner vorteilhaft zum Aufbau von Schaltungen herangezogen werden, indem die Halbleiteranordnung mit ihren auf den hochohraigen Halbleiterbereichen verlaufenden Leitbahnen auf zugeordnete Leitbahnbereiche auf einem Substrat aufgelegt und mit diesen, einer Schaltung zugehörigen Leitbahnen drahtfrei verbunden werden.
Bei der Herstellung von Halbleiteranordnungen geht wuax heute mehr und mehr dazu über, die Halbleiterbauelemente bildenden Zonen in eine Epitaxieschicht einzubringen« die' auf einen Halbleitergrundkörper gebildet wird. Be ist daher möglich, ohne einen Verfahrenswechsel die hochohalgen Halbleiterbereiche gleichfalls durch Epitaxie su erzeugen, wobei sich die Herstellung der hochohaigen Epitaxieschicht vorteilhafterweise unmittelbar an die Abscheidung der für die Aufnahme der Halbleitersonen vorgesehenen Epitaxieschicht anschließt.
Die hochohmige Epitaxieschicht wird vorzugsweise so aufgeteilt, daß jede Leitbahn auf einen hochohaigen Halbleiterbereich geführt ist, wobei alle, beispielsweise
0098^9/1124
meeaförnig ausgebildeten hochohuigen Halbleiterbereiche voneinander getrennt sind. Die hochoheigen Halbleiterbereiche bestehen vorzugsweise aus den gleichen einkristallinen Halbleitermaterial wie der Halbleitergrundktfrper. Die zur Herstellung der hochohtaigen Halbleiterbereiche gebildete Epitaxieschicht kann praktisch beliebig dick sei*. Schichtdicken von o,l bis o,2 as haben sich als besondere geeignet erwiesen.
Die Erfindung, ihre weitere vorteilhafte Ausgestaltung und ein Verfahren sur Herstellung einer erfindungsgeasissen Halbleiteranordnung wird ie weiteren anhand der Fi* guren 1 bis 6* noch näher beschrieben. Die Figuren aeigea, teils isj Schnitt teils in einer perspektivischen Ansicht, verschiedene Fertigungsphasen eines Epitaxial-Planartran· sistors.
In der Figur 1 ist ein siehrschichtiger Halbleiterkörper i dargestellt. Es sei hierbei darauf aufmerksam gemacht, da8 die in den Figuren gewühlten geometrischen Abmessungen nicht unbedingt den tatsächlichen Größenverhältnissen entsprechen, sondern aus Gründen der Anschaulichkeit gewählt wurden. Der Halbleiterkörper 1 besteht beieplele« weise aus Galliumarsenid und weist einen beispielsweise p-leitenden Grundkörper 2 auf. Auf dea Grundkörper be-
009849/1124
"' 3 —
findet sich eine hochdotierte, dünne, n*-leitend« Schicht 3, die bei Transistoren als sogenannte "buried layers Schicht"*zur Reduzierung des Kollektorbahnwideratandea dient. Diese Schicht 3 kann epitaktisch oder durch Diffusion hergestellt werden.
Auf der miederohmigen Schicht 3 befindet «ich eine ndotierte Epitaxieschicht 4, die für die Aufnathm· der ein oder «ehrer· Halbleiterbauelemente bildenden Zonen vorgesehen ist. Die Epitaxieschicht k ist von einer weiteren hochohmigen Epitaxieschicht 5 bedeckt-, die beispielsweise o,l bis o,2 na dick ist und, falls ein Galliuearaenid-Halbleitargründkörper verwendet wird· aus epitaktiech herstellbarem aemiiaolierendem Galliumarsenid besteht. Di· zuletzt hergestellte Epitaxieschicht 5 dient als Träger für die die Halbleiterzonen kontaktierenden Leitbahnen. ,
Gemäß Figur 2 wird in die extrem hochohmige Epitaxieschicht 5 «ine bis zur ersten Epitaxieschicht %xwichende Öffnung 6 eingebracht. Durch diese Öffnung werden anschließend die die Halbleiterbauelement· bildenden Zonen in die Epitaxieschicht k eingelassen. Hiarsu wird die «rat·.Epitaxieschicht in der Öffnung 6 mit einer Isolierschicht 7 bedeckt, die beispielweise »u· SiIi-
009849/1124
ziumdioxyd oder Siliziumnitrid besteht. Besteht das Halbleitermaterial aus Silizium, so kann die SiO.-Schicht durch thermische oder anodische Oxydation erzeugt werden. Bei anderen Halbleitermaterialien wird die Isolierschicht aus SiO2 oder Siliziumnitrid auf die Halbleiteroberfläche aus der Gasphase abgeschieden.
Zur Herstellung eines Transistors, bei dem die Epitaxieschicht k als Kollektorzone dient, wird in die Oxydschicht 7 zunächst eine Öffnung 8 eingebracht, durch die, wie die· in Figur 3 dargestellt ist, störatellenbildende Dotierungsstoffe in die Schicht k eindiffundiert werden, durch die ein Teil der Schicht 4 zur Basiszone 9 eines Translators uadotiert wird. Bei der Herstellung der Isolierschicht 7 wird sich diese i« allgemeinen auch auf der Oberfläche der Epitaxieschicht 5 bilden. Sie kann dort belassen oder auch wieder entfernt werden. Ee ist ohne Bedeutung, wenn ie letzteren Fall bei den notwendigen Diffueionsprozessen an der Oberfläche der Epitaxieschicht Störstellen gebildet werden, da die Eindringtiefe dieser Störstellen von wenigen >ue gegenüber der relativ großen Dicke der Epitaxieschicht 5 nicht in· Gewicht fällt. Bei der Fertigung anderer Bauelenente können in die Isolierschicht 7 zur Herstellung mehrerer Zonen gleichen Leitungstyps eine beliebige Anzahl von Öff-
009849/1124
nungea eingebracht werden.
Bei dar Fertigung einea Transistors wird nach der erfolgten Eindiffusion der Basiszone 9 die Isolierschicht auf der Halbleiteroberfläche wieder vervollständigt und getauft figur k ait einer weiteren Öffnung 11 versehen, die klelser ala die erste Öffnung 6 ist und innerhalb dieser inzwischen wieder geschlossenen Öffnung 6 liegt· Durch das Diffusionsfeneter 11 werden anschlleAend in die Basiszone Storatome eindiffundiert, die einen Tail der Basiszone 9 zur Emitterzone Io usidotleren· Zur Herstellung einer Diode werden nur die in der Figur k darge· stellten Kalbleiterzonen 4 und 9 benötigt, ao defl in dia· sea Fall die öffnung 11 als Kontaktierungsfenster dient* indem an die Diodenzone 9 ein ohmseher Netallkontakt angebracht wird·
Ganz allgemein wird die Isolierschicht 7 zur Herstellung beliebiger Halbleiterbauelemente oder integrierter Schaltungen sooft vervollständigt und zur Eindiffusion von Zonen oder zur Kontaktierung bereite hergestellter Halbleiterzonen in gewünschter Weise strukturiert, bis alle Halbleiterzonen hergestellt und mit Kontakten versehen sind. Bei*diesen Verfahrensprozessen findet vorteilhafterweise die von der Planartechnik her bekannte
009849/1124
Photolackinaskierungs-, Ätz- und Diffusionstechnik Verwendung .
Die Kontakte an die einzelnen Halbleiterzonen werden vorzugsweise durch Aufdampfen einer oder mehrerer Metallschichten auf die Halbleiteroberfläche hergestellt, wobei die zunächst die ganze Oberflächenseite bedeckende Metallschicht gleichfalls mit Hilfe der bekannten Photolacktechnik so strukturiert wird, daß nur noch die in der Figur 5 dargestellten Teile zurückbleiben* Vor der Herstellung der Metallkontakte kann die Oberfläche der Epitaxieschicht 5 beispielsweise durch Ätzen gereinigt werden, wenn sie nicht bei den Diffusionsprozessen durch eine Oxydschicht abgedeckt war.
Die Kaitterzone ist gesmß Figur 5 Bit eines Metallkontakt 12 versehen, der über eine auf der Oxydschicht 7 verlaufende Leitbahn «it eines großflächigen Anschluflkontakt 17 auf der Epitaxieschicht 5 verbunden ist. In gleioher Welse ist ein Baaiskontakt 13 vorhanden, der über eine Metall!· «ehe Leitbahn sit des Anschlußkontakt l8 auf der Epitaxieschicht 5 verbunden ist, während der Kollektorkontakt tk am den Kontakt 19 auf der Epitaxieschicht 5 angeschlossen ist. Die großflächigen Anschlußkontakte 17ι l8 und 19 können bei eines nachfolgenden Atzprozeß, bei de*
009849/1124
von den Kontaktflächen 17 bis 19 unbedeckten Teile der Epitaxieschicht 5 bis zur Oberfläche der Epitaxieschicht k abgetragen werden, als Ätzmaske dienen. Auf diese Weise entstehen mesaförmig auegebildete, über die Ebene der den Halbleiterzonen k, 9 und Io gemeinsamen Oberflächen» seite des Halbleiterkörpers ragende hochohmige Halbleiterinseln 15« l6 und 2k, die als Träger für die in Kontaktflächen 17 t 18 und 19 mündendei Leitbahnen dienen. Die freigelegten Teile der Oberfläche der Epitaxieschicht k wer*
den vorzugsweise mit einer passivierenden Isolierschicht, beispielsweise aus Siliziumdioxyd, bedeckt.
Die Leitbahnen und Metallkontakte bestehen beispieleweise bei Galliumarsenid-Halbleiterkörpern aus Tantal-Gold oder Gold-Germanium. Da die Metalleitbahnen an den relativ steilen Flanken der Epitaxieschicht 5 hochgeführt werden müssen, empfiehlt es eich, eine zunächst aufgedampft· dünne Metallschicht nachträglich durch stromlose oder galvanische Abscheidung zu verstärken.
Wie aus den Figuren 5 und 6 besonders deutlich wird, erhält man nach dem Abschluß aller Fertigungsprossesse eine HalbleLteranordnung, bei der die hochohmigen HsIbleIterborelche 15, 16 und 2k um die ein HaLbLeLterbau-• lsnent bi.l(ien<l»m ionen an der Oberfläche ti ».j Halb»
(J O 9 ö h CJ / 11 2 4
BAD ORIGINAL
- Io -
leiterkörpers gruppiert sind.
Derartige Halbleiteranordnungen eignen sich besonders, wie in der Figur 6 dargestellt ist, zur drahtfreien Verbindung einzelner Schaltungselemente zu einer Multi» Chip-Halbleiterschaltung, die mit Dünn- oder Dickfilmbauelementen kombiniert sein kann. Hierzu wird beispiels· weise ein isolierendes Trägersubstrat 2o verwendet, &ut dem einzelne Bauelemente oder integrierte Schaltungen miteinander verknüpfendenLeitbahnen verlaufen· Iq der Fi« gur 6 sind nur drei Endpunkte 21, 22 und 23 solcher Leitbahnen dargestellt, die für den Anschluß eines Transistorbauelmentes gemäß Figur 5 vorgesehen sind* Die· see Transistorbauelement wird mit seinen Kontaktflächen 17· l8 und 19 auf die zugeordneten Leitbahnendem 21, 22 und 23 auf dem Substrat 2o aufgelegt. Durch Löten oder durch Ultraschallschweißüng werden die Kontaktflächen des Transistors mechanisch fest und elektrisch gut leitend mit den Leitbahnen auf dem Substrat verbunden·
Die erfindungsgemäße Halbleiteranordnung iet selbstver« ständlich nicht an bestimmte HalbleiterstoTfe, Bauelementarten oder Do t iernng.sver hä L triLssa einzelner HaIb-Uiterzonan gebunden, s-mdet α läßt sich stets rhjri ver» /jch Ledan.ir t i-§ί t en £ rf ;>nli t :, i .«ti mti«">S"i;i. Ve-) ι,.'Γ !ch
BAD ORfGiNAL
ist, daß die die Leitbahnen bzw. Kontaktflächen tragende Halbleiterschicht abglichst hochohmig und so dick ausgebildet wird, daß zwischen den einzelnen Anschlußelektroden des oder der gefertigten Halbleiterbauelemente auglichst keine Störkapasitäten »ehr auftreten. Der spezifische Widerstand der hochohmigen Halbleiterschicht ist bei·» spielsweise größer als Io^ Ohmcm.
009849/1124

Claims (19)

  1. Patentansprüche
    I)J Halbleiteranordnung aus einem Halbleiterkörper mit zumindest zwei sich zu einer Oberflächenseite des Halbleiterkörpers hin erstreckenden Zonen unterschiedlichen Leitungetype, die durch auf der Halbleiteroberfläche verlaufende L·itbahnen kontaktiert sind, dadurch gekennzeichnet, daß auf der den Halbleiterzonen gemeinsamen Oberflächeneeite des Halbleiterkörpers hochohmige Halbleiterbereiche angeordnet sind, auf die sich die die Halbleiterzonen kontaktierenden Leitbahnen erstrecken·
  2. 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die hochohmigen Halbleiterbereiche aus epitaktisch abgeschiedenem Halbleitermaterial bestehen.
  3. 3) Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gelunzeichnet, daß jede Leitbahn auf einen auf der Halbleiteroberfläche angeordneten hochohmigen Halbleiterbereich geführt ist, der von den übrigen hochohmigen Halbleiterbereichen getrennt ist.
  4. 4) Halbleiteranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die hochohmigen Halbleiterbereiche mesaförmig auegebildet sind.
    009849/1124
  5. 5) Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die von den hochohmigen Halbleiterbereichen unbedeckten Gebietecder den Halbleiterzonen gemeinsamen Oberflächenseite mit einer Isolierschicht bedeckt sind,
  6. 6) Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochohmigen Halbleiterbereiche aus dem gleichen einkristaliinen Halbleitermaterial wie der Halbleiterkörper bestehen.
  7. 7) Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochohmigen Halbleiterbereiche eine Dicke von ca. o,l bis o,2 BO aufweisen.
  8. 8) Halbleiteranordnung nach einem der vorhergehenden Aneprüche, dadurch gekennzeichnet, daß die hochohmigen Halbleiterbereiche um die ein Halbleiterbauelement bildenden Zonen an der Oberfläche des Halbleiterkörper« gruppiert sind.
  9. 9) Halbleiteranordnung nach einem der vorhergehend·» Aneprüche, ,dadurch gekennzeichnet, daß der Halbleiterkörper aus GÄlliumarsenid und die hochohmigen Halb-
    008849/1124
    leiterbereiche aus semiisolierendem, epitaktisch abgeschiedenem Galliumarsenid bestehen.
  10. 10) Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vprhergehenden Ansprüche, dadurch gekonnzeichnet, daß auf einen Halbleitergrundkörper dee ersten Leitungstype epitaktisch eine für die Aufnahme der Halb« leiterzonen vorgesehene Halbleiterschicht vom zweiten Leitungetyp abgeschieden wird, und daß diese erste Epitaxieschicht mit einer zweiten, extrem hochohmigen, als Träger für die Leitbahnen vorgesehene Epitaxieschicht bedeckt wird»
  11. 11) Verfahren nach Anspruch Io, dadurch gekennzeichnet, daß in die zweite, extrem hochohraige Epitaxieschicht eine bis zur ersten Epitaxieschicht reichende Öffnung eingebracht wird, und daß durch diese Öffnung in die erste Epitaxieschicht die ein oder »ehrer· Halbleiterbauelemente bildenden Zonen eingebracht werden.
  12. 12) Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die erste Epitaxieschicht in der Öffnung mit einer Isolierschicht bedeckt wird, und daß in diese Isolierschicht zur Eindiffusion von Störstellen in begrenzte Bereiche der ersten Epitaxieschicht eine oder mehrere
    Q09849/112 4-
    Öffnungen eingebracht werden.
  13. 13) Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß nach der erfolgten Eindiffusion einer oder mehrerer Halbleiterzonen in die erste Epitaxieschicht die Xsolierschicht auf der Halbleiteroberfläche wieder vervollständigt und zur Eindiffusion weiterer Zonen und/oder xur Kontaktierung bereits eindiffundierter Zonen erneut strukturiert wird, und daß diese Verfahreneproze«·· sooft wiederholt werden, bis alle Haitieiterzonen hergestellt und mit Kontakten versehen sind.
  14. Ik) Verfahren nach ei ssen der vorhergehenden Anspruch·, dadurch gekennzeichnet, daß auf die Oberfläche des Halbleiterkörpers Metallische Leitbahnen aufgebracht werden, die von den Kontaktstellen der in der ersten Epitaxieschicht untergebrachten Halbleiterzonen auf die xweit« Epitaxieschicht führen.
  15. 15) Verfahren nach Anspruch ik, dadurch gekennzeichnet, daß die Leitbahnen auf der zweiten Epitaxieschicht in großflächig ausgebildete Anschiußkontakte Bünden.
  16. 16) Verfahren nach einea der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zwischen den Leit»
    009849/1124
    bahnen bzw» Anechlußkontakten liegenden Bereich· der zweiten Epitaxieschicht entfernt werden, ao daß von dieser Schicht nur mesaförmig ausgebildete, die Leitbahnen tragende Inseln zurückbleiben.
  17. 17) Verfahren nach Anspruch l6, dadurch gekennzeichnet, daß die freigelegten Bereiche der ersten Epitaxieschicht ■it eine]; Isolierschicht bedeckt werden«
  18. 18) Verfahren nach einest der vorhergehenden Ansprüche« dadurch gekennzeichnet, daß die metallischen Leitbahnen und Anschlußkontakte auf die Halbleiteroberfläche aufgedampft und durch stromlose oder galvanische Abscheidung verstärkt werden.
  19. 19) Verwendung einer Halbleiteranordnung nach einen der vorhergehenden Ansprüche zum Aufbau von Schaltungen, in« de« di· Halbleiteranordnung ait Ihren auf des aoehofesi«» f«a Halbleiterbereichen verlaufenden Luitbahttes auf zugeordnete Leitbahnbereich» auf «Inen Substrat aufg·» legt und Mit diesen, einer Schaltung zug#h8r£g«n Leitbahnen drahtfrei verbunden werden.
    009849/1124
DE1927876A 1969-05-31 1969-05-31 Halbleiteranordnung Expired DE1927876C3 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE1927876A DE1927876C3 (de) 1969-05-31 1969-05-31 Halbleiteranordnung
GB20937/70A GB1279926A (en) 1969-05-31 1970-04-30 Semiconductor device
US33582A US3659156A (en) 1969-05-31 1970-05-01 Semiconductor device
JP45045136A JPS4813869B1 (de) 1969-05-31 1970-05-26
FR707019578A FR2043860B3 (de) 1969-05-31 1970-05-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1927876A DE1927876C3 (de) 1969-05-31 1969-05-31 Halbleiteranordnung

Publications (3)

Publication Number Publication Date
DE1927876A1 true DE1927876A1 (de) 1970-12-03
DE1927876B2 DE1927876B2 (de) 1972-11-23
DE1927876C3 DE1927876C3 (de) 1979-09-27

Family

ID=5735775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1927876A Expired DE1927876C3 (de) 1969-05-31 1969-05-31 Halbleiteranordnung

Country Status (5)

Country Link
US (1) US3659156A (de)
JP (1) JPS4813869B1 (de)
DE (1) DE1927876C3 (de)
FR (1) FR2043860B3 (de)
GB (1) GB1279926A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823469A (en) * 1971-04-28 1974-07-16 Rca Corp High heat dissipation solder-reflow flip chip transistor
JPS5268376A (en) * 1975-12-05 1977-06-07 Nec Corp Semiconductor device
US4738933A (en) * 1985-08-27 1988-04-19 Fei Microwave, Inc. Monolithic PIN diode and method for its manufacture
EP1251557B1 (de) * 1994-07-26 2007-01-03 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer Halbleitervorrichtunng und eine Halbleitervorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
NL134388C (de) * 1964-05-15 1900-01-01
US3525146A (en) * 1965-12-11 1970-08-25 Sanyo Electric Co Method of making semiconductor devices having crystal extensions for leads
US3512051A (en) * 1965-12-29 1970-05-12 Burroughs Corp Contacts for a semiconductor device
US3440114A (en) * 1966-10-31 1969-04-22 Texas Instruments Inc Selective gold doping for high resistivity regions in silicon

Also Published As

Publication number Publication date
DE1927876C3 (de) 1979-09-27
US3659156A (en) 1972-04-25
DE1927876B2 (de) 1972-11-23
FR2043860B3 (de) 1973-03-16
FR2043860A7 (de) 1971-02-19
JPS4813869B1 (de) 1973-05-01
GB1279926A (en) 1972-06-28

Similar Documents

Publication Publication Date Title
DE2954501C2 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2032201A1 (de) Integnerbare Planarstruktur eines Transistors, insbesondere fur integrier te Schaltungen verwendbarer Schottky Sperr schicht Transistor
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE1539079B2 (de) In einer Halbleiterscheibe für integrierte Schaltungen ausgebildeter Planartransistor
DE1808928C2 (de) Halbleiterbauelement mit polykristallinen Bereichen und Verfahren zum Herstellen
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3013559A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1414538A1 (de) Unterschiedliche Leitfaehigkeitszonen aufweisende Halbleiteranordnung und Verfahren zu dessen Herstellung
DE1514867A1 (de) Flaechenhafte Halbleiterdiode
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE1927876A1 (de) Halbleiteranordnung
DE1514263A1 (de) Halbleitervorrichtung
DE2044863A1 (de) Verfahren zur Herstellung von Schottkydioden
DE3528562A1 (de) Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung
DE19531618A1 (de) Bipolartransistor, Halbleitereinrichtung mit Bipolartransistoren und Verfahren zum Herstellen derselben
DE68925150T2 (de) Bipolartransistor und Verfahren zu dessen Herstellung
DE1614219A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE2408402A1 (de) Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit
DE2837283B1 (de) Planare, in eine Wellenleitung eingefügte Schottky-Diode für hohe Grenzfrequenz
DE2535272A1 (de) Festkoerperbauelement-herstellungsverfahren
DE2454561A1 (de) Halbleitervorrichtung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2627922A1 (de) Halbleiterbauteil
DE2126303A1 (de) Eine isolierte Gate-Elektrode aufweisender Feldeffekt-Transistor mit veränderlicher Verstärkung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8339 Ceased/non-payment of the annual fee