DE1816083A1 - Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallen - Google Patents

Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallen

Info

Publication number
DE1816083A1
DE1816083A1 DE19681816083 DE1816083A DE1816083A1 DE 1816083 A1 DE1816083 A1 DE 1816083A1 DE 19681816083 DE19681816083 DE 19681816083 DE 1816083 A DE1816083 A DE 1816083A DE 1816083 A1 DE1816083 A1 DE 1816083A1
Authority
DE
Germany
Prior art keywords
getter
semiconductor
coatings
produced
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681816083
Other languages
English (en)
Other versions
DE1816083C3 (de
DE1816083B2 (de
Inventor
Dr Erhard Sirtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19681816083 external-priority patent/DE1816083C3/de
Priority to DE19681816083 priority Critical patent/DE1816083C3/de
Priority to NL6918858A priority patent/NL6918858A/xx
Priority to CH1869869A priority patent/CH522290A/de
Priority to GB6140869A priority patent/GB1267700A/en
Priority to FR6943692A priority patent/FR2026656B1/fr
Priority to AT1180269A priority patent/AT311419B/de
Priority to SE1766769A priority patent/SE363243B/xx
Publication of DE1816083A1 publication Critical patent/DE1816083A1/de
Publication of DE1816083B2 publication Critical patent/DE1816083B2/de
Publication of DE1816083C3 publication Critical patent/DE1816083C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3228Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of AIIIBV compounds, e.g. to make them semi-insulating
    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01DHARVESTING; MOWING
    • A01D19/00Digging machines with centrifugal wheels, drums or spinners
    • A01D19/04Digging machines with centrifugal wheels, drums or spinners with working tools rotating around a horizontal axis arranged parallel to the direction of travel
    • A01D19/06Digging machines with centrifugal wheels, drums or spinners with working tools rotating around a horizontal axis arranged parallel to the direction of travel with scoop wheels or drums
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

SIEMENS AKTIENGESELLSCHAFT München 2, 2Ü0E7.1968
Berlin und München 7ittelsbaeherplatz 2
1816083 pa 68/3248
Verfahren zur Getterung schnell diffundierender Ver-
Die vorliegende Erfindung betrifft ein Verfuhren zur Getterung schnell diffundierender Verunreinigungen in Harbleiterkristallen durch Aufbringen von Getterbelägen auf der Rückseite der für die Fertigung von Halbleiterbauelementen vorgesehenen Kriställscheiben.
■ Eine schwankende Versetzungsdichte in Einkristallscheiben kann die Reproduzierbarkeit bzw. Effektivität verschiedener Verfahrensschritte bei der Herstellung von Halbleiterbauelementen sehr stark beeinflussen. Die Ursache dafür liegt vorwiegend in der Rolle, welche diese Gitterdeffekte als Reservoir für schnell diffundierende Verunreinigungen spielen. Eine ganz besondere Bedeutung kommt derartigen Vorgängen zu, wenn die betreffende Verunreinigung aktiv in die Ladungsträgerbilans des Halbleiterkörpers eingreift» Dies ist z.B. der Fall bei der Anwesenheit von Kupfer in Gerraanium- oder Galliumarsenidkristallen»
Die Erfindung dient zur Lösung der Aufgabes auf einfache und schnelle Weise-den unkontrollierbaren Einfluß solcher Verunreinigungen auszuschalten.
Die Erfindung geht bei der Lösung dieser Aufgebe von der ■Überlegung aus, daß durch Erzeugung einer großen inneren Oberfläche bei der Bildung eines Getterbjelags auf der Rückseite, der für die Fertigung der Halbleiterbauelemente vorgesehenen Kristallscheiben die rasch diffundierenden Verunrei-
PA 9/501/460 Edt/Au - 2 -
16. Dezember 1*968 r roo'c/·* aea
Uvseib/ labe
BAD ORIGINAL,
pa 9/5o 1/460
nigungen (Frerndatome wie ζ. Β. Kupfer) zur Ausscheidung gezwungen v/erden, wenn die Abkühlung der Halbleiterbauelemente nach dem letzten bei ι höherer ffloraporatur stattfindenden Verfahrensschritt in der richtigen V/eise vorgenommen wird. Die Temperbehandlung der Kristalle erfolgt doshalb in einem Temperaturbereich, in dem die Diffusion substitutionoll eingebauter Störstellen (pn-Übergänge) vernachlässigbar, diejenige von interstitiell wandernden Störstellen jedoch noch'ausreichend ist, um deren Abzug von der gegenüberliegenden Grenzfläche in die Getterschicht zu gewährleisten.
^ ' Es wird deshalb erfindungsgemäß vorgeschlagen, daß die " Getterbeläge in mikrokristalliner bis amorpher hochreiner Form als Dünnschicht aus arteigenem Material, aus Reaktionsprodukten "xeses Materials mit verschiedenen Nichtmetallen oder aus arteigenem Material mit eingelagerten Reaktionsprodukten" dieser Art gebildet werden. Y/ichtig ist, daß zwischen dem Getterbelagmaterial und dem Halbleitersubstrat .eine gute Haftfestigkeit besteht, was gegebenenfulls durch eine geeignete Vorbehandlung der entsprechenden Substratoberfläche erreicht v/erden kann.
Gemäß einem Ausführungsbeispiel nach'.der Lehre der Srfindung werden Gettergeläge durch Aufampfen im Vakuum erzeugt.
Ill V k Dabei kommen, wenn binäre Verbindungen wie z. B. A B-Verbindungen verwendet werden, zv/ei getrennte Verdampferquollen für die einzelnen Elemente zur Anwendung. Sine andere Möglichkeit des Aufdampfens des Getterbelages im Hochvakuum (io mm Hg) ist durch das Verfahren der "Flashevaporation", d'-.h. durch blitzartige völlige Verdampfung kleiner Substanzmengen der halbleitenden Verbindung gegeben.
3s kann aber auch eine solche Verfahrensweise, gewählt weiden, bei welcher mit Hilfe einer reinen Gasreaktion geux1-
009826/1998
BAD ORIGINAL
PA 9/5π1/46ο - «9» -
beitet wird, beispielsweise durch Pyrolyse entsprechend ,zersotzlicher und leicht flüchtiger Ausgangsverbindungen. Eine weitere Möglichkeit bietet sich durch eine chemische Transportreaktion bei relativ niedrigen Substrattempei-aturen an. Dabei wird das den Getterbelag bildende Material, z.B. Silicium, von einem ala Quelle dienenden Halbleiterkörper auf das Substrat mittels eines Transportgases, z. B. Jod, Übertragen.
Es liegt auch im Rahmen der vorliegenden Erfindung, daß die Getterbeläge durch eine Grenzflächenreaktion des Halbleitermaterials mit der Gasphase gebildet werden. Diese Methode wird insbesondere dann angewandt, wenn die gebildeten Getterbeläge aus einer mikrokristallinen bis amorphen Fremdphase, die jedoch keine neuen Verunreinigungen einbringen darf, erzeugt wird. Dabei werden vorzugsweise Nitride, Oxide oder Carbide des entsprechenden Halblei torraaterials oder auch deren Einlagerung in arteigenes Material; als Dünnschichten auf der Rückseite der Halbleiterkristallscheibe gebildet.
Außerdem ist es noch Möglich, die Getterschicht oder den Getterbelag durch Ionenbeschuß der Oberflache der Halbleiterkristallscheibe eu erzeugen. Dabei entsteht im Bereich der Eindringtiefe der energiereichen Teilchen eine gestörte Oberflächenschicht auf der Halbleiterkristallscheibe, durch welche eine größere inntsro Oberfläche zum Einfangen der Fremdatcne .geschaffen wird.
Gemäß der Lehre der Erfindung soll die Korngröße des die Dünnschicht bildenden'Materials 1 /u nicht überschreiten. Die Getterwirkung der Schicht wird umso günstiger, je mehr der amorphe Zustand erreicht wird. Bei einer Scheibendicke des Halbleiterausgangsmaterials von 2oo/U haben sich je nach Verunreinigungskonsentration im Substrat und innerer Oberfläche des Gctterbereiches Dicken der öetterschicht zwischen
_ 4 _ 0 0 9 8 2 6/1998 bad
j',-! 9/tJo ι/ Ί-bw . -^-
5oo und 5o ooo $ bewährt.
Das Verfahren nach der Lehre der Erfindung ist anwendbar bei der Herstellung aller Halbleiterbauelemente wie Transietoren, Dioden oder integrierten Schaltkreisen, gleichgültig, 5 ob sie nach der Legierungs-,Mesa- oder Planartechnik gefertigt sind. Das Verfahren ist unabhängig vom Materialtyp
III V und läßt sich gleich gut für Silicium, Germanium, AB-
TT YJ
oder A B -Verbindungen verwenden.
Die in der Zeichnung dargestellte Figur zeigt im Sehnittbild einen mit einer Dünnschicht versehenen Halbleiteraus-P gangskristall. Dabei bedeutet das Bezugszeiclien 1 einen aus Silicium bestehenden Halbleiterkristall von 2oo /a Dicke und 2 die nach dem Verfahren nach der lehre der Erfindung beispielsweise durch eine thermische Zersetzung von Monosilan gebildete Getterschicht, welche eine Schichtdicke von 1/Ioyu aufweist.
Λο Patentansprüche 1 Figur
009826/1998 BAD ORIGINAL - 5'-

Claims (9)

  1. VA 9/5ο 1/46ο - ß -
    S-. i. IL JJ.. ä- J?. JL ik.
    -1. Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallen durch Aufbringen von Getterbelägen auf der Rückseite der für die Fertigung von Halbleiterbauelementen vorgesehenen Kristallscheiben, dadurch gekennzeichnet, daß die Getterbeläge in mikrokristalliner bis amorpher, hochreiner Form als Dünnschicht aus arteigenem Material, aus Reaktionsprodukten dieses Materials mit verschiedenen Nichtmetallen oder aus arteigenem Material mit eingelagerten Reaktionsprodukten dieser Art gebildet werden.
  2. 2. Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, daß die Getterbeläge durch eine Grenzflächenreaktion des Halbleitermaterials mit der Gasphase gebildet werden.
  3. 3. Verfahren nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß die Getterbeläge durch Aufdampfen im Hochvakuum erzeugt
    . werden.
  4. 4» Verfahren nach mindestens einem der Patentansprüche VMs 3 > dadurch gekennzeichnet, daß die Getterbeläge durch Pyrolyse der entsprechenden Verbindungen erzeugt werden»
  5. 5= Verfahren nach mindestens einem der Patentansprüche 1 bis 45 dadurch gekennzeichnet, daß die Getterbeläge durch eine Transportreaktion bei relativ niedriger■Substrattemperatur erzeugt werden»
  6. 6. Verfahren nach mindestens einem der Patentansprüche 1 bis 5? dadurch gekennzeichnet, daß als Betterbelfigl ein Nitrid, Oxyd oder Karbid des entsprechenden Halbleitermaterial» erzeugt wird»
    009826/1 998 ΩΛη Λ , ™ 6 "
    BAD ORiGINAL
    ΓΑ 9/5 ο 1/4 6 ο
  7. 7. Verfahren nach mindestens einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein Getterbelag durch Ionenbeschuß der Halbleiterkristallscheibe gebildet wird.
  8. 8. Verfahren nach mindestens einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, daß die Korngröße des den Getterbelag bildenden Materials weniger als 1 /u. beträgt.
  9. 9. Verfahren nach einem der Patentansprüche 1 bis 8, dadurch ■ gekennzeichnet, daß bei einer Kristallscheibendicke des
    Ausgangsmaterials von 2oo/u der Getterbelag in einer Dicke * zwischen 5oo und 5o ooo 2 aufgebracht v/ird.
    1o. Halbleiterbauelement mit auf der Rückseite befindlichem Getterbelag, hergestellt nach einem Verfahren nach mindestens einem der Patentansprüche 1 bis 9·
    D 0 9 8 2 6 / 1 9 9 8 BAD 0RK3INAL
DE19681816083 1968-12-20 1968-12-20 Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallscheiben Expired DE1816083C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19681816083 DE1816083C3 (de) 1968-12-20 Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallscheiben
NL6918858A NL6918858A (de) 1968-12-20 1969-12-16
CH1869869A CH522290A (de) 1968-12-20 1969-12-16 Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallen
FR6943692A FR2026656B1 (de) 1968-12-20 1969-12-17
GB6140869A GB1267700A (en) 1968-12-20 1969-12-17 Improvements in or relating to semiconductors
AT1180269A AT311419B (de) 1968-12-20 1969-12-18 Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallscheiben
SE1766769A SE363243B (de) 1968-12-20 1969-12-19

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19681816083 DE1816083C3 (de) 1968-12-20 Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallscheiben

Publications (3)

Publication Number Publication Date
DE1816083A1 true DE1816083A1 (de) 1970-06-25
DE1816083B2 DE1816083B2 (de) 1976-05-13
DE1816083C3 DE1816083C3 (de) 1976-12-23

Family

ID=

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3856472A (en) * 1971-12-20 1974-12-24 Bbc Brown Boveri & Cie Apparatus for the gettering of semiconductors
US4277303A (en) * 1978-08-07 1981-07-07 The Harshaw Chemical Company Getter for melt-grown scintillator ingot and method for growing the ingot
US4401505A (en) * 1982-03-31 1983-08-30 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method of increasing minority carrier lifetime in silicon web or the like
EP0092540A1 (de) * 1982-04-06 1983-10-26 Shell Austria Aktiengesellschaft Verfahren zum Gettern von Halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3856472A (en) * 1971-12-20 1974-12-24 Bbc Brown Boveri & Cie Apparatus for the gettering of semiconductors
US4277303A (en) * 1978-08-07 1981-07-07 The Harshaw Chemical Company Getter for melt-grown scintillator ingot and method for growing the ingot
US4401505A (en) * 1982-03-31 1983-08-30 The United States Of America As Represented By The Administrator National Aeronautics And Space Administration Method of increasing minority carrier lifetime in silicon web or the like
EP0092540A1 (de) * 1982-04-06 1983-10-26 Shell Austria Aktiengesellschaft Verfahren zum Gettern von Halbleiterbauelementen
US4561171A (en) * 1982-04-06 1985-12-31 Shell Austria Aktiengesellschaft Process of gettering semiconductor devices
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
AT384121B (de) * 1983-03-28 1987-10-12 Shell Austria Verfahren zum gettern von halbleiterbauelementen

Also Published As

Publication number Publication date
GB1267700A (en) 1972-03-22
FR2026656A1 (de) 1970-09-18
AT311419B (de) 1973-11-12
CH522290A (de) 1972-06-15
FR2026656B1 (de) 1975-04-18
SE363243B (de) 1974-01-14
DE1816083B2 (de) 1976-05-13
NL6918858A (de) 1970-06-23

Similar Documents

Publication Publication Date Title
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE69205938T2 (de) Verfahren zur Bildung einer Nitridschicht mit Benutzung von vorgewärmtem Ammoniak.
Bhargava et al. Stress dependence of photoluminescence in GaAs
DE68919561T2 (de) Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112012002072T5 (de) Verfahren zur Herstellung eines epitaktischen Halbleiterwafers, epitaktischer Halbleiterwafer und Verfahren zur Herstellung einer Festkörperbildaufnahmevorrichtung
DE3789361T2 (de) Verfahren zur Herstellung eines Artikels, der eine hetero-epitaxische Struktur besitzt.
DE112008000957T5 (de) Mechanismus zum Bilden einer Remote-Deltadotierungsschicht einer Quantentopfstruktur
Williams The Schottky barrier problem
DE2354523A1 (de) Verfahren zur erzeugung von elektrisch isolierenden sperrbereichen in halbleitermaterial
DE3430009A1 (de) Verfahren und vorrichtung zum dotieren von halbleitersubstraten
DE1228889B (de) Verfahren zum Herstellen duenner halbleitender Schichten aus halbleitenden Verbindungen durch Aufdampfen
DE1816083A1 (de) Verfahren zur Getterung schnell diffundierender Verunreinigungen in Halbleiterkristallen
DE2816517B2 (de) Verfahren zur Änderung der Konzentration eines Fremdstoffes in einem Festkörper
DE112018003702T5 (de) Halbleiterepitaxialwafer und verfahren zum produzieren eines halbleiterepitaxialwafers und verfahren zum produzieren einer festkörperbildgebungsvorrichtung
EP1055749B1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren
JPH05291371A (ja) InP半導体表面および界面の評価方法
Sigurd et al. Lattice disorder in germanium by boron ion bombardment
Spicer et al. Surface and interfaces of HgCdTe. What can we learn from 3–5’s? What is unique with HgCdTe?
DE1919563A1 (de) Verfahren zum Herstellen von mit Gallium diffundierten Zonen in Halbleiterkristallen
DE3027197A1 (de) Verfahren zum herstellen einer halbleitereinrichtung
Liszkay et al. Implantation-induced defects in Hg0. 78Cd0. 22Te studied using slow positrons
DE102016108910A1 (de) Verfahren zum Herstellen einer Siliziumkarbidhalbleitereinrichtung
DE4218685A1 (de) Halbleitereinrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee