DE1812157A1 - Integriertes Halbleiterbauelement - Google Patents
Integriertes HalbleiterbauelementInfo
- Publication number
- DE1812157A1 DE1812157A1 DE19681812157 DE1812157A DE1812157A1 DE 1812157 A1 DE1812157 A1 DE 1812157A1 DE 19681812157 DE19681812157 DE 19681812157 DE 1812157 A DE1812157 A DE 1812157A DE 1812157 A1 DE1812157 A1 DE 1812157A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- binder layer
- semiconductor component
- semiconductor
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US68727867A | 1967-12-01 | 1967-12-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1812157A1 true DE1812157A1 (de) | 1969-07-17 |
Family
ID=24759796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681812157 Pending DE1812157A1 (de) | 1967-12-01 | 1968-12-02 | Integriertes Halbleiterbauelement |
Country Status (4)
| Country | Link |
|---|---|
| DE (1) | DE1812157A1 (https=) |
| FR (1) | FR1593872A (https=) |
| GB (1) | GB1255334A (https=) |
| NL (1) | NL6817108A (https=) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919602A (en) * | 1972-03-23 | 1975-11-11 | Bosch Gmbh Robert | Electric circuit arrangement and method of making the same |
-
1968
- 1968-11-29 NL NL6817108A patent/NL6817108A/xx unknown
- 1968-11-29 FR FR1593872D patent/FR1593872A/fr not_active Expired
- 1968-11-29 GB GB56906/68A patent/GB1255334A/en not_active Expired
- 1968-12-02 DE DE19681812157 patent/DE1812157A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB1255334A (en) | 1971-12-01 |
| NL6817108A (https=) | 1969-06-03 |
| FR1593872A (https=) | 1970-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2554965C2 (https=) | ||
| DE2810054C2 (de) | Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE69420917T2 (de) | Verfahren, um gestapelte Halbleiterchips zusammenzuschalten und Bauelement | |
| DE68920944T2 (de) | Packungsstrukturen für integrierte Mehrschichtschaltungen. | |
| DE2212735C3 (de) | Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise | |
| CH444969A (de) | Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
| DE69034095T2 (de) | Verfahren zur Herstellung einer mehrschichtigen hybriden Schaltung | |
| DE1933547B2 (de) | Traeger fuer halbleiterbauelemente | |
| DE2411259A1 (de) | Integrierter schaltkreis und verfahren zu seiner herstellung | |
| DE1690292B1 (de) | Verfahren zum einbauen einer mit vielen zuleitungen versehenen halbleitervorrichtung und eine nach diesem hergestellte einbauvorric htung | |
| DE1298630B (de) | Integrierte Schaltungsanordnung | |
| DE4309186A1 (de) | Halbleitereinrichtung | |
| DE2825854A1 (de) | Hybridtransformatoreinrichtung | |
| DE2352357A1 (de) | Halbleitergehaeuse | |
| DE69528515T2 (de) | Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst | |
| DE2250918C2 (de) | Chipträger für Mikrowellen-Leistungstransistoren und Verfahren zu seiner Herstellung | |
| EP0841668B1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
| DE3930858C2 (de) | Modulaufbau | |
| DE69105070T2 (de) | Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte. | |
| DE3209666A1 (de) | Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben | |
| DE19915245A1 (de) | Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen | |
| DE69718223T2 (de) | Massenspeicher und Herstellungsverfahren dafür | |
| DE3020466A1 (de) | Sammelschiene mit mindestens einem paar langgestreckter, zueinander parallel gefuehrter leiter und verfahren zur herstellung einer solchen sammelschiene | |
| DE2615758A1 (de) | Verfahren zur herstellung einer anordnung fuer das packen monolithisch integrierter schaltungen | |
| EP0710432A1 (de) | Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge |