DE1801620B2 - Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlage - Google Patents
Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlageInfo
- Publication number
- DE1801620B2 DE1801620B2 DE19681801620 DE1801620A DE1801620B2 DE 1801620 B2 DE1801620 B2 DE 1801620B2 DE 19681801620 DE19681801620 DE 19681801620 DE 1801620 A DE1801620 A DE 1801620A DE 1801620 B2 DE1801620 B2 DE 1801620B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- computer
- addresses
- computers
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims 6
- 238000000034 method Methods 0.000 claims description 4
- 230000001276 controlling effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 claims 2
- 238000011161 development Methods 0.000 claims 1
- 230000007257 malfunction Effects 0.000 claims 1
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 230000008520 organization Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000012546 transfer Methods 0.000 claims 1
- 230000001419 dependent effect Effects 0.000 description 1
- REQPQFUJGGOFQL-UHFFFAOYSA-N dimethylcarbamothioyl n,n-dimethylcarbamodithioate Chemical compound CN(C)C(=S)SC(=S)N(C)C REQPQFUJGGOFQL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Storage Device Security (AREA)
- Hardware Redundancy (AREA)
Description
3 4
Speicherzellenadresse wird von den Speicheradreß- Ml1Ml und M3 und aet_Tteda*tS1^1_ί£
registernö bzw. 7 direkt auf den Rechenspeicher 1 SpeicherblockM1 arbeiten mußte, bs werde wener
jegeben. Der den Speicherblock bezeichnende TeU angenommen, daß später wenn die Programme
der Speicherzellenadresse wird von den Speicher- laufen, die Speicherblöcke M 2, M 3iund Al·» türaas
adreßregistern 6 bzw. 7 indirekt, d. fa. über die 5 Arbeiten mit dem Rechner 4 ?md der bpeicüerDiocK
arithmetischen Einheiten 8 bzw. 9 auf den Rechen- M 5 für das Arbeiten mit dem Kecnners, wo&xbjl
speicher 1 gegeben. sind und daß die Speicherblocke Ml und M 6 fur
Der den Speicherblock bezeichnende Teil der die Rechner 4 und 5 nicht verfugbar sindLda sie
Speicherzellenadresse aus dem Speicheradreßregi- Infonnation aus einem anderen Programm speicnem
sterö wird in der arithmetischen Einheit8 um einen io Da also in Wirklichkeit die SpeidierblockeMZ M
konstanten Betrag abgeändert, der durch einen in und M 4 dem Rechner 4 zugeordnet srncLwrd em
einem Indexregister 10 gespeicherten Wert bestimmt Indexwert von 1 in das &"«*^™/" 8£^Η~*
ist. Entsprechend wird der den Speicherblock be- in ähnlicher Weise der Speicherblock M^ dem
zeichnende Teü der Speicherzellenadresse aus dem Rechner 5 zugeordnet ist, wird ein m°™" v°n ^
Speicheradreßregister 7 in der arithmetischen Ein- 15 in das Indexregister 13 gesetzt Wenn der Keamer 4
heit9 um einen anderen konstanten Betrag abge- in das Speicheradreßregister 6 eine bpeicnerzeiienändert,
der durch einen in einem Indexregister 13 adresse überträgt, deren SP^erolocK jmzejenaer
gespeicherten Wert bestimmt ist. TeU 1 ist, wodurch der Speicherblock MIbeaf*"
Die Indexregister 10 und 13 besitzen die gleiche net ist, dann wird dieser Teil zu dem »m 1 in
Anzahl von Bitstellen wie der den Speicherblock 20 der arithmetischen Einheit addiert, so oaxs aie juzi
bezeichnende Teil der Speicherzellenadresse. Die auf den Rechenspeicher 1 gegebene Aaresse aen
den Speicherblock bezeichnenden Teile der in den Speicherblock M 2 bezeichnet. Gleichzeitig ™™ «r
arithmetischen Einheiten 8 und 9 abgeänderten Teil der Speicherzellenadresbc in acm 3P«C™;^
SpeicherzeUenadressen werden mit Grenzwerten ver- adreßregister ö, der eine bestimmte iaHe in aem
glichen, die in den Grenzwertregistern 12 bzw. 11 25 Speicherblock bezeichnet, direkt aut den Kecnengespeichert
sind. Die in den Indexregistern 10 und 13 speichert gegeben. In einer Leseoperation wira
gespeicherten Indexwerte und die in den Grenzwert- z. B. die Information in der bezeichneten /.eile des
registernll und 12 gespeicherten Grenzwerte kön- Speicherblockes Ml unter Steuerung der Lese/
nen über Kippschalter gewonnen werden, die der Schreib-Steuerschaltung 3 durch das Speichenntor-Programmierer
bei der Eingliederung der Speicher- 30 mationsregister 2 in den Rechner 4 übertragen, wublöcke
von Hand betätigt. mit hier gearbeitet wird. Wenn m ahnlieher^ Weise
Solange die abgeänderten SpeicherzeUenadressen eine Speicherzellenadresse mit einem bpeichermocK
die ihnen zugeordneten Grenzwerte nicht übersteigen, bezeichnenden Teil von 1 aus dem Kecnner ρ «im
übertragen die arithmetischen Einheiten 8 und 9 ein das Speicheradreßregister 7 übertragen wird;wira er
Betätigungssignal über ein UND-Tor 14 auf die 35 zu dem Indexwert 4 in der anthmetischen Einheit 9
Lese/Schreib-SteuerschaltungS. Wenn eine abgeän- addiert und die auf den Rechenspeicher 1 gegebene
derte Speicherzellenadresse 10 in dem Grenzwert- Adresse bezeichnet den SpeicherblocK M ϊ>.
register 12 bzw. 11 gespeicherten Grenzwert über- Jeder abgeänderte, einen Speicherblock heze»ctv-
steigt, wird von der entsprechenden arithmetischen nende Teil, der von der anthmetischen Lmheit 8
Einheit das Betätigungssignal nicht länger erzeugt, 40 gebildet wird, wird mit dem Grenzwert 4 aus Jem
so daß auf die Lese/Schreib-Steuerschaltung 3 auch Grenzv/ertregister 12 verglichen und jeder »P*?™«5*-
kein Betätigungssignal übertragen und der Lese/ block anzeigende Teil, der von der arithmetischen
Schreib-Zyklus des Rechenspeichers 1 unterbrochen Einheit 9 erzeugt wird, wird mit dem urenzwen a
wird aus dem Grenzwertregister 11 verglichen. Wenn der
Die arithmetische Einheit 8 ist im Detail in Fig. 2 45 abgeänderte, einen Speicherblock anzeigende reil
gezeigt; die arithmetische Einheit 9 kann ähnlich einer Speicherzellenadresse diesen Grenzwert uberlebaut
sein. Der den Speicherblock bezeichnende steigt, wird der Arbeitsabiauf der Lese/Schreib-Teil
jeder Speicherzellenadresse und der in dem Steuerschaltung 3 unterbrochen. rM«_Vp H_,
Indexregister 10 gespeicherte Indexwert gelangen Durch die Zuordnung der SPe'ch™f e f ?"
auf einen Addierer 15. Die Summe aus beiden wird 50 Rechenspeichers 1 zuι den Rechnern 4!und 5 auf eme
auf den Rechenspeicher 1 übertragen, wodurch der gegenseitig ausschließende Weise Können_ die^ Rechadressierte
Speicherblock angegeben wird. In ahn- ner4 und 5 unabhängig voneina,nd^/™e^f-Fäi *
licher Weise wird der den Speicherblock angebende vorliegende Erfindung kann auch au!so lche Falle
Teil jeder Speicherzellenadresse und der in dem angewandt werden bei denen S1* die Rechner
Gr.nzwertregister 12 gespeicherte Grenzwert auf 55 und 5 in einen oder mehreren Speicherblock .des
eine Vergleichsschaltung lö gegeben, die solange Rechenspeichers 1 teilen. Dann ist die Arbeitsweise
einen Ausgang zeigt, wie der Grenzwert gleich oder der Rechner unselbständig. 7nnrAnm0
größer als der den Speicherblock bezeichnende Teil Für die Herstellung einer anderen Zuordnung
der Speicherzellenadresse ist, und die keinen Aus- der Speicherblöcke des R?011«?^}16™^,.,^
gang liefert, wenn der Grenzwert überschritten wird. 60 Rechnern 4 und 5 ist es nicht notig, ώβ abgestellten
Für die weiter» Erklärung der Erfindung werde Programme zu stören. Ihe neue Zuordnung gelingt
angenommen, daß entsprechend den anfänglich auf- durch das einfache Hilfsmittel: Man _ setze untergestellten
Programmen die Rechner 4 und 5 arbeiten schiedliche Indexwerte in die Indexregiste ™™*™
müssen und die SpeicherzeUenadressen so gebildet und unterschiedliche Grenzwerte in die Grenzwertsind,
als ob der Rechner 4 mit den Speicherblöcken 65 register 12 und 11.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Einrichtung zum Ansteuern von einem gäbe zugrunde, in einer Datenverarbeitungsanlage
bestimmten Programm zugewiesenen Speicher- 5 mit mehreren Rechnern und einem^ gemeinsamen
zellen eines mit mindestens zwei Rechnern Speicher einen unerwünschten Zugriff emes Rechzusammenarbeitenden
Rechenspeichers einer ners zu einem bestunmten leil oes menreren
Datenverarbeitungsanlage mit Speicherzellen- Rechnern gemeinsamen Speichers zu verhindern,
adressen für din Speicher, die von jedem Bei der eingangs beschriebenen Einrichtung wird
Rechner geliefert werden, dadurch gekenn-io diese Aufgabe nach der Erfindung dadurch gelost,
zeichnet, daß die Speicherzellenzuweisung daß die Speicherzellenzuweisung fur mindestens
für mindestens einen Rechner veränderbar ist, einen Rechner veränderbar ist, daß aus aüen
daß aus allen Adressen dieses Rechners (4, 5) in Adressen dieses Rechners in einer arithmetischen
einer arithmetischen Einheit (8,9) durch Ab- Einheit durch Abändern aller Adressenwerte um
ändern aller Adressenwerte um einen der *5 einen der Zuweisungsanderang entsprechenden
Zuweisungsänderung entsprechenden Betrag Betrag Adressen für Speichersteilen gebildet werden,
Adressen für Speicherstellen gebildet werden, für die der andere Rechner kerne Adresse hefen,
für die der andere Rechner keine Adresse liefert; und daß mit den abgeänderten Adressen auf die neu
und daß mit den abgeänderten Adressen auf die bezeichneten Speicherzellen zugegnüen wird.
neu bezeichneten Speicherzellen zugegriffen wird. *° Diese für einen oder mehrere Rechner dynamisch
2. Einrichtung nach Anspruch 1, dadurch gestaltete Speicherzellenzuweisung ermöglicht einen
gekennzeichnet, daß die Speicherzellen des reibungslosen und gegenseitig unbeeinflußten Arbeits-Rechenspeichers
(1) mit mehreren einzelnen ablauf der Rechner untereinander in ihrem Zu-Speicherblöcken(Ml
... M 6) zusammengefaßt sammenwirken mit dem gemeinsamen Speicher. Bei
sind; daß die von den Rechnern gelieferten *5 der Abänderung sämtlicher von dem Rechner gehe-Speicheradressen
in einem ersten Teil die ferten Speicherzellenadressen um einen konstanten
Bezeichnung eines Speicherblockes (Ml... M 6) Betrag braucht nicht geprüft zu werden, ob es sich
und in einem zweiten Teil die Bezeichnung einer beim Einschreiben oder Auslesen um einen Uperan-SpeicherzeUe
enthalten; daß in der arithmeti- den oder einen Befehl handelt Wenn wahrend des
sehen Einheit (8,9) nur der erste Teil aller 3° Arbeitsablaufes einem Rechner beispielsweise wegen
Adressen eines Rechners um den der Zuweisungs- Überfüllung des für ihn ursprünglich vorgesehenen
änderung entsprechenden Betrag abgeändert Speicherraumes ein anderer Speicherten zugewiesen
wird; und daß mit der aus dem abgeänderten wird, braucht lediglich der der Zuweisungsanderung
ersten und dem unveränderten zweiten Teil entsprechende Betrag für die Abänderung aller
gebildeten Adresse auf den Speicher zugegriffen 35 Adressenwerte entsprechend gewählt zu werden,
wird In vorteilhafter Weiterbildung der Erfindung sind
3.'Einrichtung nach einem der vorstehenden die von den Rechnern gelieferten Speicheradressen
Ansprüche, dadurch gekennzeichnet, daß jede so unterteilt, daß bei der Abänderung nur der erste
abgeänderte Adresse mit einem Grenzwert ver- Teil der Adresse um den der Zuweisungsanderung
glichen und bei Überschreiten des Grenzwertes 4<> entsprechenden Betrag abgeändert zu werden
der Speicherzugriff unterbunden wird. braucht. Um sicherzugehen, daß bei der Abänderung
der Speicheradressen nicht in einen unerwünschten Speicherblock übergegangen wird, kann in zweck-
mäßiger Ausgestaltung der Erfindung jede abgeän-
45 derte Adresse mit einem Grenzwert verglichen und bei Überschreiten des Grenzwertes der Speicher-
Die Erfindung betrifft eine Einrichtung zum zugriff unterbunden werden.
Ansteuern von einem bestimmten Programm züge- Nachfolgend wird ein Ausfuhrungsbeispiel der
wiesenen Speicherzellen eines mit mindestens zwei Erfindung an Hand der Zeichnungen erläutert. Es
Rechnern zusammenarbeitenden Rechenspeichers 5° zeigt _
einer Datenverarbeitungsanlage mit Speicherzellen- Fig. 1 ein Blockschaltbild einer Datenverarbei-
adressen für den Speicher, die von jedem Rechner tungsanlage, und geliefert werden. Fig. 2 das Blockschaltbild der arithmetischen
Unter gewissen Bedingungen ist es erwünscht, Einheit aus Fig. 1.
eine Datenverarbeitungsanlage so zu organisieren, 55 Fig. 1 zeigt einen adressierbaren Reichenspeidaß
zwei oder mehrere Rechner sich in einen cherl mit den Speicherblöcken Ml, M2, M3, M4,
Speicher teilen. Durch eine derartige Organisation MS und M 6. Die Übertragung von Informationen
wird die Zuverlässigkeit im Arbeitsablauf insofern zwischen dem Rechenspeicher 1 und dem Speichererhöht,
als bei Ausfall eines Rechners die anderen informationsregister 2 wird durch eine Lese/Schreibmit
dem Speicher zusammenarbeitenden Rechner 6o Steuerschaltung 3 reguliert. Die Rechner 4 und 5
davon nicht betroffen werden. Weiterhin kann der teilen sich in den Rechenspeicher 1 während ihrer
verfügbare Speicherraum zeitweise dem einen oder Arbeitsabläufe. Für die Rechner 4 und 5 sind die
anderen Rechner zugeordnet werden, je nach den Speicheradreßregister 6 bzw. 7 vorgesehen. Die
Befehlen, die in dem von dem Rechner auszuführen- Speicherzellenadressen für den Rechenspeicher 1
den Programm enthalten sind. 65 enthalten jeweils einen Teil, der einen der Speicher-
Bei einem derartigen Mehr-Rechner-Betrieb mit blöcke Ml bis M 6 bezeichnet, und einen Teil, der
einem Speicher kann es vorkommen, daß ein Rech- eine Speicherzelle innerhalb eines Speicherblockes
ner über den gemeinsamen Speicher in das von angibt. Der eine Zelle bezeichnende Teil der
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67445167A | 1967-10-11 | 1967-10-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1801620A1 DE1801620A1 (de) | 1969-04-30 |
DE1801620B2 true DE1801620B2 (de) | 1972-12-14 |
Family
ID=24706652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681801620 Pending DE1801620B2 (de) | 1967-10-11 | 1968-10-07 | Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlage |
Country Status (6)
Country | Link |
---|---|
US (1) | US3555513A (de) |
JP (1) | JPS4935574B1 (de) |
BE (1) | BE721962A (de) |
DE (1) | DE1801620B2 (de) |
FR (1) | FR1589018A (de) |
GB (1) | GB1200564A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT976393B (it) * | 1972-03-31 | 1974-08-20 | Ibm | Sistema multielaboratore perfezionato |
US3891972A (en) * | 1972-06-09 | 1975-06-24 | Hewlett Packard Co | Synchronous sequential controller for logic outputs |
USRE31318E (en) | 1973-09-10 | 1983-07-19 | Computer Automation, Inc. | Automatic modular memory address allocation system |
US4025903A (en) | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
JPS586973B2 (ja) * | 1975-02-20 | 1983-02-07 | パナフアコム カブシキガイシヤ | メモリコテイバンチアクセスセイギヨホウシキ |
US4212057A (en) * | 1976-04-22 | 1980-07-08 | General Electric Company | Shared memory multi-microprocessor computer system |
JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
US4228503A (en) * | 1978-10-02 | 1980-10-14 | Sperry Corporation | Multiplexed directory for dedicated cache memory system |
JPS55105763A (en) * | 1979-02-05 | 1980-08-13 | Fanuc Ltd | Address instruction system |
DE2914665C2 (de) * | 1979-04-11 | 1986-04-17 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernmeldesystem, insbesondere Bildschirmtext-System, sowie teilzentraler und dezentraler Schaltungsbaustein für dieses System |
US4325116A (en) * | 1979-08-21 | 1982-04-13 | International Business Machines Corporation | Parallel storage access by multiprocessors |
US4354225A (en) * | 1979-10-11 | 1982-10-12 | Nanodata Computer Corporation | Intelligent main store for data processing systems |
IT1142074B (it) * | 1981-11-24 | 1986-10-08 | Honeywell Inf Systems | Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare |
US4545016A (en) * | 1983-01-07 | 1985-10-01 | Tandy Corporation | Memory management system |
DE3300699C2 (de) * | 1983-01-11 | 1985-12-19 | Nixdorf Computer Ag, 4790 Paderborn | Schaltungsanordnung zum Adressieren der jeweils ein Adreßvolumen aufweisenden Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozessorsystem mit Systembus |
IT1184013B (it) * | 1985-12-13 | 1987-10-22 | Elsag | Memoria ad elevata capacita accessibile a diverse agenti |
US4882700A (en) * | 1988-06-08 | 1989-11-21 | Micron Technology, Inc. | Switched memory module |
US5123045A (en) * | 1989-08-18 | 1992-06-16 | Massachusetts Institute Of Technology | Comprehensive software protection system |
WO1991019254A1 (en) * | 1990-06-07 | 1991-12-12 | Wang Laboratories, Inc. | Method and apparatus for managing page zero memory accesses in a multi-processor system |
-
1967
- 1967-10-11 US US674451A patent/US3555513A/en not_active Expired - Lifetime
-
1968
- 1968-10-04 GB GB47156/68A patent/GB1200564A/en not_active Expired
- 1968-10-07 DE DE19681801620 patent/DE1801620B2/de active Pending
- 1968-10-07 BE BE721962D patent/BE721962A/xx not_active IP Right Cessation
- 1968-10-10 FR FR169403A patent/FR1589018A/fr not_active Expired
- 1968-10-11 JP JP43073558A patent/JPS4935574B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
BE721962A (de) | 1969-03-14 |
JPS4935574B1 (de) | 1974-09-24 |
GB1200564A (en) | 1970-07-29 |
FR1589018A (de) | 1970-03-16 |
DE1801620A1 (de) | 1969-04-30 |
US3555513A (en) | 1971-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1801620B2 (de) | Einrichtung zum ansteuern von speicherzellen eines rechenspeichers einer datenverarbeitungsanlage | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
DE2948285C2 (de) | Adressensteuereinrichtung für einen Datenprozessor | |
DE69730276T2 (de) | Vorrichtung und Verfahren zur Erleichterung der Vermeidung von exzeptionellen bestimmten Zuständen während des Ablaufs eines Programmes | |
DE2455803C2 (de) | Mehrprozessor-Datenverarbeitungsanlage | |
DE2844357A1 (de) | Speichererweiterung | |
DE2910839A1 (de) | Einrichtung zur ausfuehrung einer speziellen verzweigungsinstruktion | |
DE2912287A1 (de) | Datenverarbeitungsgeraet | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE1549480A1 (de) | Datenverarbeitungsanlage | |
DE2054830A1 (de) | Informationsverarbeitungssystem mit wortstrukturiertem Speicher und Verfahren fur einen Zugriff zu einem derar tigen Speicher | |
DE2718551B2 (de) | ||
DE2149200C3 (de) | Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benötigten Daten | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE102018202446A1 (de) | Verfahren zum Modularisieren einer Softwarearchitektur | |
DE10026145A1 (de) | Programmierbare Steuereinheit | |
DE2336676B2 (de) | Einrichtung zur Modifizierung von Mikroprogrammbefehlen | |
DE3410497A1 (de) | Rechneranordnung | |
EP0265636A1 (de) | Multiprozessor mit mehreren mit Cache-Speichern ausgerüsteten Prozessoren und einem gemeinsamen Speicher | |
DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
DE1774421B1 (de) | Mehrprogramm datenverarbeitungsanlage | |
DE1222289B (de) | Datenverarbeitungseinrichtung | |
DE3207057A1 (de) | Rechen- und steuerwerk fuer eine ablaufsteuerung | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 |