DE1764462B2 - Verfahren zum herstellen eines flaechentransistors - Google Patents

Verfahren zum herstellen eines flaechentransistors

Info

Publication number
DE1764462B2
DE1764462B2 DE19611764462 DE1764462A DE1764462B2 DE 1764462 B2 DE1764462 B2 DE 1764462B2 DE 19611764462 DE19611764462 DE 19611764462 DE 1764462 A DE1764462 A DE 1764462A DE 1764462 B2 DE1764462 B2 DE 1764462B2
Authority
DE
Germany
Prior art keywords
base
zone
emitter
silicon wafer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19611764462
Other languages
English (en)
Other versions
DE1764462C3 (de
DE1764462A1 (de
Inventor
William A. Richardson; Stacy B. Dallas; Tex. Little (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1764462A1 publication Critical patent/DE1764462A1/de
Publication of DE1764462B2 publication Critical patent/DE1764462B2/de
Application granted granted Critical
Publication of DE1764462C3 publication Critical patent/DE1764462C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Die Bonding (AREA)

Description

Die Erfindung bezieht sich auf ei;. Verfahren zum Herstellen eines Flächentransistor!) mit einem Halbleiterplättchen vom Leitungstyp der Basiszone, in das die Emitter- und die Kollektoivone eindiffundiert sind, sowie mit ohmschem Emitter-, Basis- und Kollektorkontakt.
Aus der Zeitschrift »Proceedings of the IRE«, Bd. 46 (1958), Nr. 6 (Juni), S. 1062 bis 1067, ist ein Verfahren zum Herstellen von Flächentransistoren bekannt, bei dem zunächst in einem Halbleiterplättchen vom Leitungstyp der Basiszone durch Läppen Rinnen gebildet werden, an die später die Emitterzonen grenzen, dann allseitig Störstoffe zur Bildung der Emitter- und der Kollektor/one eindiffundiert werden, anschließend die ganze Oberfläche der Rinnen und der da/\* ischenliegenden Erhebungen mit einer Nickelplattiei ung verse- (l5 hen wird und schließlich mittels geringfügig breiterer Läppwerkzeuge zu beiden Seiten der Rinnen Stufen eebildei werden, welche die Emitterzonen von den Bü siszonen sowie die darauf befindlichen Nickelüberzüge voneinander trennen. Die Nickelübergänge auf den Oberflächen der Rinnen bilden die Emitierkontakte, und die Nickeüiberzüge auf den Oberflächen der dazwischenliegenden Erhebungen bilden die Basiskontakte. Da aber unter den auf den Erhebungen befindlichen Nickelüberzügen noch tin pn-Übergang liegt, muß eine weitere Diffusion vorgenommen werden, um einen ohmschen Kontakt zu bilden. Dieses bekannte Verfahren erfordert eine äußerst präzise mechanische Bearbeitung und ergibt eine unebene Struktur mit vertieft liegenden Emitterzonen zwischen erhöhten Basiszonen. Schließlich besteht das Problem, daß das Anbringen von Anschlußdrähten an den Nickelkontakten mit Schwierigkeiten verbunden ist.
Aus der DT-AS 10 80 697 ist andererseits ein Verfahren zur Herstellung von Halbleiterkörpern einer Halbleiteranordnung bekannt, bei welchem in dem Halbleiterkörper Zonen unterschiedlichen Leitungstyps durch Diffusion mit Hilfe von Masken derart gebildet werden, daß jede Zone in die vorher gebildete Zone eingelassen ist. Die Diffusionsmasken werden aus einer oxydierten Oberflächenschicht des Halbleiterkörper gebildet, die anschließend mit Hilfe eines Lichtdruckverfahrens selektiv weggeätzt wird. Diese Veröffentlichung befaßt Lieh aber nicht mit dem Problem des Anbringens von Kontakten und Anschlußdrähten an den Halbleiterzonen.
Schließlich ist in der DT-AS 10 73 110 ein Verfahren zur Herstellung gleichrichtender oder ohmschcr Kon taktelektroden an Siliciumkarbidkörpern beschrieben, bei dem eine vorgegebene Menge einer Legierung aus Silicium und einem Aktivator in Berührung mit einer Aufjenfläche eines Siliciumkarbidplättchens gebracht und das Plättchen auf eine Temperatur unter dem Schmelzpunkt des Siliciumkarbids erwärmt w ird. bei der die Legierung schmilzt und einen oberflächennahen Teil des Plättchens auflöst. Dieses Verfahren ist offensichtlich nur für hochschmelzende Halbleiter, wie Siliciumkatbid, geeignet, da ein Halbleiterplättchen aus Silicium etwa bei der gleichen Temperatur wie die Silici um-Legierung schmelzen würde. Außerdem ergibt dieses Verfahren die in vielen Fällen unerwünschte Wirkung, daß die Struktur und die elektrischen Eigenschaften der Halbleiterzonen beim Anlegieren der Kontaktelektrode verändert werden.
Aufgabe der Erfindung ist die Schaffung eines Verfahrens der eingangs angegebenen Art, mit dem auf einfache und sichere Weise die Elektrodenkoniakte an den Halbleiterzonen eines Flächentransistors angebracht werden können, ohne daß die Struktur und die elektrischen Eigenschaften der Halbleiterzonen verändert oder verschlechtert werden.
Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß die Basiszone derart in die Kollektorzone und die Emitterzone derart in die Basiszone eingelassen sind, daß die pn-Übergänge an der Oberseite des HaIbleiterplättchens enden, daß zur Bildung wenigstens des Emitterkontakts und des Basiskontakts auf der Oberseite des Halbleiterplättchens ein Isoliermaterial angebracht wird, in welchem eine über der Basiszone und eine über der Emitterzone liegende Öffnung gebildet sind, und daß die Oberseite des mit Isoliermaterial versehenen Halbleiterplättchens mit einer Nickelschicht überzogen und auf den Nickelüberzug ein Lot aus einer Indiumlegierung aufgeschmolzen wird.
Das erfindungsgemäße Verfahren ermöglicht das Anbringen großflächiger Kontakte an Halblciterzonen
jeliebiger Flachenausdehnung, ohne daß die Gefahr cinqs^Kurasghlusses der zwischen den Zonen an die Oberfläche tretenden pn-Übergänge besieht. Da der in Berührung mit dem Halbleitcrplättehcr, stehende Teil der Kontakte durch eine Nickelschicht gebildet ist, werden die elektrischen Eigenschaften der Halbleiterzonen durch das Anbringen der Kontakte nicht verändert. Die auf den Nickelüberzug aufgeschmolzene Indiumlegierung ermöglicht andererseits ein einfaches und pioblemloses Anbringen der Anschlußleitungen. Die Verwendung einer Indiumlegierung ergibt den besonderen Vorteil, daß dieses Material in geschmolzenem Zustand die Oberfläche des Nickelüberzugs gut benetzt, aber an dem Halbleitermaterial nicht haftet. Die Indiumlegierung kann daher ohne besondere Vorkehrungen einfach auf die ganze Oberseite des Halbleiterkörpers aufgelegt und geschmolzen werden, ohne daß die Gefahr unerwünschter Kurzschlüsse von freiliegenden Stellen des Halbleiterkörpers besteht. Insbesondere kann gemäß einer vorteilhaften Ausgestaltung des Verfahrens nach der Erfindung das Aufschmelzen der Indiumlegierung in einem Arbeitsgang mit dem Auflöten des Siliciumplättchens auf einen Socke! mittels eines Lotes aus der gleichen Indiumlegierung durch Erhitzen in einer inerten Atmosphäre erfolgen.
Da es insbesondere bei Silicium oft schwierig ist, eine gute Haftung eines Nickelüberzugs zu erzielen, wird nach einer bevorzugten Ausführungsform d-s erfindungsgemäßen Verfahrens die Oberseite des mit Isoliermaterial versehenen Halbleiterplätichens vor dem Aufbringen der Nickelschicht durch Sandstrahlen vorbehandelt. Die dadurch erzielte Aufrauhung ergibt eine gute Haftung der Nickelschicht.
Eine vorteilhafte Ausgestaltung des erfindungsgemä-3en Verfahrens besteht darin, daß der Nickelüberzug in zwei aufeinanderfolgenden Schritten aufgebracht wird.
Das Verfahren nach der Erfindung wird nachstehend unter Bezugnahme auf die Zeichnung an Hand von Beispielen erläutert. In der Zeichnung zeigt
Fi g. la, Ib und Ic zusammen ein Fhißdiagramm zur Erläuterung des Herstellungsverfahrens nach der Erfindung.
F i g. 2 eine Aufsicht auf das Halbleiterplättchen nach dem ursprünglichen Läppen, Policren Eindiffundieren der Störstoffe in alle Oberflächen des Halbleiterplätichcns und dem Abläppen einer Oberfläche zum Freilegen der Basiszone des Halbleiterplättchens.
F i g. 3 einen Schnitt durch die Mitte des Halbleiterplättchens nach F i g. 2,
Fig. 4 eine Schnittansicht ähnlich I; i g. 3 nach der .so Bildung eines Oxydfilms auf allen Flächen des Halbleiterplättchens durch eine Wasscrdampfbchandkmg,
F i g. 5 eine Aufsicht auf eine Maske, die in Verbindung mit einem lichtempfindlichen Photolack zum selektiven Entfernen des Oxydfilms entsprechend einem vorbestimmten Muster verwendet wird,
F i g. 6 eine perspektivische Ansicht des Halhleiterplättchens von F i g. 4 mit dem auf die Oberseite aufgebrachten lichtempfindlichen Photolack und der in F i g. v) gezeigten Maske, die auf Jen Photolack aufge- ilf> legt ist.
F i g. 7 eine Sch'iittansicht des in F i g. <n dargestellten Halblencrplättchens nach Linie 7-7.
F 1 (.. N eine perspektivische Ansicht der Oberseiic des Halbleilcrplättchens nach dem Entfernen des nicht- f'5 belichteten ' -'ils des PhotoUu'ks und de- danmicWiegene'.:, Oxydfilms.
1 . ■} eine perspektivische Ansicht des Halbleiter plättchens nach dem Einditfundieren von Störstoffen in den freiliegenden Teil der Basiszone und dem anschließenden Entfernen des belichteten Teils des Photolacks und des Oxydiiiiüs von der Oberseite des Halbleiterplättchens,
F i g. 10 einen Schnitt durch das in F i g. 9 dargestellte Halbleiterplättchen nach Linie 10-10,
F i g. 11 eine Aufsicht auf eine Maske, die in Verbindung mit einem lichtempfindlichen Photolack zur Bildung von Abdeckungs-Streifen über dem an der Oberseite freiliegenden Rand des Basis-Emitter-Übergangs und des Basis-Kollektor-Übergangs verwendet wird,
Fig. 12 einen Schnitt durch die Mitte des mit dem Photolack überzogenen und mit der in Fig. 11 dargestellten Maske bedeckten Halbleiterplättchens.
Fi g. 13 eine perspektivische Ansicht des Halbleiterplättchens nach der Bildung der Abdeckungs-Streifen aus dem belichteten Photolack über dem Rand des Basis-Emitter-Übergangs und des Basis-Kollektor-Übergangs,
Fi g. 14 eine perspektivische Ansicht des Halbleiterplättchens nach der Bildung eines Nickelübcrzugs,
F i g. 15 eine Schnittansieht des in Fig. 14 dargestellten Halbleiterplältchens nach der Linie 15-15 und
F i g. Ib eine seitliche Schnittansicht des fertigen Flächentransistors nach dem Aufbringen auf einem Sockel unter Verwendung einer besonderen Schichtenverbindung.
Die F i g. la, Ib. 1c /eigen die Stufen des Verfahrens zum Herstellen eines Flächentransistors in Form eines Flußdiagramms, und die F i g. 2 bis 16 zeigen den Flächentransistor im Verlauf aufeinanderfolgender Verfahrensstufen. Als Beispiel wird die Herstellung eines Silicium-Flächeniransistors mit großflächiger E-förmiger Emitterzone beschrieben.
Beim Beginn des Verfahrens wird ein Siliciumkörper auf beiden Seiten geläppt, bis ein Siliciumplättchcn von annähernd 0,3 mm Dicke übrigbleibt (Stufe 1). Das Silicium kann vom Leitungstyp η oder vom Leitungstyp ρ sein: als Beispiel wird angenommen, daß das Verfahren unter Verwendung von Silicium des Leitungstyps ρ durchgeführt wird. Der spezifische Widerstand des Siliciumplättchens v\irti so gewählt, daß ein gewünschter spezifischer Basiswiderstand erhalten wird.
Nachdem uüs Siliciumplättchcn durch Läppen auf eine Dicke von etwa 0,3 mm gebracht worden ist, werden entweder seine Unterseite oder sowohl die Oberseite als auch die Unterseite optisch poliert (Stufe 2). Die Kollektorzone des Flächentransistors wird dann dadurch gebildet, daß η-Leitung erzeugende Störstoffe an allen Flächen in das Siliciumplättchcn cindiffundiert werden (Stufe 3). Die Diffusion wird so gesteuert, daß die den n-Leitungstyp bestimmenden Störstoffe eine Tiefe von etwa 0,05 bis 0.1 mm in dem Siliciumplätt chen erreichen. In diesem Punkt des Verfahrens hat da? Siliciumplättchen das in F i g. 2 dargestellte Aussehen Hier is;t das ρ Silicium, das die Basiszone des Flächen Iransisturs bilden soll, bei 1 dargestellt. Durch das F.in diffundieren der n-Leitung erzeugenden Störstoffe it das p-Silicium ist eine diffundierte Oberflächenschicht ; entstanden, die das verbleibende p-Silicium \ollständij umgibt und aus der die Kell Motvonc des Flachcn'ran sistors '.Mitsteht.
Nach dem Diffusionsvorgang wird die Oberseite de Silicuniplättehens erneut gelappt, bis die Dicke des Si liciumplättchem soweit verhindert ist. daß die an de Oberseite freigelegte p-loitende /one 1 eine Dicke vo etwa 25 mm hat: diese Di-'ke c· !spricht dem Abstan
zwischen der Oberseite des Siliciumplättchens und dem zwischen der Basiszone I und der Kollektorzone 2 durch Diffusion gebildeten pn-übergang (Stufe 4). Das Aussehen des Siliciumplättchens nach diesem Läppvorgang ist im Schnitt in F i g. 3 gezeigt.
In dieser Verfahrensstufe sind die Kollektorzone 2 und die Basiszone 1 des Flächentransistors im wesentlichen in der endgültigen Form gebildet worden, die sie in dem fertigen Flächentransistor haben. Der Basis-Kollektor-Übergang endet an der Oberseite und nicht an den Schmalseiten des Siliciumplätlchens.
Mit den nächsten Verfahrensstufen wird die großflächige E-förmige Emitterzone des Flächentransistors gebildet. Zu diesem Zweck wird zunächst die Oberseite des Siliciumplättchens, die in der Stufe 4 des Verfahrens geläppt worden ist, bis auf optische Glätte poliert (Stufe 5). Bei allen Polier- und Läppvorgängen wird äußerste Sorgfalt aufgewendet, damit ein Verkratzen der Oberfläche vermieden wird.
Nach dem Polieren wird auf allen Flächen des Siliciumplättchens ein Oxydfilm dadurch gebildet, daß das Siliciumplättchen mit Wasserdampf behandelt wird (Stufe 6). Durch die Erhitzung des Siliciumplättchens in einer oxydierenden Atmosphäre entsteh! eine SiO:- Schicht. die das Siliciumplättchen gegen den zur Bildung der Emitterzone einzudiffundierenden n-Leiuing erzeugenden Störstoff maskiert, der bei dem beschriebenen Ausführungsbeispiel Phosphor ist.
Nachdem das Siliciumplättchen an allen Flächen mit einem Oxydfilm versehen ist, hat es im Querschnitt die in F i g. 4 gezeigte Form mit der Basiszone I, der eindiffundierten Kollektorzone 2 und dem Oxydfilm 3.
Das oxydierte Siliciumplättchen wird anschließend an der Oberseite mit einer dünnen, gleichmäßigen Schicht aus einem lichtempfindlichen Photolack überzogen (Stufe 7). Nach dem Überziehen der Oberfläche mit diesem Photolack und dem Trocknen dieses Materials wird eine Maske der in F i g. 5 gezeigten Form auf den auf der Oberseile des Siliciumplättchens befindlichen Photolack aufgelegt (Stufe 8). Bei dem beschriebenen Ausführungsbeispiel hat die Maske 4 in der Mitte eine undurchsichtige E-förmige Markierung 5. Der übrige Teil der Maske 4 besteht aus einem klaren, durchsichtigen Material 6. Nach dem Auflegen der Maske 4 hat der beschichtete Siliciumkörper das in F i g. 6 gezeigte Aussehen, wo die dünne Photolackschicht mit dem Bezugszeichen 7 verschen ist. Es ist zu erkennen, daß die dunkel gefärbte E-förmige Markierung 5 an der Oberseite des Siliciumplättchens auf der Mitte der Basiszone 2 liegt. Dies läßt sich am besten aus F ι g. 7 erkennen, die einen Schnitt durch das Siliciumplättchen von F i g. 6 entlang der Linie 7-7 zeigt. Die Schnittlinie verläuft durch den Mittelschenkel der E-förmigen Markierung 5, so daß die relative Lage der E-förmigen Markierung 5 in Bezug auf die Basiszone 1 klar zu erkennen ist.
Die Oberseite der Maske 4 wird nun einer geeigneten Belichtung ausgesetzt, so daß der Photolack mit Ausnahme des unter der E-förmigen Markierung 5 liegenden Abschnitts vollständig belichtet wird (Stufe 9).
Nach der Belichtung uird der unbeiichtete Teil der Phoiolackschichl 7 durch Lesen in einem geeigneten Lösungsmittel entfernt, welches den belichteten Teil der Photolackschicht 7 naht angreift oder lö-t (Stufe 10). Dadu-ch wird der Linbehchiete E-iormige Teil der Phi 'ti 'lack schicht 7 in L^ stint' entfernt, w art rend der be licht, te Phot.-.i.ick. u ck i<er\ia'. E-h-nv-fc FenMcr η der ' 'bcrseile des .S:!i,i.;".!::":i|.:;icK·:''- un^'h·. als dtirvie'" Schutzüberzug bestehen bleibt.
Das bisher beschriebene Maskierungsverfahren hai zur Folge, daß ein E-förniiges Gebiet des auf der Oberseite des Siliciumplättchens liegenden Oxydfilms 3 frei·
s gelegt wird, während der übrige Teil des Oxydfilms 3 auf dieser Fläche maskiert ist. Wenn sich das Siliciumplättchen in diesem Zustand befindet, wird seine Oberseite mit verdünnter Flußsäurc geätzt, und der freigelegte Oxydfilm 3 wird darin gelöst (Stufe 11). Das Siliciumplättchcn hat dann das in F i g. 8 gezeigte Aussehen Nach dem Abspulen des restlichen Ätzmittels wird der belichtete Teil der Photolackschicht durch Lösen in Methylenchlorid oder einem anderen Lösungsmittel entfernt (Stufe 12).
Das Siliciumplättchen ist nun bereit für die Bildung der Emitterzone durch Eindiffundieren von Störstoffen in die Oberseite der Basiszone. Der Zustand der Oberseite des Siliciumplättchens ist so, daß die ganze Oberseite gegen ein Eindringen des Diffusionsmarerials durch den darauf befindlichen dünnen Oxydfilm .5 geschützt ist, mit Ausnahme des E-förmigen Abschnitts der Basiszone, der freiliegt. Da das die Basiszone bildende Silicium den Leitungstyp ρ hat, muß der den Leitungstyp bestimmende Störstoff, der zur Bildung der Emitterzone in die Basiszone eindiffundiert wird, vom Leitungstyp η sein und außerdem die Eigenschaft haben, daß er den Oxydfilm nicht durchdringt. Phosphor ist ein besonders geeignetes Material für diesen Zweck. Bei dem beschriebenen Ausführungsbeispiel wird die Emitterzone dadurch gebildet, daß Phosphor aus einer Phosphorpentoxydquelle in den freiliegenden Teil der Basiszone bei einer Temperatur von etwa 1200C iiir eine Zeit eindiffundiert wird, die ein Eindringen bis aui eine Tiefe von etwa 2,5 μίτι ermöglicht (Stufe 13). Das
Siliciumplättchen wird dann einer Reinigung unterworfen, durch die der Oxydfilm 3 von allen Flächen beseitigt wird (Stufe 14). Nach der Reinigung hat das Siliciumplättchen das in F i g. 9 gezeigte Aussehen, worin die Basiszone, die Kollektorzoric und die Emitterzone mit I. 2 bzw. 8 bezeichnet sind. Ein Schnitt durch das Siliciumplättchen von F i g. 9 entlang der Linie 10-10 ist in F i g. 10 gezeigt.
Zur Vergrößerung der p-Leitfähigkcit der Basiszone 1 und zur Verbesserung des ohmschen Eiektrodenkontakts. der anschließend daran angebracht werden soll, wird dann eine Nachdiffusion von Gallium in die gesamte Basis-Emitter-Fläche des Siliciumplättchens durchgeführt (Stufe 15). Das Eindiffundieren des Galliums erfolgt bei 1200 C. und während dieses Vorgangs
wird das Phosphor, das zuvor zur Bildung der Emitterzone 8 in die Basiszone 1 oindiffundiert worden ist. um weitere 5 bis 7.5 um in das Siliciumplättchen eindiffundier!. Die Konzentration von Gallium in der Emitterzone 8 reicht nicht aus. um deren n-Leitungstvp zu än-
dem. der von dem eindiffundierten Phosphor stammt.
Die nächsten Verfahrensstufen, beginnend mit Stufe 16 in Fig. 1. sind auf die Vorbereitung des Silicium plättchens zum selektiven Aufbringen eines dünnen Überzugs aus Nickel gerichtet. Eine Nickelplattierung ist zwar auf Silicium im allgemeinen wesentlich schw ieriger als auf Germanium anzubringen, doch kann ein Überzug aus Nickel auf die Oberfläche eines Siliciumkörpers dadurch aufgebracht werden, daß ein bekanntes stromloses Plattierungsverfahren angewendet wird.
mit dem ein sehr eut haftender und gleichförmiger l.'be-rzug auf der gesamten. \on der Plattierungslosung erreichten Oberfläche gebildet wird. Das stromlose Verfahren eignet sich insbesondere zum Planieren von
Halbleiteroberflächen, um diese mit elektrischen Kontaktelektroden zu versehen.
Vor dem Aufbringen des. Nickelüberzugs ist es jedoch erforderlich. Maßnahmen zu treffen, um die pn-Übergänge im Halbleiterkörper zur Verhinderung eines Kurzschlusses durch den Nickelüberzug zu schützen. Dies erfolgt durch ein Maskierungsverfahren, das dem Verfahren ähnlich ist, das zur Bildung der Emitterzone angewendet wurde.
Zunächst wird das Siliciumplättchen wieder mit einer Schicht 23 (Fig. 12) aus einem Photolack überzogen (Stufe 16). Nach dem Aufbringen der Photolackschicht 23 auf der gesamten Oberseite des Siliciumplättchens und nach dem Trocknen dieses Materials wird eine pn-Übcrgangslinien-Maskc 9 der in F i g. 11 gezeigten Art auf die Photolackschicht 23 aufgelegt (Stufe 17). Aus F i g. 11 ist zu erkennen, daß die Maske 9 aus einem undurchsichtigen Blatt 10 besteht, das in der Mitte einen Streifen 10a aus einem klaren, durchsichtigen Material aufweist. Der Streifen 10a bildet den Umriß eines E und entspricht dem an der Oberseite des Siliciumplättchens liegenden Rand des pn-Übergangs zwischen der E-förmigen Emitterzone 8 und der Basiszone 1. Der Streifen 10a ist annähernd 120 μπι breit, und wenn die Maske 9 auf die Oberseite des Siliciumplättchens aufgelegt wird, überdeckt der durchsichtige Streifen 10a den Rand des Basis-Emitter-Übergangs, so daß er sich um eine Strecke von annähernd 60 μΐη auf beiden Seiisn des pn-Übergangs erstreckt. Diese Verhältnisse sind in F i g. 12 dargestellt.
Die Maske 9 enthält einen zweiten Streifen 106 aus klarem, durchsichtigem Material. Der Streifen 106 hat eine quadratische Form und entspricht dem Rand des pn-Übergangs zwischen der Basiszone 1 und der Kollektorzone 2. Der Streifen 106 ist annähernd 0.4 mm breit, und wenn die Maske 9 auf die Oberseite des Siliciumplättchens aufgelegt ist, überdeckt der Streifen 106 den Rand des Basis-Kollektor-Übergangs, wie in F i g. 12 erkennbar ist. Der Streifen 106 ist beträchtlich breiter als der Streifen 10a. Dies ist erwünscht, weil der Basis-Kollektor-Übergang nicht so genau auf der Oberfläche des Siliciumplättchens angeordnet ist wie der Basis-Emitter-Übergang.
Anschließend wird die Photolackschicht 23 in gleicher Weise wie bei der Bildung der Emitterzone beuchtet (Stufe 18). Da die schmalen Streifen 10a und 106 die einzigen durchsichtigen Abschnitte der Maske sind, wird nur der unter diesem Streifen liegende Teil der Photolackschicht 23 belichtet. Der unbelichtete Teil der Photolackschicht 23 wird mit einem geeigneten Lösungsmittel entfernt (Stufe 19). Das Siliciumplättchen hat nun das Aussehen von F i g. 13, wo gezeigt ist. wie ein schmaler Streifen 11 aus belichtetem Photolack fiber dem Rand des pn-Übergangs zwischen der Basiszone 1 und der Emitterzone 8 liegt und ein Streifen 12 aus belichtetem Photolack über dem Rand des Basis-Kollektor-Übergangs liegt.
Vor dem stromlosen Aufbringen des Nickelüberzugs auf die Oberseite des Siliciumplättchens ist es vorteilhaft, diese Fläche aufzurauhen, um die Haftung des Nikkelüberzugs zu verbessern. Zu diesem Zweck wird das Siliciumplättchen leicht mit einem Sandstrahlgebläse behandelt, so daß die Oberfläche aufgerauht wird, ohne daß jedoch die über den Rändern de* Rasis-F.mitter-Übergangs und des Basis-Kollektor-Übergangs liegende Photolackmaske entfernt wird (Stufe 20). Nach dem Aufrauhen des Siliciumplättchens durch das Sandstrahlgebläse wird eine etwa 2.5 um dicke Schicht 24 aus Nikkei durch ein stromloses Nickelplattierungsverfahren auf das Siliciumplättchen aufgebracht (Stufe 21). Wie aus F i g. 14 erkennbar ist, wird über den Rändern der pn-Übergänge keine Nickelschicht gebildet.
Anschließend werden die Streifen 11 und 12 aus belichtetem Photolack mit einem geeigneten Lösungsmittel entfernt (Stufe 22). Das Siliciumplättchen hat danr das Aussehen, das in Fig. 14 perspektivisch und ir F i g. 15 im Schnitt entlang der Linie 15-15 von F i g. 14 gezeigt ist: die Nickelschicht 24 bedeckt fast die gesam te Oberfläche des Siliciumplättchens, mit Ausnahme der schmalen Streifen entlang den Rändern der pn-Übergänge, die vorher von den Photolackstrcifen 11 und 12 bedeckt waren.
Wie bereits zuvor erwähnt wurde, ist es außeror dentlich schwierig, eine Nickelplattierung zu erzeugen die fest an der Siliciumoberfläche haftet. In mancher Fällen ist es daher vorteilhaft, die Plattierung in zwe Stufen vorzunehmen. Dabei wird eine dünne Nickel schicht in der zuvor beschriebenen Weise auf das Siliu umplättchen aufplattiert. Das nickelplattierte Silicium plättchen wird dann in einen Ofen eingebracht, und die dünne Nickelschicht wird in das Siliciumplättchen ein gesintert. Ein Sintern bei 7000C für eine Stunde in einei Stickstoffatmosphäre hat annehmbare Ergebnisse ge liefert. Das Siliciumplättchen wird dann zum Schütze der pn-Übergänge mit dem Photolack erneut maskier und eine zweite Nickelschicht wird unter Anwendung des stromlosen Nickelplattierungsverfahrens aufge bracht. Die auf diese Weise gebildeten Kontaktschich ten sind wesentlich stärker als die ohne den Sintcrvor gang gebildeten Kontaktschichten.
Damit das Anbringen der Anschlußleitungen an dci Nickelschicht erleichtert wird, wird anschließend eir Lot auf die die Basisfläche, die Emitterfläche und di< Kollektorfläche bedeckende Nickelschicht aufgebracht Ein geeignetes Lot muß ohne weiteres an der Nickel plattierung haften, sein Schmelzpunkt muß über de höchsten Betriebstemperatur des Transistors liegen und es muß ätzbeständig sein. Eine metallische Indium legierung hat sich als ausgezeichnetes Material für die sen Zweck erwiesen. Die Indiumlegierung wird zu nächst an der Oberseite und an der Unterseite des SiIi ciumpiäuchens auf die Nickelschicht aufgebracht, unc das Siliciumplättchen wird dann in eine inerte Atmo Sphäre eingebracht und bis über den Schmelzpunkt dei Indiumlegierung erhitzt Die flüssige Indiumlegierunj benetzt die Oberfläche der Nickelschicht, während si( die Stellen, an denen der Basis-Kollektor-Überganj und der Basis-Emitter-Übergang freiliegen, frei un< sauber läßt.
Das Verschmelzen der Indiumlegierung mit der Nik kelschicht kann in einem Arbeitsgang mit der Befesti gung des Flächentransistors unter Verwendung eine Schichtenverbindung auf einem Sockel erfolgen. Dii Art und Weise, in der diese Verbindung hergestel! wird, läßt sich am besten aus Fi g. 16 erkennen, in de der fertige Flächentransistor dargestellt ist, der mit de Kollektorseite nach unten auf einem goldplattiertei Sockel 25 befestigt ist. Zunächst wird eine Flußmittel schicht 1 auf die Goldplattierungsschicht 14 aufge bracht, welche den Sockel 25 bedeckt. Anschließen! werden Schichten aus einer Indiumlegierung 16, Fluß mittel 17. nickelplattiertem Molybdän 18. Flußmittel 11 Indiumlegierung 20 und Flußmittel 21 auf den goldplat tierten Sockel 25 aufgebracht.
Das nickelplattierte Siliciumplättchen wird dann mi seiner Unterseite auf die Flußmittelschicht 21 aufeeles1
ίο
Eine Flußmittclschicht 22 und eine Schicht 26 aus der Indiumlegierung werden dann auf die Oberseite des Siliciumplättchens und die dort befindliche Nickelschicht aufgebracht.
Der ganze Schichtenaufbau wird in eine inerte Atmosphäre eingebracht und über den Schmelzpunkt der Indiumlegierung erhitzt. Auf diese Weise erfolgt das Verschmelzen der Indiumlegierung mit den an der Oberseite, also der Emitter-Basis-Seite des Siliciumplattchens, befindlichen Nickelschichten gleichzeitig mit dem Befestigen des Siliciumnlättchens auf dem Sockel. Anschlußdrahte können später durch Kaltpressen an der Indiumlegierungsschicht der Emitter- und Basiskontakte befestigt werden.
Bei dem in I- i g. 16 dargestellten Schichtenaufbau ist zwischen das Siliciumplättchen und den Sockel 25 eine Schicht 18 aus Molybdän eingebracht. Der Wärmeausdehnungskoeffizient von Molybdän ist im wesentlichen gleich demjenigen von Silicium, was für die üblichen Sockelmaterialien nicht der Fall ist. Dadurch, daß das Siliciumplättchen auf einer Molybdänschicht und nicht direkt auf dem Sockel befestigt wird, ist es möglich, die in dem Siliciumplättchen bei einer Temperaturänderung erzeugten mechanischen Spannungen weitgeheru herabzusetzen.
Da bei dem beschriebenen Flächentransistor die freiliegenden Ränder sowohl des Basis-Kollektor-Übergangs als auch des Basis-Emitter-Übergangs an der verhältnismäßig geschützten Oberseite des Silicium· plättchens liegen, besteht eine sehr viel kleinere Gefahr eines Kurzschlusses eines der pn-Übergänge, und der Kriechstrom des Flächentransistors ist sehr klein, da
ίο eine geringere Gefahr einer Verunreinigung der pn-Übergänge besteht.
Der wesentliche Vorteil der Verwendung der In diumlegierung zur Bildung der Basis-, Emitter- und Kollektorkontakte beruht auf der Eigenschaft dieses Materials, daß es die Nickelplattierung benetzt und an dieser haftet, während es an den an der Oberseite des Siliciumplättchens freiliegenden Stellen, welche die Ränder der pn-Übergänge umgeben, nicht haftet. Dadurch kann das Aufschmelzen der Indiumlegierung auf sehr einfache Weise erfolgen, insbesondere für alle Kontakte gleichzeitig und sogar in einem Arbeitsgang mit dem Befestigen des Siliciumplättchens auf dem Sockel.
Hierzu 6 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen eines Fiächeniransistors mit einem Halbleiterplättchen vom Leitungstyp der Basiszone, in das die Emitter- und die Kollektorzone eindiffundiert sind, sowie mit ohmschem Emitter-, Basis- und Kollektorkontakt, dadurch gekennzeichnet, daß die Basiszone (1) derart in die Kollektorzone (2) und die Emitterzone (8) derart in die Basiszone (1) eingelassen sind, daß die pn-übergänge an der Oberseite des Halbleiterplättchens enden, daß zur Bildung wenigstens des Emitterkontaktes und des Basiskontaktes auf der Oberseite des Halbleiterplättchens ein Isoliermaterial (11, 12) angebracht wird, in welchem eine über der Basiszone und eine über der Emitterzone liegende Öffnung gebildet sind, und daß die Oberseile des mit Isoliermaterial versehenen Halbleiterplättchens mit einer Nickelschicht (24) überzogen und auf den Nickelüberzug (24) ein Lot aus einer Indiumlegierung (26) aufgeschmolzen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oberseite des mit Isoliermaterial (11. 12) versehenen Halblciterplättchens vor dem Aufbringen der Nickelschicht (24) durch Sandstrahlen vorbehandelt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Isoliermaterial (II, 12) ein Photolack ist, der die an der Oberseite des H;tlb-Initerplättchens freiliegenden Ränder der pn-l'ber gange bedeckt und nach dem Aufbringen des Nikkeiüberzugs (24), aber vor dem Aufschmelzen der Indiumlegierung (26) entfernt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurcl'i gekennzeichnet, daß das Aufschmelzen der Indiumlegierung (26) in einem Arbeitsgang mit dem Auflöten des Siliciumplätlchens auf einen Sockel (25) mittels eines Lots aus der gleichen Indiumlegierung durch Erhitzen in einer inerten Atmosphäre erfolgt.
5. Verfahren nach einem der Ansprüche 1 bis 4. dadurch gekennzeichnet, daß der Nickclüber/ug (24) in zwei aufeinanderfolgenden Schritten aufgebracht wird. -15
DE19611764462 1960-09-09 1961-09-08 Verfahren zum Herstellen eines Flächentransistors Expired DE1764462C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5503660 1960-09-09
US55036A US3184823A (en) 1960-09-09 1960-09-09 Method of making silicon transistors

Publications (3)

Publication Number Publication Date
DE1764462A1 DE1764462A1 (de) 1971-09-23
DE1764462B2 true DE1764462B2 (de) 1976-03-25
DE1764462C3 DE1764462C3 (de) 1976-11-11

Family

ID=

Also Published As

Publication number Publication date
US3184823A (en) 1965-05-25
MY6900281A (en) 1969-12-31
GB988367A (en) 1965-04-07
BE608008A (fr) 1962-03-08
DE1764462A1 (de) 1971-09-23
NL269092A (de) 1900-01-01
DE1439570A1 (de) 1969-04-24

Similar Documents

Publication Publication Date Title
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2624292C2 (de)
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2054571A1 (de) Integrierte Halbleiterstruktur und Verfahren zum Herstellen dieser Halbleiterstruktur
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE1439570A1 (de) Flaechentransistor
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2324780B2 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2333449A1 (de) Verfahren zur herstellung eines halbleitermoduls
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1521287A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1771344A1 (de) Verfahren zum Zertrennen eines Materialstueckes durch Tiefenaetzung
DE1764462C3 (de) Verfahren zum Herstellen eines Flächentransistors
DE2363269A1 (de) Verfahren zum herstellen einer mehrzahl von p-n uebergaengen in einem einzigen diffusionszyklus
DE2207012C2 (de) Verfahren zur Kontaktierung von Halbleiterbauelementen
DE2028632C3 (de) Zenerdiode
DE2855972A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EI Miscellaneous see part 3
XX Miscellaneous:

Free format text: 2.ERFINDER STACY,B., AENDERN IN WATELSKI,STACY,B.