DE1764269A1 - Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren - Google Patents
Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-PlanartransistorenInfo
- Publication number
- DE1764269A1 DE1764269A1 DE19681764269 DE1764269A DE1764269A1 DE 1764269 A1 DE1764269 A1 DE 1764269A1 DE 19681764269 DE19681764269 DE 19681764269 DE 1764269 A DE1764269 A DE 1764269A DE 1764269 A1 DE1764269 A1 DE 1764269A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- layer
- planar
- semiconductor
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/66—Structural association with built-in electrical component
- H01R13/70—Structural association with built-in electrical component with built-in switch
- H01R13/713—Structural association with built-in electrical component with built-in switch the switch being a safety switch
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEB0097657 | 1968-05-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1764269A1 true DE1764269A1 (de) | 1971-06-16 |
Family
ID=6989241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19681764269 Pending DE1764269A1 (de) | 1968-05-07 | 1968-05-07 | Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3679495A (enExample) |
| CH (1) | CH489910A (enExample) |
| DE (1) | DE1764269A1 (enExample) |
| FR (1) | FR1594472A (enExample) |
| NL (1) | NL6901987A (enExample) |
| SE (1) | SE355264B (enExample) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL6914593A (enExample) * | 1969-09-26 | 1971-03-30 | ||
| DE2822011C3 (de) * | 1978-05-19 | 1987-09-10 | Fujitsu Ltd., Kawasaki, Kanagawa | Halbleiteranordnung und Verfahren zu deren Herstellung |
| DE3139069A1 (de) * | 1981-10-01 | 1983-04-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen von strukturierten schichten auf der oberflaeche eines halbleiterkoerpers |
-
1968
- 1968-05-07 DE DE19681764269 patent/DE1764269A1/de active Pending
- 1968-12-13 FR FR1594472D patent/FR1594472A/fr not_active Expired
-
1969
- 1969-02-07 NL NL6901987A patent/NL6901987A/xx unknown
- 1969-05-05 CH CH685269A patent/CH489910A/de not_active IP Right Cessation
- 1969-05-07 US US824026A patent/US3679495A/en not_active Expired - Lifetime
- 1969-05-07 SE SE06495/69A patent/SE355264B/xx unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CH489910A (de) | 1970-04-30 |
| FR1594472A (enExample) | 1970-06-01 |
| US3679495A (en) | 1972-07-25 |
| SE355264B (enExample) | 1973-04-09 |
| NL6901987A (enExample) | 1969-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034729B1 (de) | Verfahren zur Herstellung einer GaAs-Halbleiteranordnung | |
| DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
| EP0005185B1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| EP0000327A1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
| EP0001550A1 (de) | Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren | |
| DE3043289C2 (enExample) | ||
| DE69528515T2 (de) | Herstellungsmethode eines oberflächen-montierbaren bauteils und dieser selbst | |
| DE2340142B2 (de) | Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung | |
| EP0062725B1 (de) | Verfahren zum Herstellen eines integrierten Planartransistors | |
| DE1764269A1 (de) | Verfahren zum Herstellen von Planarbauelementen,insbesondere von fuer hohe Frequenzen zu verwendende Germanium-Planartransistoren | |
| DE1640470A1 (de) | Verfahren zum Herstellen von scharf definierten Aperturen in einer isolierenden Schicht bzw.in Halbleitermaterial,insbesondere zur gegenseitigen elektrischen Isolierung verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltungselemente | |
| DE2020531A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE3218974C2 (enExample) | ||
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2012110A1 (de) | Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen | |
| DE2713936A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE1292761B (de) | Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| EP1344245A1 (de) | Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers | |
| DE3782146T2 (de) | Herstellung von mos-transistoren. | |
| DE2641334C2 (de) | Verfahren zur Herstellung integrierter MIS-Schaltungen | |
| DE1908901B2 (de) | Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster | |
| DE3129487C2 (enExample) | ||
| EP0883169A2 (de) | Verfahren zur Herstellung von einem Dünnschichttransistor | |
| DE2149705A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |