DE1644029A1 - Das Verfahren zur Herstellung eines Halbleiterelementes - Google Patents

Das Verfahren zur Herstellung eines Halbleiterelementes

Info

Publication number
DE1644029A1
DE1644029A1 DE19671644029 DE1644029A DE1644029A1 DE 1644029 A1 DE1644029 A1 DE 1644029A1 DE 19671644029 DE19671644029 DE 19671644029 DE 1644029 A DE1644029 A DE 1644029A DE 1644029 A1 DE1644029 A1 DE 1644029A1
Authority
DE
Germany
Prior art keywords
glass layer
diffusion
semiconductor material
compound
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671644029
Other languages
English (en)
Inventor
Erich Dr Weisshaar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Transistor AG
Original Assignee
Transistor AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Transistor AG filed Critical Transistor AG
Publication of DE1644029A1 publication Critical patent/DE1644029A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

dr. fritz Walter
DlPL.-lNG. ERNICKE
PATENTANWÄLTE
" AUGSBURG mn
ULRICHSPLATZ 1% TEL. Ut* UNO TIM '
Transistor AG. Zürich
(Schweiz)
Das Verfahren zur Herstellung eines Halbleiterelementes
Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Halbleiterelementes sowie das mittels des Verfahrens hergestellte Halbleiterelement *
Mit dem Begriff Halbleiterelement sollen im folgenden alle jene Schaltelemente verstanden werden, die im wesentlichen aus einem kristallinen Halbleiter-
X/ze
22.5.67 - 1 - 11 703 a
109853/UOO
1SUG29 I
material bestehen und in denen Grenzübergänge oder Grenzflächen vorhanden sind, an denen sich unter der Einwirkung von elektrischen Feldern Vorgänge abspielen, die zur Behandlung von elektrischen Signalen z.B. zur Verstärkung oder Gleichrichtung nutzbar gemacht werden können. Solche Halbleiterelemente sind allgemein etwa unter dem Begriff Transistoren oder auch allgemein Kristalloden bekannt.
Es sind verschiedene Verfahren zur Herstellung solcher Halbleiterelemente bekannt. Die meisten dieser Verfahren zielen auf die Herstellung von sogenannten "Flächentransistoren" ab, nachdem sich der "Spitzentransistor" als zu wenig leistungsfähig er/wiesen hat. Das bekannteste und in letzter Zeit zweckmässigste Herstellungsverfahren dürfte das sogenannte "Planar-Verfahren" sein. Dieses Verfahren bietet wesentliche Vorteile, die den sogenannten Planartransistor sowohl kostenmässig wie auch qualitativ über vergleichbare aber mit anderen Verfahren hergestellte Transistoren erheben.
Beim Planarverfahren wird zunächst eine Scheibe eines Halbleitermaterials (in der Regel n- oder p-Si)
109853/UOO
mit einer Oxydhaut tiberzogen, diese dann an den Diffusionsstellen weggeäzt. Darauf wird die gesamte Scheibe dem Dampf eines Dotierungsmaterials oder einer geeigneten Verbindung ausgesetzt. Dabei kommt das Dotierungsmaterial lediglich an den Diffusionsstellen mit dem Halbleitermaterial in Berührung, während an den übrigen Stellen der Scheibe zwischen dem Dotierungsmaterial und dem Halbleitermaterial die Oxydhaut sitzt, Anschlies- ' send oder gleichzeitig wird das Ganze einer Wärmebehandlung unterzogen, wobei das Dotierungsmaterial an den Diffusionsstellen unter Bildung einer Uebergangsfläche in das Halbleitermaterial hineindiffundiert. Dabei dringt mit zunehmender Diffusionszeit diese Uebergangfläche nicht nur vermehrt in das Halbleitermaterial hinein, sondern auch unter die Oxydhaut, und verschvrindet damit aus dem Berührungsbereich mit der Umwelt. Dieses Verfahren wird anschliessend auf einem Teil der ersten Diffusionsstelle wiederholt, so dass als Endprodukt ein Transistor mit zwei runden, parallelen Uebergangsflachen, die mehr oder weniger koaxial sind, vorliegt. Dabei hängt es von der Art des als Ausgangsmaterial gewählten Halbleitermaterials und von den Dotierungsstoffen ab, ob das End-
109853/1400
16U029
produkt ein pnp- oder ein npn-Transistor ist»
Es ist nun eine Tatsache, dass die als "Diffusionssperre" gebildete Oxydhaut nur bis zu einer gewissen, bescheidenen Dicke Gewähr dafür bietet, einwandfrei dicht und. homogen zu sein. Dies hängt damit zusammen, dass die Oxydkristalle ein ganz anderes Gefüge und ganz andere thermische Eigenschaften als das Grundmaterial besitzen. Diese Beschränkung in der Stärke der Oxydhaut birgt nun zwei Konsequenzen in sich : Wird die Oxydhaut gleichzeitig als Isolationsschicht gegenüber der Umwelt herangezogen, beträgt deren Durchschlagsspannung knapp loo V, was besonders bei Leistungstransistoren ungerigend sein kann. Andererseits bildet die Oxydhaut keine absolute Diffusionsperre, denn auch in die Oxydhaut vermag das Dotierungsmaterial hineindiffundieren, wenn auch mit einer ganz erheblich kleineren Geschwindigkeit. Da aber die Oxydhaut in ihrer Dicke aus Gründen des Gefüges beschränkt sein muss, ist diese Dicke zugleich ein Mass für die maximal zulässige Diffusionszeit. Das heisst mit anderen Worten, dass man das Dotierungsmaterial nur solange in das Halbleitermaterial hineindiffundieren lassen darf, solange das in die Oxydhaut hineindiffundieren-
- '4 10 9853/UOO
de Dotierungsmaterial diese sicher noch nicht durchsetzt hat, sonst wäre die ganze angestrebte Wirkung der Oxydhaut dahin.
Daraus ergibt sich, dass letzten Endes die Dicke der Oxydhaut mitbestimmend ist für die maximal erreichbare Diffusionstiefe. Solange es sich um Transistoren mit verhältnismässig kleinen Sperrspannungen handelt, j
mögen die mit dem Planar-Verfahren erreichbaren Diffusionstiefen genügen. Sobald es sich aber um Leistungselemente mit hohem Sperrvermögen handelt, genügen diese nicht mehr.
Dementsprechend ist es das Ziel der Erfindung, ein Verfahren zu schaffen, das ermöglicht, ähnlich der Planartechnik örtlich begrenzte pn-Uebergänge durch Diffusionsprozesse herzustellen, und zwar mit praktisch unbegrenzter Diffusionstiefe.
Das vorgeschlagene Verfahren ist dadurch gekennzeichnet, dass mindestens einmal auf einer Scheibe eines Halbleitermaterials an einer Diffusionsstelle eine Glasschicht aus einer Verbindung des Dotierungsmaterials erzeugt wird, wonach das Dotierungsmaterial aus der
- 5 109853/UOO
Glasschicht als Diffusionsquelle in das Halbleitermaterial hineindiffundiert wird, worauf die Glasschicht entfernt wird μnd die Anschlüsse erstellt werdeno
Dieses Verfahren kann somit gewissermassen als dem herkömmlichen Planar-Verfahren entgegengesetzt mngesprochen werden, indem hier die Glasschicht ausdrücklich als Diffusionsquelle dient, währenddem beim Planar-Verfahren eine in der Fachsprache oft als Glashaut bezeichnete Oxydhaut als Diffusionssperre dient.
Da an die gemäss des Verfahrens erzeugte Glasschicht infolge ihrer Zweckbestimmung keinerlei Anforderungen bezüglich Gefügegüte und Gleichmässigkeit gestellt werden müssen, kann diese zweckmässig dadurch erzeugt werden, dass die Scheibe mit einer Lösung der Verbindung des Dotierungsmaterials in einem Lösungsmittel bestrichen wird, worauf durch eine Wärmebehandlung der Rückstand zum Bliessen gebracht wird. Diese Technik ist auch unter dem Fachausdruck tPainting-Technik" bekannt ·
Beim vorgeschlagenen Verfahren wird zweckmässig auch die Maskierungstechnik angewendet, jedoch nicht
- 6 1098B3/H00
um die Diffusionsstellen blosszulegen, sondern um der Glasschicht als späteren Diffusionsquelle eine definierte Form zu verleihen.
Weitere Vorteile des vorgeschlagenen Verfahrens sind aus der nachfolgenden beispielsweisen Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnungen ersichtlich. -
In den Zeichnungen sind in den Fig. 1-8-schematische Teilschnitte durch eine Scheibe aus Halbleitermaterial während der verschiedenen Phasen des Verfahrens, dargestellt, und in Fig. 9; ein schematischer Teilschnitt durch eine Scheibe, bei der das Verfahren zwei Mal- angewandt wurde. In allen Figuren erfolgt die Darstellung der Deutlichkeit wegen in stark überhöhtem Masstab. Die wirkliche Dicke der Schichten liegt in der Grössenord-
-3 -1 I
nung von etwa 10 bis 10 mm. ^
In der Fig. 1 ist ein Teil einer Scheibe 1 aus einem Halbleitermaterial, z.B. aus p-Silizium dargestellt. Die Scheibe 1 ist mit einer Glasschicht 2 aus einer Verbindung des Dotierungsmaterials, in diesem Falle eines als Dotierung η-Leitfähigkeit verleihenden Materials, tiberzogen. Diese Glasschicht 2 wird beispielsweise/aurch
109853/ UOO
erzeugt, dass die Scheibe 1 mit einer Lösung von Pp Og in Alkohol oder Methylglykol bestrichen wird, worauf die scheibe einige Minuten auf 1*200 C erhitzt wird. Dabei entsteht als Glasschicht eine emailleartige Schicht, die mindestens teilweise aus einer Mischverbindung aus Phosphor- und Siliziumoxyd besteht.
Wie aus Fig. 2 ersichtlich, wird nun auf diese Glasschicht eine Schablone 3 gelegt, die die Glasschicht mit Ausnahme der vorgesehenen Diffusionsstellen 4 abdeckt, worauf das Ganze mit einem säurefesten Lack 5, z.B. Picein, bestrichen wird.
In Fig. 3 ist der Zustand nach Entfernung der Schablone 3 dargestellt. Die Glasschicht 2 ist wiederum mit Ausnahme der Diffusionsstelle 4 blossgelegt.
Nun wird die Scheibe 1 einer Aetzung, beispielsweise mit Fluorwasserstoff unterworfen, wobei, wie aus Fig. § ersichtlich, die Glasschicht 2 dort wo. sie nicht mit dem Lack 5 abgedeckt wird, wieder entfernt wird· Damit verbleibt nur an den vorgesehenen Diffusionsstellen 4 ein Abschnitt der ursprünglichen Glasschicht, welcher dann als Diffusionsquelle dient.
109853/1400
16U029
In Fig. 5 ist der Zustand nach Durchführung der Diffusion dargestellt. Nach Entfernung der restlichen Lackschicht 5 (Fig. 4) wird die Scheibe 1 mit der Glasschicht während äiner Diffusionszeit von etwa 24 Stunden einer Wärmebehandlung in einer oxydierenden Atmosphäre bei etwa 12oo G ausgesetzt. Dabei bildet sich zunächst auf der biossliegenden Fläche des Halbleitermaterials eine Oxydschicht 6. Unterhalb der Glasschicht breitet sich allmählich eine Diffusionsschicht 7 aus. In dieser Diffusionsschicht überwiegen nun im vorliegenden Beispiel die Phosphor-Atome, womit das ursprüngliche p-Siliziura zu n-Siliziura wird. Zwischen den ri=Silizium und dem p-Silizium entsteht eine Uebergangsstelle 8.
Die Diffusionstiefe kann dabei gefahrlos durch Ausdehnung der Diffusionszeit erhöht werden. Es bildet sich dabei eine zunehmend dickere Oxydhaut 6, die je- " doch stets geringer bleiben wird als die Glasschicht 2, während diese nach wie vor als Diffusionsquelle dient. Allfällige P-Atome, die bei dieser Temperatur aus der Glasschicht in die umgebende Atmosphäre austreten und anschliessend auf' die Oxydhaut 6 gelangen, können nicht ohne weiteres in das darunterliegend· p-Si hineindiffun-
- 9 109853/1400
diert werden, denn dazu müssten sie die Oxydhaut, die ja. zunehmend dicker wird, durchdringen.
Ist einmal die gewünschte Diffusionstiefe erreicht, wird das Ganze nochmals einer Aetzung unterworfen, um sowohl die Glasschicht 2 wie auch die Oxydhaut zu entfernen. Zurück bleibt eine ρ n-Drode wie in Fig. schematisch dargestellt.
Vervollständigt wird das Verfahren durch das sogenannte Kontaktieren, d.h. dass in diesem Beispiel der Donorbereich 7 urdder Acceptorbereich 1 des Halbleiterelementes mit Anschlüssen IO und 9 versehen wird (Fig. 7). Der schematisch angegebene Anschluss 10 könnte ebensogut auf der gegenüberliegenden freien Fläche der Halbleiterscheibe angebracht werden. Schliesslich kann, wie in Fig. 8 schematisch angegeben, nachträglich das Ganze und insbesondere die Austrittsstellen der Uebergangszone durch Erzeugung einer Schicht 11, z.B. aus einem Lack oder einem Oxyd, geschützt werden.
Wird als Ausgangsmaterial ein n-Halbleitermaterial verwendet, z.B. η-Si, dann versteht es sich, dass die Glasschicht 2 eine Verbindung eines Acceptor-Dotie-
- 10 109853/1400
rungsmaterials zu sein hat·
In Fig. 9 ist schematisch die Bildung eines pnp-Halbleiterelemehtes dargestellt, das ausgehend aus dem Zustand der Fig. 6 durch nochmalige Anwendung des Verfahrens auf einen Teil der Fläche der Diffusionszone 7 hergestellt wurde. Dabei wurde als zweite Glasschicht eine Acceptorverbindung, z.B. eine Borverbindung gewählt, M welche dann bei der nochmaligen Diffusion das η-Si der Schicht 7 wieder in p-Si umwandelt unter Bildung einer neuen Schicht 13 mit dazugehöriger Uebergangszone«
Aus dem Vorstehenden ist ersichtlich, dass beim vorgeschlagenen Verfahren die Diffusionstiefe praktisch nicht begrenzt ist. Dies will aber nicht heissen, dass das Verfahren nicht ebensogut geeignet ist, bisher nach dem Planarverfahren hergestellte Halbleiterelemente zu produzieren.
Selbstverständlich würde bei der Herstellung von kleinen Transistoren nicht wie im beschriebenen Ausführungsbeispiel vorgegangen. So würde z.B. bei der Maskierung der Glasschicht 2 mit dem Lack 5 nicht eine eigentliche Schablone 3 zur Verwendung gelangen, sondern man
- 11 109853/ 1 AOO
16U029
würde mit Hilfe einer lichtempfindlichen Lackschicht die vorgesehenen Diffusionsstellen auf photographischem Wege auf der Lackschicht als latentes Bild aufzeichnen und dann im Laufe eines EntwicklungsVerfahrens den Lack von den freizulegenden Abschnitten der Blasfläche 2 wieder weglösen. Dies ändert aber nichts an der Tatsache, dass die Glasschicht aus einer Verbindung des Dotierungsmaterials erzeugt wird, wobei die Glasschicht als Diffusionsquelle dient.
Es versteht sich auch, dass auf einer Scheibe des Halbleitermaterials nicht bloss eine Diffusionsquelle vorgesehen zu werden braucht. Man wird vielmehr den Raum auf der in der Regel mehr oder weniger kreisrunden Fläche der Rohrscheibe des Halbleiterelementes nach Massgabe des Ausmasses der Diffusionssteilen und damit des fertigen Halbleiterelementes nach bester Möglichkeit ausnützen und alle Diffusionsstellen auf der Rohscheibe gleichzeitig behandeln, und diese erst vor dem Kontaktieren in einzelne kleine Scheibchen auftrennen, was wiederum nach bekannten Techniken geschehen kann. Es ist ferner interessant festzustellen, dass die Diffusionstiefe, d.h. das Mass und die Gestalt der Uebergangsstel-
- 12 -
10 9 8 5 3/1400
len 8 bzw. 12 praktisch unabhängig von der Dicke der Glasschicht 2 ist· Dies ergibt einen weiteren herstellungstechnischen Vorteil insofern, als der Dicke keine besondere Aufmerksamkeit geschenkt werden muss.
Patentansprüche:
- 13 -
109853/UOO

Claims (15)

DR. FRITZ WALTER DIPL.-ING. ERNICKE PATENTANWÄLTE AUGSBURG ULRICHSPLATZ 12, TEL. 8S44 UND T815 ff - Patentansprüche :
1. Verfahren zur Herstellung eines Halbleiterelementes, dadurch gekennzeichnet, dass mindestens einmal auf einer Scheibe eines Halbleitermaterials an mindestens einer Stelle eine Glasschicht aus einer Verbindung des Dotierungsmaterials erzeugt wird, dass das Diffusionsmaterial mit der Glasschicht als Diffusionsquelle in das Halbleitermaterial hineindiffundiert wird, dass die Glasschicht entfernt wird und die Anschlüsse erstellt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Glasschicht über die ganze Fläche der Scheibe erzeugt wird und anschliessend mit Ausnahme der Diffusionsstellen wieder entfernt wird.
3. Verfahren nach Anspruch 1,'dadurch gekennzeichnet, dass die Glasschicht durch Bestreichen der Scheibe mit einer Lösung der Verbindung des Dotierungsmaterials in einem Lösungsmittel und anschliessender Wärmebehandlung
- 14 109.85 3/UOO
erzeugt wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass bei der Entfernung der Glasschicht ausserhalb der Diffusionsstellen die unmittelbar darunterliegende Schicht Halbleitermaterial auch entfernt wird.
5. Verfahren nach Anspruch 1 mit Silizium als Halb leitermaterial, dadurch gekennzeichnet, dass die Glasschicht mittels einer sauerstoffhaltigen Verbindung eines Elementes aus der III oder V Gruppe des periodischen Systems erzeugt wird, und dass unter oxydierender Atmosphäre diffundiert wird.
6. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, dass als die Glasschicht mittels eines Oxydes des Dotierungsmaterials gebildet wird, welches Oxyd in gelöster Form auf die eine Fläche der Scheibe gestrichen wird.
7. Verfahren nach Anspruch 1 mit Silizium als Halb leitermaterial, dadurch gekennzeichnet, dass die Glasschicht mittels einer Stickstoffverbindung eines Elemen-
- 15 -
109853/1400
164Λ029 4
tes aus der III oder V Gruppe des periodischen Systems erzeugt wird, und dass unter oxydierender Atmosphäre diffundiert wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Glasschicht durch Aufdampfen unter Wärmeeinwirkung erzeugt wird.
9. Verfahren nach den Ansprüchen 7 und 8, dadurch gekennzeichnet, dass die Glasschicht mittels eines Nitrides des Dotierungsmaterials erzeugt wird.
10. Verfahren nach Anspruch 1 mit η-Silizium als Halbleitermaterial, dadurch gekennzeichnet, dass die Glasschicht mittels einer Borverbindung erzeugt wird.
11. Verfahren nach Anspruch 5 mit p-Silizium als Halbleitermaterial, dadurch gekennzeichnet, dass die Glasschicht mittels einer Phosphorverbindung erzeugt wird,
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass als Phosphorverbindung Phosphorpentoxyd gewählt wird.
- 16 -
109853/1 AOO
13. Verfahren nach den Ansprüchen 2, 3, 4 und 12„
14. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Erstellen der Anschlüsse eine Schutzschicht über die Üebergangsstellen erzeugt wird»
15. Nach dem Verfahren nach Anspruch 1 hergestelltes Halbleiterelement.
Dr. F. Walter und Dipl.-Ing. Ernicke Patentanwälte
9·ζ. Ernicke
- 17 -
109853/UOO
Leerseite
DE19671644029 1966-07-08 1967-06-13 Das Verfahren zur Herstellung eines Halbleiterelementes Pending DE1644029A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH990966 1966-07-08
CH990966A CH442534A (de) 1966-07-08 1966-07-08 Verfahren zur Herstellung eines Halbleiterelementes

Publications (1)

Publication Number Publication Date
DE1644029A1 true DE1644029A1 (de) 1971-12-30

Family

ID=25705489

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671644029 Pending DE1644029A1 (de) 1966-07-08 1967-06-13 Das Verfahren zur Herstellung eines Halbleiterelementes

Country Status (4)

Country Link
CH (1) CH442534A (de)
DE (1) DE1644029A1 (de)
GB (1) GB1179062A (de)
NL (1) NL6709492A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2423846A1 (de) * 1973-05-16 1974-11-28 Fujitsu Ltd Verfahren zur herstellung eines halbleiter-bauelements
DE2611207A1 (de) * 1976-03-17 1977-09-29 Bbc Brown Boveri & Cie Verfahren zum dotieren von scheibenfoermigem halbleitermaterial

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2423846A1 (de) * 1973-05-16 1974-11-28 Fujitsu Ltd Verfahren zur herstellung eines halbleiter-bauelements
DE2611207A1 (de) * 1976-03-17 1977-09-29 Bbc Brown Boveri & Cie Verfahren zum dotieren von scheibenfoermigem halbleitermaterial

Also Published As

Publication number Publication date
CH442534A (de) 1967-08-31
GB1179062A (en) 1970-01-28
NL6709492A (de) 1968-01-09

Similar Documents

Publication Publication Date Title
CH657229A5 (de) Verfahren zum herstellen einer halbleitervorrichtung.
DE2845062C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE68920094T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE2422138A1 (de) Verfahren zur herstellung von elektroden aus halbleitermaterial
DE1544275A1 (de) Herstellung von Halbleitervorrichtungen
DE2064886A1 (de) Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672
DE2115455B2 (de) Verfahren zum Herstellen individueller Halbleiterbauelemente unterschiedlicher elektrischer Leitfähigkeitscharakteristiken auf einem isolierenden Substrat
DE3537047A1 (de) Schnabelreduzierendes planox-verfahren fuer die herstellung integrierter elektronischer komponenten
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3888663T2 (de) Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht.
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
EP0028786B1 (de) Ionenimplantationsverfahren
DE1644029A1 (de) Das Verfahren zur Herstellung eines Halbleiterelementes
DE2500184A1 (de) Verfahren zum herstellen einer ladungsuebertragungsvorrichtung
DE1286644B (de) Verfahren zum Ausdiffundieren dotierender Fremdstoffe aus einem Halbleiterkoerper
DE1297763B (de) Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE2704471C2 (de) Verfahren zur Isolation von Halbleitergebieten
DE2532608C2 (de) Planardiffusionsverfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2627922A1 (de) Halbleiterbauteil
DE19857852A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP0773310A1 (de) Verfahren zur Herstellung einer Siliziumscheibe