DE1549448A1 - Einrichtung zur Verarbeitung von Gleitkommazahlen - Google Patents

Description

5417

General Electric Company, Schenectady, N. Y. , TJSA

Einrichtung zur Verarbeitung von Gleitkommazahlen

Die Erfindung betrifft eine Einrichtung zur Verarbeitung von Gleitkommazahlen in einer Datenverarbeitungsanlage mit einem zum Speichern einer Gleitkommazahl dienenden Register, in dem in einem ersten Teil ein Exponent und in einem zweiten Teil eine Mantisse gespeichert ist, und mit einer Befehlseinrichtung, die ein Befehlssignal liefert, das für eine Schiebeoperation dient.

Eine genaue Erläuterung der gesamten Einrichtung, auf die sich die Erfindung bezieht, sowie deren Einzelheiten und Aufbau werden in einer am selben Tag eingereichten Patentanmeldung .... ausführlich beschrieben. Außer der Steuerung für die Verschiebeoperation ist die vorliegende Einrichtung ähnlich aufgebaut. Auf die oben genannte Patentanmeldung wird noch mehrmals hingewiesen werden.

Eine optimale Genauigkeit bei Gleitkommarechenoperationen wird im allgemeinen durch Normieren der Gleitkommazahlen erreicht. Die Gleitkommazahlen werden hierzu im Speicher in normierter Form gespeichert. Gleitkommazahlen werden dadurch normiert, daß die Mantisse nach links verschoben wird, bis die Binärziffer in derjenigen Bitstelle des Mantiesenfeldea, der die höchste Wertigkeit zugeordnet iat, eine binäre Eins 1st.

BAD ORIGINAL

009*37/1112

Der Exponent wird dadurch eingestellt, daß er für jede Bitstelle, um die die Mantisse nach links verschoben wird, um eins vermindert wird. Während der Gleitkommarechenoperationen, beispielsweise Additionen und Subtraktionen, wird ebenfalls eine Verschiebung durchgeführt, um den Wert des Exponenten einer Gleitkommazahl einzustellen.

Bei Gleitkommarechenoperationen ist es sehr oft notwendig, die Mantisse einer Gleitkommazahl zu verschieben- Die bisher benutzten Gleitkommaunterprogramme benötigen viele Befehle, um Schiebeoperationen auszulösen und auszuführen, wobei sehr viel Rechenzeit verlorengeht. Es ist daher wünschenswert, die Schiebeoperationen, die bei Gleitkommarechenoperationen notwendig sind, zu vereinfachen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Gleitkomma-Verschiebeeinrichtung für eine Datenverarbeitungsanlage zu schaffen, die das Verschieben in einfachster Weise wirkungsvoller als bisher ausführt, so daß die Verarbeitungszeit für derartige Operationen kürzer ist.

Nach der Erfindung ist ein Schiebezähler und ein Speicherregister zum Speichern eines Exponenten und einer Mantisse einer Gleitkommazahl in einer ersten bzw. zweiten Gruppe von Speicherplätzen des Registers vorgesehen. Ein Befehlswort mit einem Operationscode und drei Steuerbits wird in einem Befehlsregister gespeichert. Aufgrund des Operationscodes und des ersten Steuerbits des Befehlswortes im Befehlsregister wird eine Darstellung des Exponenten im Speicherregister zum Schiebezähler übertragen. Von einem Signalgenerator werden Schiebesignale erzeugt, die dem Speicherregister zugeführt werden. Aufgrund der Schiebesignale wird die Mantisse in der zweiten Spe.icherplatzgruppe den Speicher· registers nach rechts durch aufeinanderfolgende Bitstellen geschoben. Der Inhalt des Schiebezählers wird für jede Bitoteile, um die die Mantisse weiter geschoben wird, um eins weitergezählt. Beim Erreichen eines vorbestimmten Zählstandes veranlaßt der Schiebezähler, daß das Verschieben der Mantisse im Speicherre-

009837/1112 bad original

-3 - T549U8

gister beendet wird. Aufgrund des Operationscodes und des zweiten und dritten Steuerbits des Befehlsworts im Befehlsregister wird die Mantisse in der zweiten Speicherplatzgruppe des Speicherregisters nach links verschoben, bis die höchstwertige Bitstelle der zweiten Speicherplatzgruppe eine binäre Eins enthält, was bedeutet, daß die Mantisse normiert worden ist. Der Schiebezähler zeichnet die Anzahl der Bitstellen auf, um die die Mantisse nach links verschoben worden ist. Nach Beendigung der Schiebeoperation wird die Darstellung der Schiebezählung, die einen Exponenten enthält, zur ersten Speicherplatzgruppe des Speicherregisters übertragen.

Ein Ausführungsbeispiel der Erfindung soll anhand von Figuren beschrieben werden. Dabei wird lediglich das Steuerwerk gezeigt, das von dem Steuerwerk der genannten Patentanmeldung abweicht. Der grundsätzliche Aufbau der gesamten Anlage ist ähnlich.

Pig. 1 ist ein Blockschaltbild des Rechen- und Steuerwerks, das in der erfindungsgemäßen Informationsverarbeitungsanlage verwendet wird.

Fig. 2 ist eine symbolische Darstellung, die die Organisation des Befehlsworts zeigt, das die erfindungsgemäße Einrichtung steuert.

Fig. 3 ist ein Zeitdiagramm, das die Betriebsweise der erfindungsgemäßen Einrichtung zeigt.

Im Zusammenhang mit der Beschreibung der Erfindung wird auf den bekannten Stand der Technik hingewiesen, wie er durch das bei McGraw-Hill Publishing Company, Inc. 1962 erschienene Buch von Yaohan Chu mit dem Ti-tel "Digital Computer Design Fundamentals" und das bei McGraw-Hill Book Company, Inc. 1959 erschienene Buch von E. M. McCormick mit dem Titel "Digital Computer Primer" beschrieben ißt.

Die Rechencodes der verschiedenen Arten von Befehlswörtern werden durch die Bitstellen" 23 bi3 18 eines 24-Bit-Befehlswortes

009837/1612 _BAD original

dargestellt. Die Rechencodes können daher durch zwei Oktalziffern bestimmt werden. Eine hinter der Zahl angebrachte tiefgestellte 8 bedeutet Oktalschreibweise. Eine hinter einer Zahl angebrachte tiefgestellte 10 bedeutet Dezimalschreibweise.

Zur Vereinfachung der Beschreibung werden die sich wiederholenden Begriffe willkürlich zu deren Kennzeichnung Buchstabenkombinationen zugeordnet.

Die Bitstellen 13 bis O eines 24-Bit-Befehlswortes (auch als Y-FeId bezeichnet) bilden die Operandenadresse und kennzeichnen die Adresse des Speicherplatzes im Hauptspeicher 2 (Fig. 1), der die Information enthält, die für die Ausführung des Befehls verwendet werden soll. Die Bitstelle 14 des Befehlswortes kennzeichnet, wenn sie eine "1" enthält, eine Modifizierung der Operandenadresse, die als relative Adressierung bekannt ist, und

in der Patentschrift (Patentanmeldung )

näher beschrieben ist.

Die Bitstellen 23 bis 18 enthalten den Rechencode und die Bitstellen 17 bis 15 die Indexziffern.

Die Index-Bitstellen 17 bis 15 aller Befehlsworte werden als X-Bits bezeichnet und sind dafür reserviert, um anzugeben, ob eine übliche Indexmodifikation bei einem Befehl durchzuführen ist, bevor dieser ausgeführt wird, und, wenn eine Indexmodifikation durchgeführt werden soll, welche Indexstelle die Modifikation enthält, oder die Indexzahl, welche zur Modifizierung verwendet wird. Wenn die Bitstellen 17 bis 15 eines Befehlswortes alle eine "0" enthalten, dann wird keine Indexmodifikation durchgeführt, wenn da3 Befehlswort in das Rechen- und Steuerwerk 1 übertragen wird. Wenn die Bitstellen V5 bis 17 irgendeine andere mögliche Zahlenkombination enthalten (z. B. 001-111) wird eine Indexmodifikation des Befehlswortes durchgeführt, indem der Inhalt des bezeichneten Speicherplatzes (00001-00007g) zu den Bdtstellen 15 bin 0 des Befehlswortes addiert wird. Bei dem meist benutzten Befehlstyp, dem sog. "VollOperanden", be-

9837/ 1612 sad o_fli_G(NAL

steht das Ergebnis normalerweise in einer Änderung der Operandenadresse des Befehlswortes. Bei anderen Befehlstypen jedoch kann die Mikrocodierung des Befehls und danach die auszuführende Rechenoperation durch Indexmodifikation beeinflußt werden.

In Pig. 1 ist ein vereinfachtes Blockschaltbild des Rechen- und Steuerwerks 1 sowie der im Hauptspeicher 2 befindlichen Register dargestellt, mit denen das Rechen- und Steuerwerk direkt Informationen austauscht. Das Blockschaltbild zeigt die funktionelle Beziehung zwischen den einzelnen Registern, einem Paralleladdierwerk (PAU) und drei in Serienbetrieb arbeitenden Volladdierern. Die Informationen werden zwischen den Registern und den übrigen Elementen des Rechen- und Steuerwerks 1 über die in Fig. 1 gezeigten Verbindungsleitungen parallel und bzw. oder in Serie in Form binärer Ziffern von einem Register oder einem Element zu einem anderen Register oder einem anderen Element übertragen. Im folgenden werden nur die Wirkungsweise und die Funktionen der Grundregister und die üblichen Informationswege beschrieben, wobei im Verlauf der Beschreibung immer mehr in Einzelheiten gegangen wird.

Das Paralleladdierwerk 20 (PAU-20) besteht aus einem 24-Bit-Paralleladdierer mit gleichzeitiger (vorausschauender) Übertrag-Weiterleitung zwischen jeder Gruppe von vier Bits, die je nachdem wie es erforderlich ist, durchgeschaltet oder gesperrt werden können. Eine ausführlichere Beschreibung eines derartigen Paralleladdierers ist auf den Seiten 390 und 391 des Buches "Digital Computer Design Fundamentals" von Yaohan CHU beschrieben. Alle Rechenvorgänge im Parallelbetrieb innerhalb des Rechen- und Steuerwerks 1 werden in dem Paralleladdierwerk 20 ausgeführt. Zusätzlich dient das Paralleladdierwerk 20 als Zwischenstation für einen ffroßteil der parallel.übertragenen Daten zwischen anderen Registern des Rechen- und Steuerwerks 1.

Das A-Register 21 ist ein 24-Bit~Akkumulatorregister für arithmetische Rechenoperationen und Bit-Manipulationen. Eb ist

000137/1112 BAD ORIGINAL

in der Lage, zusätzlich zu dem normalerweise parallel erfolgenden Informationsaustausch mit dem Paralleladdierwerk zwanzig serielle Rechts- oder Linksverschiebungen auszuführen. Das A-Register 21 ist außerdem in der Lage, Informationen mit dem Q-Register 22, dem "F"-Volladdierer 27 und dem "N"~Volladdierer 29 auszutauschen» Das Q-Register 22 ist in Form eines 24-Bit-Hilfsakkumulators aufgebaut, der in Verbindung mit dem 'A-Register 21 zur Durchführung von Rechenoperationen mit doppelter Genauigkeit verwendet wird. Zusätzlich kann der Inhalt des Q-Registers 22 auch zur Kennzeichnung von Rechenfeldern des A-Registers 21 urm/oder B-Registers 25 während der Ausführung eines Feldbefehls verwendet werden, von dem nur die vorbestimmten Felder (Gruppen von einem oder mehreren Bits) des Informationswories beeinflußt werden. Das Q-Register ist ebenfalls in <\er Lage, Rechts- oder Linksverschiebungen vorzunehmen und die normale Parallelübertragung von Informationen zum Paralleladdierwei'k 20 und zurück auszuführen und kann ferner Informationen mit dem F-Yolladdierer 27 austauschen.

Das I-Register (instruction Register) besteht aus einem 26-Bit-Register, in dem das zu einem bestimmten Zeitpunkt auszuführende Befehlswort steht. Die beiden Bits A und B werden zwischen die Bitstelle 13 und die Bitstelle 14 eines aus 24 Bitstellen bestehendes Befehlswortes eingeschoben, wenn sich dieses im I-Register 23 "befindet, und dadurch wird ein sechzehn Bit umfassendes Operandenfeld für die erweiterte Speicheradressierung geschaffen. Die im allgemeinen in das I-Register 23 übertragene oder aus diesem geholte Information wird normalerweise parallel verschoben, obwohl auch Teile des Inhalts des I~Registers 23 unter "bestimmten Bedingungen in Serie verschoben werden können. Das I-Register 23 ist ferner in der Lage, Informationen mit dem Paralleladdier-

00913771112 ^ÖAD

-" 7 —

werk 20, dem P-Register 24, dem·"I"-Volladdierer 28, dem Speicher-Adressenregister 32 und dem Speicher-Datenregister aus zutaus chen.

Das P-Register 24 (Programm Location Register) ist ein 16-Bit-Register und bestimmt normalerweite die Adresse des Speicherplatzes im Hauptspeicher 2, aus dem der nächste auszuführende Befehl abzurufen ist. Alle Informationen werden nur parallel in das und aus dem P-Register 24 gesetzt bzw, geholt. Das P-Register 24 ist in der Lage, Informationen mit dem Parälleladdierwerk 20, dem I-Register 23, dem H-Register 26 und dem Hauptspeicher-Adressenregister 32 auszutauschen.

Das B-Register 25 ist ein 24-Bit-Zwischensp.eicherregister mit parallelem Eingang (parallel-entry buffer register) und liegt zwischen dem Hauptspeicher 2 und den datenverarbeitenden Registern des Rechen- und Steuerwerks 1.AlIe in die Speicherplätze des Hauptspeichers 2 übertragenen und aus diesen geholten Informationen werden über dieses Register und das Hauptspeicher-Datenregister 33 geleitet. Während des Betriebs kann die Information im B-Register 25 aufgrund bestimmter Befehle nach rechts verschoben werden, wobei die Befehle bewirken, daß das B-Register 25 sowohl zur furfebionellen Datenverarbeitung als auch als Zwischenspeicherregister verwendet wird. Zwischen dem B-Register 25 und dem Paralleladd ierv/erk 20 wird die Information parallel übertragen. Das B-Register 25 ist auch in der Lage, mit dem "F"-Volladdierer 27, dem "I"-Volladdierer 28 und dem "N"-Volladdierer 29 Informationen auszutauschen.

Das H-Register 26 (Holding Register) ist als 16-Bit-Register aufgebaut und wird grundsätzlich als Kurzzeit-Informationsspeicher während der Ausführung bestimmter Befehle für die

BAD ORIGINAL

008837/1612

erweiterte Arbeitsweise verwendet. Dieses Register ist in der Lage, vom Paralleladdierwerk 20 Daten parallel zu empfangen und parallel ins Paralleladdierwerk 20, ins P-Register 24 und ins Hauptspeicher-Adressenregister 32 zu übertragen.

Der "F"-Volladdierer 27 dient dazu, in vorbestimmten Feldern, die durch das y-Register 22 während der Ausführung der Feld-Befehle vorgeschrieben werden, rechnerische und logische Manipulationen auszuführen und ist ferner für weitere Funktionen in der Rechenanlage verwendbar.

Der "I"-Volladdierer 26 wird dazu benutzt, aus der in Listensteuerwörtern enthaltenen Information die relative Lage von Posten zu errechnen, die während der Ausführung von Listenbefehlen an eine im Hauptspeicher 2 gespeicherte Liste angehängt oder aus dieser entfernt werden sollen.

Der "N"-Vollad licrer 29 wird zur Durchführung arithmetischer und logischer Operationen des A-Registers 21 und zur ftt;ueinst ellung eines zweiten und dritten Teils der Listensteuerwörter während der Ausführung von Listenbefeh'i en verwendet.

Der J-Zähler 30 ist als 5-Bit-Zähler aufgebaut und steuert währen·! der Ausführung einer Anzahl von Befehlen, die eine Zählung in der einen oder anderen Form bzw« nach unterschiedlichen Bedingungen erfordern, die Krnipulation der Informationen und gewisse Taktvorgänge.

Ein Eingabe/Ausgnbe-Wähler 31 bewirkt '"cn Informationsaustausch zwischen dem Rechen- und Steuerwerk und einem Eingabe/AuB^pbe-Zwischcnspeicher 7für (lie externe steuerung, ei neni. E: n^abe/AuGgnl'c —Zwisch&nspei eher 9 i^%^' das Pror.eßsignal umi einem- Programm! er pult b. Hit HiJiO res Eincnbe/Aus-

009837/1S12 ^{BAD 0}^¹NAL

gsbe-Wählers wird aus mehreren 24~Bit-Informationskanälen während der Ausführung bestimmter Befehle ein Kanal ausgesucht. Alle von den Eingabe/Ausgabe-Einrichtungen abgegebenen Daten werden über den Eingabe/Ausgabe-Wähler 31 des Paralleladdierwerks 20 zur Weiterverteilung innerhalb des Rechen- und Steuerwerks T geleitet.

Bas Speicher-Adressenregister 32 ist ein 16-Bit-Register und ein Teil des Hauptspeichers 2. Es empfängt jedoch ein aus sechzehn Bits bestehendes verstümmeltes Wort unmittelbar aus ilen Registern P, I und H des Rechen- und Steuerwerks 1, wobei -äleses Wort die Speicheradresse des nächsten gespeicherten 24—Bit-Wortes bezeichnet, das aus dem Hauptspeicher 2 über das Speicher-Datenregister 33 in das Rechen- und Steuerwerk 1 übertragen werden soll.

Das Speicher-Datenregister 33 ist ebenfalls Teil des Hauptspeichers 2. Es ist als 24-Bit-Register aufgebaut, in dem jedes gerade aus einem Speicherplatz geholte Wort in Abhängigkeit von einer bestimmten Adresse festgehalten wird, die in dem Hauptspeicher-Adressenregister 32 und einer vom Sechen- und Steuerwerk 1 abgegebenen Speicheranfrage abhängt. Bas HauptBpeicher-Datenregister 33 steht mit dem B-Register 25 und dem !!-Register 23 des Rechen- und Steuerwerks in Informationsaustausch.

ReihenfolgeBteuerung

IM die Operation im Rechenwerk 1 in der richtigen Reihenfolge ablaufen zu lassen, bildet eine Reihenfolgesteuerlogik fünf sich gegenseitig ausschließende Reihenfolgesteuerzustände, die durch fünf Reihenfolgesteuerflipflops FISC01, 7ISC02, PISC03, FISC04 und PIS005 bestimmt werden.

009137/1112

1.549A48

- ίο -

Der Reihenfolgesteuerzustand 1, ä.h„ wenn das Flipflop FISC01 gesetzt ist, bestimmt den Lesezyklus für alle Befehle. Während des Lesezyklus werden die im Hauptspeicher gespeicherten Befehle ins Rechenwerk 1 übertragen und ins I-Register 23 weitergeleitet. Außerdem wird die im P-Register 24 gespeicherte Zahl gewöhnlich während des Reihenfolgest euerzustands 1 erhöht, so daß andere Informationen zwischen den Registern übertragen werden können. Der vom Flipflop FISC02 bestimmte Reihenfolgesteuerzustand 2 wird zur Modifikation von Indexbits der Wörter verwendet. Diese Befehlsfolge wird an dieser Stelle nicht weiter beschrieben.

Der Reihenfolgesteuerzustand 3 (Flipflop FISC03 gesetzt) wird zur Ausführung weiterer Bitmanipulationen für eine Anzahl von Befehlen unter bestimmten Bedingungen vor der weiteren Ausführung verwendet. Die Zeitdauer des Reihenfolgesteuerzustands 3 wird von den Forderungen der einzelnen Befehle bestimmt.

Der Reihenfolgesteuerzustand 4 (Flipflop FISC04 gesetzt) bestimmt den Endausführungszustand für die meisten Befehle. Der Reihenfolgesteuerzustand 4 schließt sich an die Reihenfolgesteuerzustände 1, 2 oder 3 in Abhängigkeit von dem ausgeführten Befehl an. Wie der Reihenfolgesteuerzustand 3, so kann auch der Reihenfolgesteuerzustand 4 in Abhängigkeit von den einzelnen Befehlen zeitlich verlängert werden.

Der Reihenfolgesteuerzustand 5 (Flipflop FISC05 gesetzt) bestimmt eine zur Ausführung weiterer Funktionen, die zur Vervollständigung der Ausführung einiger spezieller Befehle erforderlich sind, notwendige Zeitspanne.

Die für optimalen Betrieb in jedem Reihenfolgesteuerzustand und zur Gewährleistung zeitlicher Änderungen von einem

009837/1812 ^ °^R1G'^NAL

' ¹¹ " 1549A48

Reihenfolgesteuerzustand zu einem anderen erforderlichen Taktsteuersignale werden von einem herkömmlichen (nicht gezeigten) Reihenfolgetaktzähler in Verbindung mit Taktsignalen, TCKA, die von einem herkömmlichen (nicht gezeigten) Taktgeber geliefert werden, erzeugt.

Ein (nicht gezeigter) Verzögerungszeitzähler, der vom Reihenfolgezähler gesteuert wird und fünf Flipflops IMTAFF, IMTBFF, IMTCFF, IMTDFF und F1TEFF enthält, ist ebenfalls vorgesehen. Er wird zur Bildung spezieller Steuersignale . ährend der Ausführung von Befehlen, die eine Verlängerung der normalen Dauer der Reihenfolgesteuerzustände 3 und/oder 4 erfordern, verwendet.

Eine ausführliche Erläuterung der Reihenfolgesteuerung ist

in der Patentschrift (Patentanmeldung G51 714

IXc/42m3, angemeldet am 22. November 1967) .enthalten.

Uirj Verwechslungen durch wiederholte Verwendung des Wortes "Steuerung" zu ve moden, werden im folgenden die Bezeichnungen :or Signale durch vier Buchstaben abgekürzt. So wird z.B. dna Taktsignal mit TCKA bezeichnet. In der Schreibweise der Bo'.·? ^schott Algebra bedeutet darm das Signal TCKA die "''nrische" Inversion oder Negation von TCKA, was durch '.Jnen Querstrich über der Abkürzung angedeutet wird, r/enn TCO "1" ist, muß ⁷FUKl "O" sein, uni venn TCKA "O" ist, •Jfniii rni^! TCKA "1"· se^rr. Die Bedingungen, die erfüllt sein raüssen, da τη it o'n bestimmtes Signal "1" ist, lassen sich in J'-orii) einer Booleschen Gleichung oder Schal tfimktion (vergl. DIΓΙ AA 300) darstellen. Aus der Booleschen Gleichung oder ßchaltfunktion für den 1-Zustand eines Signals ergibt sich dann für den Fachmann ohne weiteres der gerätetechnische Aufbau eines Schaltwerks oder Schaltnet^es aus sog» "logischen" SchaltgJ iedorn (auch Schaltkreise? r/nannt), z.B. UND-Gliedern, OUEJi-Gl ie'] (;· ¹TJ, ',I])P.) chergli edern um! HI CHT-Gl iedern , mit dessen Hi]Ti= 'j j fifj-es Signal (jRbildet werden kann.

BAD

0 0 9 8 3 7/1612

1549A48

In der eingangs genannten Patentanmeldung ist

die Steuerung und Taktgabe für die Bestimmung, welche v-~ τ'^i Gleitkommazahlen die größere ist, im einzelnen an Hand v~n Z-" it- uric Steuerdiagrammen erläutert. Die vorliegende Erfindung bezeiht sich auf eine ähnliche Anlage unr benutzt ähnliche Steuereinrichtungen, v/eist jedoch verschiedenartig codierte GEN-3-Befehle für Schiebeoperationen auf.

Die Addition oder Subtraktion von Gleitkommazahlen macht es erforderlich, daß die Zahlen richtig aufeinander ausgerichtet sind, d.h. die Exponenten der beiden Gleitkommazahlen müssen gleich sein. TJm die Zahlen auszurichten, werden sie miteinander verglichen, um diejenige mit dem größeren Exponenten

zu bestimren. Die eingangs genannte Patentanmeldung

behandelt diesen Vergleich. Die Mantisse der kleineren Zahl wird nach rechts verschoben, wobei die Anzahl der Plätze, um die diese Mantisse verschoben wird, durch die Differenz zwischen den beiden Exponenten bestimmt ist. Die vorliegende Erfindung bezieht sich auf die Verschiebeoperation. Bei jeder Verschiebung ^ er Mantisse wird der kleinere Exponent um eins erhöht, bis schließlich die Exponenten der beiden Gleitkommazahlen gleich sind. Zur Durchführung einer Addition werfen fl:e Mantissen addiert, wobei die Summe der beiden Gleitkommazahlen -lurch '^r#en gemeinsamen Exponenten und durch die Summe der Mantissen dargestellt wirn. Zur Durchführung einer Subtraktion wird lie Mrrtisse des Subtrahenden von «ier Mantisse des Minuenden subtrnhic-.rt, webe^; ons Ergebnis der Subtraktion ier bei den Gleitkommazahlen durch den gemeinsamen Exponenten um¹ die Differenz !-,wischen den Mantissen dargestellt wird.

Während Any GJ r i 1,1 oniiinrechenoperationen \, i rd die Genauigkeit durch I¹Jm¹!')' ereil <l"V Gloi tkonni'aznhl en optimiert. Die Gleitkommazahlen werfen normalerweise zunächst im Hauptspeicher

009837/1612

in normierter Form gespeichert. Die Ergebnisse der Rechenoperationen mit den Gleitkommazahlen werden vor der Übertragung in den Speicher normiert. Eine Gleitkommazahl wird dadurch normiert, daß ihre Mantisse solange nach links verschoben wird, bis ihr höchstwertiges Bit eine binäre Eins ist. Der Exponent wird dabei für jede Stelle, um die die Mantisse nach links verschoben wird, um eins vermindert.

Gleitkommarechenoperationen werden normalerweise in einem Digitalrechner durch ein Programm oder Unterprogramm mit einer Polge von Befehlen gesteuert. Die dazu benutzten Gleitkommaadditions- und Gleitkommasubtraktions-Unterprogramme, einschließlich des erfindungsgemäßen Befehls, werden im folgenden zusammengefaßt:

Befehls- Befehlswortbezeichnung oktal

GEN-3

45020037

Operation

Die Mantisse der kleineren Gleitkommazahl im.A-Register 21 wird um eine der Exponentendifferenz im Exponentenfeld des A-Registers 21 entsprechenden Anzahl von Stellen nach rechts verschoben. Wenn die Bxponentendifferenz im A-Register 21 größer als 31 ist, wird der nächste Befehl BRU in der Programmfolge ausgeführt. Wenn die Exponentendifferenz im A-Register 21 kleiner als 31 ist, wird die Programmzahl im P-Register 24 um einen zusätzlichen Schritt erhöht und der übernächste Befehl STA ausgeführt.

BAD ORIQ¹NAL

009837/1612

Befehls- Befehlswortbezeichnung oktal

GEN- 3

45040037 Operation

Wenn bei der Addition der beiden Mantissen ein Übertrag auftrat, wird die Mantisse des Ergebnisses um eine Bitstelle nach rechts verschoben und der nächste Befehl ORA ausgeführt. Wenn während der Addition der Mantissen kein Übertrag auftrat, wird die Programmsahl im P-Register 24 um eine zusätzliche eins erhöht und der übernächste Befehl SFP als nächstes ausgeführt.

Pur Subtraktionsunterprogramme wird der folgerte Befehl benutzt:

Subtraktionsunterprogramm

Befehls- Befehlswortbezeichnung oktal

GEN-3

45012037 Operation

Die Ergebnismantisse im A-Register 21 wird solange nach links geschoben, bis die Bitstelle mit der höchsten Wertigkeit im Mantissenfeld (Flipflop A16) eine binäre Eins ist oder bis 31 Verschiebungen vorgenommen worden sind. BeL jeder Verschiebung wird die Zahl im J-Sähler 30 um eins erhöht. Das Komplement der entgültigen Zahl im J-Zähler 30 wird in die Bitatellen 2\ bis 17 des A-Regieters 21 übertragen. Wenn der

009837/1612 BAD

Befehlsbezeichnung

Befehlswortoktal

Operation

Zählerstand im J-Zähler 30 gleich ist, dann wird ein Maßstabsproblem angezeigt, und der nächste Befehl der Befehlsfolge wird ausgeführt, nämlich: "Gehe über zum Pehierunterprogramm'O Andernfalls wird die Programmzahl im P-Register 24 um eine zusätzliche eins erhöht, und der übernächste Befehl der Befehlsfolge als nächster ausgeführte

&EN-5-Befehlswort

Die Operation, die von jedem der mikrocodierten Bits des GEN-3-Befehls gesteuert werden, sinn in Pig. 2 zusammengefaßt und im folgenden dargestellt:

Bit 10

Das Bit 10 des GEN-3-Bef ehlsworts, das vom Ausgangesignal PHO des I-Rogisters 23 dargestellt wird, steuert die Erzeugung von eiriüin der Lchi ebesignale- ASLA und ASRA, um, die Schieberichtung d(,-r Information im A-Regis'ter 21 zu steuern. Wenn das Bit 10 e'rif. binäre Eins ist, erteilt das Signal ASLA den Auftrag und 'lie üchirberi ohtung ist links. Palis das Bit 10 eine binäre Iiull ist, erteilt das signal AoRA den Auftrag und die Schieberichtung erfolgt nach rechts.

Bit 12

JJaο Bit 12 '!es GEN-3-Btjfehlaworts, '\αβ durch -Ina Au£3gan/:ß8ii^rnal P112 dtjfs I-Rogi nters 23 dnr^oGtf 111. '.-/ird, Vf.-rnnlaßt, dnß dio J-ifjTit-i π.'ί' ii'T Gl π i 1. knmnur,\nhl im ΓΊμπΙ i iJiicn fr.· 1 (J .Jcjj A-lic/ji ntora

009837/1612

BAD

21 nach links verschoben und normiert wird. Pur jede B.itstelle, um die die Mantisse im A-Register 21 verschoben wird, wird der J-Zähler 30 um eins weitergeschaltet. Nach Beendigung der Verschiebung enthält der J-Zähler 30 einen Zählerstand, der gleich der Anzahl der Verschiebungen ist, die zur Normierung notwendig waren. Dieser Zählerstand wird anschließend benutzt, um den Exponenten der sich ergebenden Gleitkommazahl zu berichtigen.

Bit 13

Das Bit 13 des GEN-3-Befehlsworts, das durch das Ausgangssignal PH3 des I-Registers 23 dargestellt wird, veranlaßt, daß der Inhalt im Mantissenfeld des A-Registers 21 um eine Anzahl von Bitstellen nach rechts verschoben wird, die durch den Inhalt des Exponentenfeldes des A-Registers 21 bestimmt ist, der im J-Zähler 30 gespeichert ist.

Bit 14

Das Bit 14 des GEN-3-Befehlsworts, das durch das Ausgangesi~ gnal PH4 des I-Registers 23 dargestellt wird, veranlaßt, daß der Inhalt des Mantissenfeldes des A-Registers 21 nach rechts um eine Anzahl von Plätzen verschoben wird, die durch den Inhalt des Exponentenfeldes des A-Registers 21 bestimmt ist, der im JT-Zähler 30 gespeichert ist.

Ausführung des GEN-3-Befehls

Der GEN-3-Befehl dient dazu, die Ausführung der Gleitkommarechenoperationen in der Anlage zu erleichtern

8AD ORIGINAL

009837/1612

GEN-3-Befehl (45020037)

Bei dieser mikrocodierten Version des GEN-3-Befehls ist das Bit 13 eine binäre Eins. Zu Beginn der Befehlsausführung enthält das A-Register 21 die Mantisse der kleineren Gleitkommazahl und die Exponentendifferenz, die sich aus der Subtraktion des kleineren Exponenten vom größeren Exponenten ergibt. Unter Bezugnahme auf das Zeitdiagramm der Fig. 3 wird das GEN-3-Befehlswort vom Speicher zum I-Register 23 während des Reihenfolgesteuerzustands 1 übertragen. Zusätzlich erteilt zum Zeitpunkt TCT3 des Reihenfolgesteuerzustands 1 das Signal JCLR den Auftrag zum Löschen des J-Zählers 30.Das Signal JNAJ erteilt zur Zeit TLPS des Reihenfolgesteuerzustands 1 den Auftrag, das Komplement des Exponenten im Exponentenfeld des A-Registers 21 zum J-Zähler 30 zu übertragen, Fach der Beendigung des Reihenfolgest euer zus tan-* des 1 und unter der Annahme, daß keine Indexmodifizierung im Reihenfolgesteuerzustand 2 notwendig ist, geht die Anlage direkt zum Reihenfolgesteuerzustand 4 über, der durch das Signal SC4A Im Zeitdiagramm der Fig. 3 dargestellt ist. Hierbei wird die Ausführung des GEN-3-Befehls beendet.

Die Signale UPAU und UENO erscheinen zum Beginn des Reihenfolgesteuerzustandes 4, um am Ausgang des Paralleladdierwerks 20 das Weiterechalten der Programmzahl vorzusehen. Da die Programmzahl bereits während des Reihenfolgesteuerzuetandee 1 in normaler Weise um eins weitergeschaltet wurde, etellt der Ausgang des" Paralleladdierwerks 20 die Adresse des übernächsten Befehls in der Programmreihenfolge dar und wird dazu benutzt, beim Auftreten einer vorbestimmten Bedingung, einen Programinsprung zu veranlassen. Bei dieser Vereion des GEN-3-Befehls handelt es eich beider vorbestimmten Bedingung um den Zustand des Bits 22 des A-Registere 21, Wenn das Bit 22 des Exponentenfeldes des A-Registers 21 eine binäre

BAD ORiGiNAL

009837/1612

Null ist, veranlaßt das Signal PAUP, die inkrementierte Programmzahl am Ausgang des Paralleladdierwerks 20 zum P-Register 24 zu übertragen, um einen Sprung zum übernächsten Befehl nach Beendigung der Ausführung des' GEN-3-Befehls zu veranlassen. Wenn das Bit 22 des Exponentenfeldes des A-Registers 21 eine binäre Eins ist, die anzeigt, daß die Mantisse aus dem A-Register 21 herausgeschoben wird und daß daher ein Maßstabsproblem auftritt, wird der nächste Programmbefehl der Folge nach Beendigung der Ausführung des GEN-3-Befehls durchgeführt.

Das Signal ACLR veranlaßt, daß das Exponenten- und Vorzeichenfeld des A-Registers 21 gelöscht wird. Da das Bit 10 des GEN-3-Befehls eine binäre Null ist, veranlassen eine Folge von ASRA-Signalen, das Mantissenfeld im A-Register nach rechts zu verschieben. Während dieser Verschiebung nach rechts werden die binären Nullen in das Flipflop A23 des Α-Registers geschoben. Jedesmal, wenn das Signal ASRA auftritt, um das Mantissenfeld des A-Registers 21 um eine Bitstelle nach rechts zu verschieben, bewirkt das Signal JINC, daß der Zählerstand im J-Zähler 30 inkrementiert wird. Sobald der Zählerstand im J-Zähler 30 den Wert 31 erreicht hat, was bedeutet, daß das Mantissenfeld im A-Register 21 um die durch das Exponentenfeld bestimmte Anzahl von Stellen nach rechts verschoben worden ist, das zum J-Zähler 30 übertragen worden ist, werden die Signale ASRA und JINC unterdrückt und die Befehlsaueführung ist beendet.

GEN-3-Befehl (45040037) .

Bei dieser Version des GEN-3-Befehls ist das Bit 14 des Befehlsworts eine binäre Eins. Die Übertragung des GEN-3-Befehlsworts vom Speicher zum I-Register 23 und die normale Incrementation der Prograromzahl im P-Register 24 findet in

009837/1612

der vorn beschriebenen Weise statt. Das Signal JCLR erscheint, um den J-Zähler 30 zu löschen, und das Signal JMAJ erscheint zur Zeit TLPS des Reihenfolgesteuerzustandes 1, um das Komplement des Inhalts des Exponentenfeldes des A-Registers zum J-Zähler 30 zu übertragen. An dieser Stelle im Gleitkomma-Unterprogramm sind die Bitstellen 18 bis 22 des Exponentenfeldes binäre Nullen, und das Bit 17 kann entweder eine binäre Eins oder eine binäre Null sein, und zwar in Abhängigkeit davon, ob ein Übertrag während der Addition der Mantissen der beiden Gleitkommazahlen während der Ausübung des vorangegangenen Befehls auftrat, wenn das Bit 17 im Exponentenfeld im A-Register 21 eine binäre- Null ist, dann erteilt das Signal ASRA nicht den Auftrag, das Mantissenfeld des A-Registers 21 nach rechts zu schieben, und das Signal PAUL veranlaßt, die inkrementierte Pro.grammzahl vom Paralleladdierwerk 22 zum P-Register 24 zu übertragen. Das System führt dann als nächstes den übernächsten Befehl in der Programmfolge aus. Wenn das Bit 17 im Exponentenfeld des A-Registers 21 eine binäre Eins ist, dann veranlaßt das Komplement des Exponentenfeldes im J-Zähler 30, daß die Signale ASRA und JINC einmal den Auftrag erteilen, den Inhalt des A-Registers 21 um eine Bitstelle nach rechts zu verschieben. Während dieser Verschiebung nach rechts wird eine binäre Null in das Flipflop A23 des A-Registers 21 geschoben. Das Signal PAUL erteilt keinen Auftrag und nach Beendigung der Ausführung des GEN-3-Befehle führt das System den übernächsten Befehl der Befehlsfolge aus. Die beiden Programmausgänge liefern daher ein Mittel zur Peststellung, ob während der Mantissenmanipulation dieses Befehls ein Übertrag aus dem Mantissenfeld auftrat.

BAD ORIGINAL

009837/1612

GEN-3-Befehl (43012037)

Bei dieser mikroeodierten Version des GEN—3-Befehls sind die Bits 10 und 12 binäre Einsen. Der Übertrag des GEN-3-Befehlsworts vom Speicher zum I-Register 23 geschieht in der gleichen Weise, wie es bereits beschrieben wurde. Während des Reihenfolgesteuerzustandes 1 wird der J-Zähler 20 durch das Signal JCLR gelöscht. Das Signal ACLR erteilt während des Reihenfolgest euer zustand es 4 den Auftrag, das Exponenten- und Vorzeichenfeld des A-Registers 21 zu löschen. Das Bit 10 des GEN-3-Befehlsworts veranlaßt, daß das Schiebesignal ASLA den Auftrag erteilt, bei jedem auftretenden Schiebesignal ASLA den Inhalt des Mantissenfeldes des A-Registers 21 uiik eine Bitstelle nach links zu verschieben. Während dieser Verschiebung nach links werden die binären Nullen in das Flipflop AOO des A-Registers 21 geschoben. Bei jedem auftretenden Schiebesignal ASLA gibt das Signal JINC den Auftrag,.die Zahl im J-Zähler 30 zu inkrementieren, so daß die Zahl im J-Zähler 30 der Anzahl der Bitstellen entspricht, um die der Inhalt des Mantissenfeldes des A-Registers 21 verschoben wurde. Die Signale ASLA und JINC erteilen weiterhin Aufträge, bis das Bit 16 des Mantissenfeldes des A-Registers 21 eine binäre Eins ist, dil%eigt, daß die Mantisse im A-Register 21 normiert ist, oder bis die Zahl im J-Zähler 30 den Wert 31 erreicht. Im letzten Fall liegt ein Maßstabsproblem vor, und das System führt den nächsten Befehl der Programmreihenfolge aue. Wenn das Verschieben und die Inkrementation in Folge der Normierung beeifndet ist, wird die inkrementierte Programmzahl am Ausgang dee Paralleladdierwerks 20 aufgrund dee Signals PAUL zur Zeit TLPS dee Reihenfolgeeteuerzustands 4 zum P-Regißter 24 übertragen. Dadurch führt die Anlage den übernächsten Befehl in der Programmfolge aus. Die beiden Ausgänge (P+1 oder P+2) liefern daher ein Mittel zur Bestimmung, ob die Normierung innerhalb von 31 Verschiebungen

009837/1612 *^D °™<*nal

1549U8

ausgeführt wurde.

Während des Heihenfolgesteuerzustand 1 des dem G-EN-3-Befehl folgenden Befehls, erteilt das Signal AJ2TA den Auftrag, das Komplement des Zählerstandes im J-Zähler 30 zum Exponentenfeld des A-Reglsters 21 zu übertragen. Diese Zahl im Exponentenfeld des A-Registers 21 wird später dazu "benutzt, um den Exponent der sich ergebenden Gleitkommazahl zu berichttigen.

BAD ORIGINAL

009837/1612

Claims (6)

Patentansprüche

1. Einrichtung zur Verarbeitung von Gleitkommazahlen in einer Datenverarbeitungsanlag mit einem zum Speichern einer Gleitkommazahl dienenden Register, in dem in einem ersten Teil ein Exponent und in einem zweiten Teil eine Mantisse gespeichert ist, und mit einer Befehlseinrichtung, die ein Befehlssignal liefert, das für eine Schiebeoperation dient, dadurch gekennzeichnet , daß eine Schiebeeinrichtung aufgrund des Befehlssignals der Befehlseinrichtung die Mantisse im zweiten Teil des Registers durch aufeinanderfolgende Bitstellen schiebt, und daß eine Steuereinrichtung aufgrund des Exponenten im ersten Teil des Registers die Schiebeeinrichtung veranlaßt, die Mantisse im zweiten Teil des Registers durch Bitstellen zu schieben, deren Anzahl dem Exponentenwert entspricht.

2. Einrichtung nach Anspruch 1 mit einem Signalgenerator, der aufgrund des Befehlssignals der Befehlseinrichtung eine Folge von Schiebeimpulsen erzeugt, dadurch gekennzeichnet , daß die Schiebeeinrichtung aufgrund der Schiebesignale des Signalgenerators veranlaßt, die Mantisse in der zweiten Speicherplatzgruppe des Registers bei jedem Schiebeaignal um einen Speicherplatz zu verschieben, daß eine übertragungseinrichtung aufgrund des Befehlssignals der Befehlaeinrichtung eine Darstellung des Exponenten in der ersten Speicherplatzgruppe des Registers zu einer Zähleinrichtung überträgt, daß eine Einrichtung, die auf jedes Schiebesignal des Signalgenerators anspricht, die Zahl in der mit dem Signalgenerator verbundenen Zähleinrichtung modifiziert, und daß die Zähleinrichtung beim Erreichen eines vorbestimmten Zählerstandes den Signalgenerator veranlaßt, dit Erzeugung der Schiebesignale einzustellen. 00 9837/1812

BAD ORIGINAL

3. Einrichtung nach. Anspruch 1, dadurch gekennzeichnet , daß Steuereinrichtungen zur Steuerung der Schiebeweglänge für den zweiten Teil der Zahl im zweiten Teil des Registers auf den ersten Teil der Zahl im ersten Teil des Registers ansprechen, wobei die Schiebeweglänge demjenigen Wert entspricht, der durch den ersten Teil der Zahl im ersten Teil des Registers dargestellt ist.

4. Einrichtung nach Anspruch 1,dadurch gekennzeichnet , daß zum Zählen einer Anzahl von Speicherplätzen, durch die die Informationseinheit in der zweiten Speicherplatzgruppe geschoben ist, eine Zähleinrichtung auf die Schiebeeinrichtung anspricht, und daß Übertragungseinrichtungen die Zahl dieser Zähleinrichtungen- zur ersten Speicherplatzgruppe des Registers übertragen.

5. Einrichtung nach Anspruch 4,dadurch gekennzeichnet , daß die Schiebeeinrichtung die Informationseinheit in der zweiten Speicherplatzgruppe des Registers so lange durch aufeinanderfolgende Speicherplätze verschiebt, bis eine Informationsdarstellung dieser Informationseinheit entweder in den höchstwertigen oder niedrigstwertigen Speicherplätzen dieser zweiten Gruppe gespeichert ist, wobei die Zähleinrichtung die Anzahl der Speicherplätze zählt, um die die Informationseinheit verschoben ist.

6. Einrichtung nach Anspruch 5 _t dadurch ge kennzeichnet , daß die Mantisse in der zweiten Speicherplatzgruppe dee Registers so lange durch aufeinanderfolgende Bitstellen des Registers geschoben wird, bis eine vorgegebene Binärziffer In einem ausgewählten Speicherplatz mit der höchsten bzw. niedrigsten Stellenwertigkeit steht.

0 0 9 8 3 7/1612 bad original

Le e rs e i te