DE1539870C3 - Verfahren zum Herstellen eines Planartransistors - Google Patents

Verfahren zum Herstellen eines Planartransistors

Info

Publication number
DE1539870C3
DE1539870C3 DE19661539870 DE1539870A DE1539870C3 DE 1539870 C3 DE1539870 C3 DE 1539870C3 DE 19661539870 DE19661539870 DE 19661539870 DE 1539870 A DE1539870 A DE 1539870A DE 1539870 C3 DE1539870 C3 DE 1539870C3
Authority
DE
Germany
Prior art keywords
zone
emitter
diffusion
base
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19661539870
Other languages
English (en)
Inventor
Harald 7803 Gundelfingen Schilling
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Application granted granted Critical
Publication of DE1539870C3 publication Critical patent/DE1539870C3/de
Expired legal-status Critical Current

Links

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Planartransistors mit einer linearisierten Stromverstärkungsabhängigkeit über dem Kollektorstrom, wobei die Diffusionen der Basis- und Emitterzone durch öffnung in einer Diffusionsmaske auf der Halbleiteroberfläche erfolgen.
Der vorliegenden Erfindung liegt die Aufgabenstellung zugrunde, Planartransistoren mit linearisierter Stromverstärkung über einen relativ weiten Bereich des Kollektorstromes von etwa drei Größenordnungen und innerhalb eines Bereiches bis zu Wechselstromsignalen von mehreren 10 MHz herzustellen.
Das Verfahren der vorliegenden Erfindung geht von der Feststellung aus, daß eine Parallelschaltung von zwei Transistoren mit unterschiedlicher Basisdicke eine Anordnung mit linearisierter Stromverstärkung über einen größeren Strombereich ergibt, wenn das Maximum der Stromverstärkung bei unterschiedlichen Werten liegt. Es hat sich ergeben, daß ein Transistor mit einem Stromverstärkungsmaximum bei relativ kleinen Strömen mit relativ dünner Basiszone und einem kurzen Emitterumfang ausgebildet werden muß. Durch besondere Dimensionierung der Basiszonendicken und Emitterrandlängen der beiden parallel zu schaltenden Transistoren ergibt sich somit die Möglichkeit, die Stromabhängigkeit der Stromverstärkung über größere Kollektorstrombereiche zu linearisieren. Eine Linearisierung des Stromverstär-
ao kungsfaktors bei Leistungstransistoren hat beispielsweise bei größerer Aussteuerung den Vorteil eines geringen Klirrfaktors.
Die vorliegende Erfindung geht unter anderem von der Erkenntnis aus, daß die erwünschte Linearisierung des Stromverstärkungsfaktors bereits durch eine Planartransistorstruktur mit abgestufter Dicke der Basiszone erreicht werden kann.
In Anlehnung an das bekannte Verfahren der deutschen Auslegeschrift 1 197 548 wird ein Planartransistör mit einer linearisierten Stromverstärkungsabhängigkeit über dem Kollektorstrom erfindungsgemäß dadurch erhalten, daß entweder die Emitterzone oder die Basiszone abgestuft derart in den Halbleiterkörper diffundiert wird, daß eine Basiszone mit abgestufter Dicke unter der Emitterzone entsteht.
Das Verfahren nach der Erfindung wird im folgenden an Hand der Zeichnung erläutert. Die F i g. 1 bis 3 der Zeichnung zeigen den Querschnitt durch die Emitterzone einer Emitterstruktur mit der anschließenden Zonenfolge. Die dargestellten Emitterzonen können beispielsweise Teil einer kammförmigen Emitterstruktur sein, die in eine ebenfalls kammförmig ausgebildete Basisstruktur eingesetzt ist. Die Emitterstruktur kann selbstverständlich jede der bekannten Geometrien aufweisen.
Das Verfahren der vorliegenden Erfindung wird im folgenden an Hand der Fig. 1 bis 3 erläutert, in denen die wesentlichen Arbeitsgänge dargestellt sind. Nach einer Diffusion der Basiszone 2 in einem plattenförmigen Silicium-Halbleiterkörper 1 durch eine Siliciumoxidmaske auf der Halbleiteroberfläche wird gemäß Fig. 1A auf der Halbleiteroberfläche eine erste Diffusionsmaske 3 mit einer der Teilzone am engeren Teil der Basiszone des fertigen Transistors entspre-
chenden öffnung aufgebracht. Zur Herstellung der Diffusionsmasken wird das bekannte photolithographische Verfahren zum Herstellen eines ätzbeständigen Lacküberzuges mit Durchbrüchen an Stellen der zu entfernenden Oxidschicht angewandt. Nachdem in
der Oxidschicht die öffnung 4 hergestellt worden ist, wird die gesamte Halbleiterplatte einer thermischen Oxydation unterworfen. Da das Halbleitermaterial in der öffnung 4 schneller oxydiert als unter der Maske 3, ergibt sich nach Entfernung des Oxides un-
ter der öffnung 4 in der Halbleiteroberfläche eine Vertiefung. Deren Abmessungen können sehr genau eingehalten werden, da der Oxydationsprozeß über Zeit und Temperatur sehr genau gesteuert werden
kann. Das hier geschilderte Verfahren zum Herstellen von Vertiefungen bestimmter Geometrie kann im Bedarfsfalle noch mehrmals wiederholt werden, wenn eine größere Tiefe verlangt wird und das Wachsen der Oxidschicht mit wachsender Dicke zu stark verlangsamt ist.
Wird eine in der Dicke stärker abgestufte Basiszone unter der Emitterzone gewünscht, so kann an Stelle der Abtragung des Halbleitermaterials durch Oxydation und Atzung der Oxidschicht, wie an Hand der Fig. 2 erläutert, eine chemische Ätzung durchgeführt werden. Zu diesem Zwecke wird gemäß Fig. 2 A wie bei F i g. 1A verfahren und gemäß F i g. 2 B das Halbleitermaterial in der öffnung 4 durch eine chemische Ätzung abgetragen. Zu diesem Zwecke muß ein Ätzmittel verwendet werden, was zwar das Halbeitermaterial, nicht aber das Material der Diffusionsmaske angreift. Wird ein Halbleiterkörper aus Silicium und, wie allgemein üblich, eine Diffusionsmaske aus Siliciumoxid verwendet, so kann zu diesem Zwecke ein Ätzmittel aus Fluß- und Salpetersäure verwendet werden, welches diesen. Anforderungen genügt.
Nach Abtragen des Halbleitermaterials an der Stelle der gewünschten Basisverengung wird gemäß den Fig. IC und 2C die Diffusionsmaske 8 hergestellt. Der Rand 6 der öffnung in dieser Diffusionsmaske entspricht der Berandung der erwünschten Emitterstruktur. Daraufhin erfolgt in bekannter Weise die Diffusion der Emitterzone 7. Durch die vor der Emitterdiffusion hergestellte Vertiefung in der Halbleiteroberfläche wird, wie aus den Fig. 1 und 2 ersichtlich, unter der Emitterzone eine Basiszone mit abgestufter Dicke erhalten.
Eine Abwandlung des oben beschriebenen Verfahrens wird nun an Hand der Fig. 3 erläutert. Dabei wird nicht, wie oben beschrieben, die Emitterzone abgestuft in den Halbleiterkörper diffundiert, sondern die Basiszone. Zunächst wird gemäß F i g. 3 A auf dem Halbleiterkörper 1 eine Diffusionsmaske 8 für die Basisdiffusion aufgebracht, die an der Stelle der erwünschten Verengung 10 der Basiszone einen maskierenden Schichtteil 9 aufweist. Gemäß Fig. 3 B wird dann in einem ersten Diffusionsprozeß ein Basiszonenteil 11 diffundiert. Danach wird gemäß Fig. 3 C der maskierende Schichtteil 9 entfernt und die Basiszone 10 mit einem abgestuften Verlauf hergestellt. Wird diese Diffusion in oxydierender Atmosphäre durchgeführt, dann ergibt sich auf der Halbleiteroberfläche eine geschlossene Oxidschicht mit dem Teil 12 innerhalb der Berandung 8 der ursprünglichen Diffusionsmaske, deren Dicke etwas zugenommen hat. Schließlich wird gemäß F i g. 3 D durch Freilegung der Halbleiteroberfläche innerhalb der Berandung 13 entsprechend der Geometrie der Emitterzone eine zweite Diffusionsmaske hergestellt und die Emitterzone 7 diffundiert. Wie ersichtlich wird ebenfalls hier eine Basiszone mit abgestufter Dicke unter der Emitterzone erhalten.
Bei den an Hand der Fig. 1 bis 3 geschilderten Ausführungsbeispielen ist die abgestufte Basiszone symmetrisch unter der Emitterzone angeordnet. Die Basiszone kann jedoch auch unsymmetrisch zur Emitterzone unter dieser, beispielsweise an ihrem Rand, abgestuft werden.
Das Verfahren nach der vorliegenden Erfindung ermöglicht die Herstellung von Planartransistoren mit abgestufter Dicke der Basiszonen, unter den Emitterzonen, wobei — was von besonderer Bedeutung ist die Emitterzonen über ihre gesamte Fläche eine gleichmäßige Dicke und Dotierungskonzentration aufweisen. Dadurch wird erreicht, daß die Dotierungskonzentration im Emitter über die gesamte Fläehe der Emitterzonen, insbesondere am dünneren Basiszonenteil, hoch ist.
Bei den nach dem Verfahren der vorliegenden Erfindung hergestellten Transistoren wird der Stromeinschnüreffekt der inneren Basiszone zur Linearisierung
ίο der Stromverstärkungsabhängigkeit ausgenutzt. Bekanntlich zeigen die Emitterzonen von Transistoren mit dünnen Basiszonen den Effekt, daß die Emitterzonen praktisch nur am Rande Minoritäten in die Basiszone injizieren. Aus diesem Grunde wird bekannt-Hch bei Leistungstransistoren eine möglichst große Randlänge der Emitterzonen angestrebt, was beispielsweise durch kammförmige Emitterzonengeometrien erreicht wird. Durch das Verfahren der vorliegenden Erfindung wird aber durch Einbau eines
ao relativ dünnen Basiszonenteils erzwungen, daß dort bei sehr kleinen Kollektorströmen eine Minoritäteninjektion in dem beispielsweise vom Emitterzonenrand entfernt liegenden Basiszonenteil beginnt. Der Emitterzonenteil des Transistors am dünneren Basis-
»5 zonenteil zeigt deshalb schon bei sehr kleinen Kollektorströmen eine höhere Verstärkung, als der dickere Basiszonenteil sie liefern würde. Die Verstärkung erreicht erst bei höheren Kollektorströmen ihr Maximum, wenn der dünnere Basiszonenteil strommäßig abgeschnürt ist. Der Emitterzonenteil am dickeren Basiszonenteil übernimmt erst oberhalb eines mittleren Kollektorstromes den Hauptteil des Kollektorstromes.
Bei einem Ausführungsbeispiel gemäß der Fig. 1 bzw. 2 wurde der Kollektor-Basis-Übergang 5,7 μΐη in die Oberfläche des Halbleiterkörpers eindiffundiert. Nach Herstellung einer Vertiefung von 0,6 μΐη innerhalb des Flächenbereichs der an der Oberfläche angeordneten Basiszone wurde um diese Vertiefung eine Emitterzone diffundiert, die unter der Vertiefung eine Basiszonendicke von 0,9 μΐη und neben der Vertiefung entsprechend deren Tiefe eine Basiszonendicke von 1,5 μΐη ergab. Die Stromabhängigkeit des Stromverstärkungsfaktors bei Gleichstrom bzw. niedrigen Frequenzen und einer Spannung UCE = 10 V zwischen Emitter und Kollektor dreier Exemplare veranschaulichen die Kurven 103 der Fig. 4. Die Kurven 102 entsprechen Transistoren, bei denen keine Vertiefung vor der Emitterdiffusion hergestellt wurde, die sonst aber die gleichen Geometrien aufwiesen. Die Kurve 101 der Fig. 4 entspricht einem Exemplar mit einer mittleren Vertiefung von 0,3 μιη. Aus der F i g. 4 ist deutlich ersichtlich, daß die Stromverstärkungsabhängigkeit der Stromverstärkung B vom Kollektorstrom Ic durch das Verfahren der vorliegenden Erfindung erheblich verbessert werden kann. Bei den Ausführungsbeispielen wurde nichtepitaxiales Halbleitermaterial verwendet. Aus diesem Grunde fällt der Stromverstärkungsfaktor gemäß der Fig. 4 bereits oberhalb 40OmA ab. Eine Verbesserung des Hochstromverhaltens kann dadurch erzielt werden, daß die Basis- und Emitterzone in eine epitaktisch erzeugte hochohmige Oberflächenschicht auf einem niederohmigen Grundkörper diffundiert werden.
Eine bessere Linearisierung der Stromverstärkungsabhängigkeit kann durch eine mehrmalige Abstufung der Basiszonendicke erreicht werden. Es liegt
daher im Rahmen der vorliegenden Erfindung, durch Verwendung von mehr als zwei Diffusionsmasken entweder die Emitterzone oder die Basiszone zu diesem Zwecke mehr als einmal abzustufen.
Die Fig. 5 veranschaulicht die überraschende Tatsache, daß durch das Verfahren nach der Erfindung nicht nur eine Linearisierung der Stromverstärkung bei Gleichstrom bzw. niedrigen Frequenzen (Fig. 4), sondern auch noch bei höheren Frequenzen — beispielsweise 20 MHz — erzielt wird. Die Geometrien
der Transistoren entsprechen denjenigen, deren Stromabhängigkeiten bei Gleichstrom bzw. niedrigen Frequenzen in der Fig. 4 aufgetragen sind. Demzufolge entspncht die Kurve 103' einem Transistor mit einem Emitter an einer Vertiefung von 0,6 μΐη, die Kurve 101' einem solchen mit einer Vertiefung von 0,3 μηι, aber sonst gleicher Geometrie, und die Kurve 102' einem normalen Transistor, dessen Herstellung nicht nach dem Verfahren der vorliegenden Erfindung erfolgte.
Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen eines Planartransistors mit einer linearisierten Stromverstärkungsabhängigkeit über dem Kollektorstrom, wobei die Diffusionen der Basis- und Emitterzone durch öffnungen in Diffusionsmasken auf der Halbleiteroberfläche erfolgen, dadurch gekennzeichnet, daß entweder die Emitterzone oder die Basiszone abgestuft derart in den Halbleiterkörper diffundiert wird, daß eine Basiszone mit abgestufter Dicke unter der Emitterzone entsteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach Diffusion der Basiszone zur Diffusion einer abgestuften Emitterzone eine Teilzone der Emitterzone unter Verwendung einer Oxidmaske mit einer der Teilzone am engeren Teil der Basiszone entsprechenden öffnung auf den Halbleiterkörper aufgebracht wird, daß danach das Halbleitermaterial innerhalb der öffnung abgetragen wird und daß schließlich die Diffusionsmaske durch Erweiterung der ersten öffnung zur endgültigen Fläche der Emitterzone hergestellt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitermaterial innerhalb der öffnung in der Oxidmaske durch Oxydation und Entfernung des Halbleiteroxides in der öffnung abgetragen wird.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitermaterial innerhalb der öffnung in der Oxidmaske durch Ätzen abgetragen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Halbleitermaterial Silicium verwendet wird, daß die Oxidmaske aus Siliciumoxid besteht und das Halbleitermaterial durch chemisches Ätzen mittels eines Ätzmittels aus Fluß- und Salpetersäure abgetragen wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor der Emitterdiffusion zunächst eine Teilzone der Basiszone durch eine öffnung in einer ersten Diffusionsmaske mit einem maskierenden Schichtteil innerhalb eines Teilbereichs der zu diffundierenden Emitterzone an der Stelle der erwünschten Verengung der Basiszone diffundiert wird und daß anschließend die Basiszone mittels Diffusion durch die öffnung in einer zweiten Diffusionsmaske ohne den maskierenden Schichtteil erweitert wird.
7. Anwendung eines nach Ansprüchen 1 bis 6 hergestellten Planartransistors zur verzerrungsarmen Leistungsverstärkung von Wechselstromsignalen.
DE19661539870 1966-09-26 1966-09-26 Verfahren zum Herstellen eines Planartransistors Expired DE1539870C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DED0051171 1966-09-26

Publications (1)

Publication Number Publication Date
DE1539870C3 true DE1539870C3 (de) 1977-12-29

Family

ID=

Similar Documents

Publication Publication Date Title
DE2946963A1 (de) Schnelle bipolare transistoren
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0028786B1 (de) Ionenimplantationsverfahren
DE1539870C3 (de) Verfahren zum Herstellen eines Planartransistors
DE2055693A1 (de) Elektromechanisches Halbleiter Wandlerelement
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE1539870B2 (de) Verfahren zum herstellen eines planartransistors
DE1439758B2 (de) Verfahren zur herstellung von transistoren
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE2107671A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE1614691A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen nach der Planartechnik unter Verwendung von Bor als Dotierungsmaterial
DE2139631A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE1589696C3 (de) Halbleiterbauelement, insbesondere Flächentransistor
DE1293899C2 (de) Planar- oder Mesatransistor und Verfahren zur Herstellung des Planartransistors
DE2748401A1 (de) Halbleiteranordnung
DE2710878A1 (de) Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
DE2409239C3 (de) Verfahren zum Herstellen von Kapazitätsvariationsdioden
DE1439618C3 (de) Verfahren zum Herstellen einer Halbleiterdiode oder eines Transistors
DE2634618A1 (de) Mesatransistor mit einem kollektorkoerper
DE1789016C3 (de) Schalttransistor und Verfahren zu seiner Herstellung
DE2711657C2 (de) Planardiffusionsverfahren mit mindestens zwei aufeinanderfolgenden Diffusionsprozessen
DE1564106A1 (de) Verfahren zum Herstellen eines Feldeffekttransistorelementes
DE1283400B (de) Verfahren zum Herstellen einer Vielzahl von Siliciumplanartransistoren