DE1539870C3 - Method for manufacturing a planar transistor - Google Patents
Method for manufacturing a planar transistorInfo
- Publication number
- DE1539870C3 DE1539870C3 DE19661539870 DE1539870A DE1539870C3 DE 1539870 C3 DE1539870 C3 DE 1539870C3 DE 19661539870 DE19661539870 DE 19661539870 DE 1539870 A DE1539870 A DE 1539870A DE 1539870 C3 DE1539870 C3 DE 1539870C3
- Authority
- DE
- Germany
- Prior art keywords
- zone
- emitter
- diffusion
- base
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000000873 masking Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 230000000875 corresponding Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N HF Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002517 constrictor effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000000051 modifying Effects 0.000 description 1
- 230000001590 oxidative Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Description
Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Planartransistors mit einer linearisierten Stromverstärkungsabhängigkeit über dem Kollektorstrom, wobei die Diffusionen der Basis- und Emitterzone durch öffnung in einer Diffusionsmaske auf der Halbleiteroberfläche erfolgen.The present invention relates to a method for manufacturing a planar transistor with a linearized one Current gain dependence on the collector current, the diffusions being the base and Emitter zone take place through opening in a diffusion mask on the semiconductor surface.
Der vorliegenden Erfindung liegt die Aufgabenstellung zugrunde, Planartransistoren mit linearisierter Stromverstärkung über einen relativ weiten Bereich des Kollektorstromes von etwa drei Größenordnungen und innerhalb eines Bereiches bis zu Wechselstromsignalen von mehreren 10 MHz herzustellen. The present invention is based on the object of providing planar transistors with linearized Current amplification over a relatively wide range of the collector current of about three orders of magnitude and within a range up to several tens of MHz of ac signals.
Das Verfahren der vorliegenden Erfindung geht von der Feststellung aus, daß eine Parallelschaltung von zwei Transistoren mit unterschiedlicher Basisdicke eine Anordnung mit linearisierter Stromverstärkung über einen größeren Strombereich ergibt, wenn das Maximum der Stromverstärkung bei unterschiedlichen Werten liegt. Es hat sich ergeben, daß ein Transistor mit einem Stromverstärkungsmaximum bei relativ kleinen Strömen mit relativ dünner Basiszone und einem kurzen Emitterumfang ausgebildet werden muß. Durch besondere Dimensionierung der Basiszonendicken und Emitterrandlängen der beiden parallel zu schaltenden Transistoren ergibt sich somit die Möglichkeit, die Stromabhängigkeit der Stromverstärkung über größere Kollektorstrombereiche zu linearisieren. Eine Linearisierung des Stromverstär-The method of the present invention is based on the determination that a parallel connection of two transistors with different base thicknesses an arrangement with linearized current amplification Over a larger current range results when the maximum of the current gain at different Values. It has been found that a transistor with a current gain maximum formed with relatively small currents with a relatively thin base zone and a short emitter circumference must become. Due to the special dimensioning of the base zone thicknesses and emitter edge lengths of the two Transistors that are to be connected in parallel thus result in the possibility of reducing the current dependency of the current gain to linearize over larger collector current ranges. A linearization of the current amplifier
ao kungsfaktors bei Leistungstransistoren hat beispielsweise bei größerer Aussteuerung den Vorteil eines geringen Klirrfaktors.ao factor in power transistors, for example, has the advantage of a low level with a larger modulation Distortion factor.
Die vorliegende Erfindung geht unter anderem von der Erkenntnis aus, daß die erwünschte Linearisierung des Stromverstärkungsfaktors bereits durch eine Planartransistorstruktur mit abgestufter Dicke der Basiszone erreicht werden kann.The present invention is based, inter alia, on the knowledge that the desired linearization the current amplification factor already through a planar transistor structure with a graduated thickness of the Base zone can be reached.
In Anlehnung an das bekannte Verfahren der deutschen Auslegeschrift 1 197 548 wird ein Planartransistör mit einer linearisierten Stromverstärkungsabhängigkeit über dem Kollektorstrom erfindungsgemäß dadurch erhalten, daß entweder die Emitterzone oder die Basiszone abgestuft derart in den Halbleiterkörper diffundiert wird, daß eine Basiszone mit abgestufter Dicke unter der Emitterzone entsteht.Based on the well-known method of the German Auslegeschrift 1 197 548 is a planar transistor with a linearized current gain dependence obtained over the collector current according to the invention in that either the emitter zone or the base zone is diffused into the semiconductor body in a stepped manner in such a way that a base zone with a stepped Thickness under the emitter zone arises.
Das Verfahren nach der Erfindung wird im folgenden an Hand der Zeichnung erläutert. Die F i g. 1 bis 3 der Zeichnung zeigen den Querschnitt durch die Emitterzone einer Emitterstruktur mit der anschließenden Zonenfolge. Die dargestellten Emitterzonen können beispielsweise Teil einer kammförmigen Emitterstruktur sein, die in eine ebenfalls kammförmig ausgebildete Basisstruktur eingesetzt ist. Die Emitterstruktur kann selbstverständlich jede der bekannten Geometrien aufweisen.The method according to the invention is explained below with reference to the drawing. The F i g. 1 to 3 of the drawing show the cross section through the emitter zone of an emitter structure with the adjoining one Zone sequence. The emitter zones shown can, for example, be part of a comb-shaped one Be an emitter structure which is inserted into a base structure which is also designed in a comb-shape. the The emitter structure can of course have any of the known geometries.
Das Verfahren der vorliegenden Erfindung wird im folgenden an Hand der Fig. 1 bis 3 erläutert, in denen die wesentlichen Arbeitsgänge dargestellt sind. Nach einer Diffusion der Basiszone 2 in einem plattenförmigen Silicium-Halbleiterkörper 1 durch eine Siliciumoxidmaske auf der Halbleiteroberfläche wird gemäß Fig. 1A auf der Halbleiteroberfläche eine erste Diffusionsmaske 3 mit einer der Teilzone am engeren Teil der Basiszone des fertigen Transistors entspre-The method of the present invention is explained below with reference to FIGS. 1 to 3, in which the main work processes are shown. After a diffusion of the base zone 2 in a plate-shaped Silicon semiconductor body 1 through a silicon oxide mask on the semiconductor surface is according to 1A shows a first diffusion mask 3 on the semiconductor surface with one of the sub-zones on the narrower side Part of the base zone of the finished transistor corresponds to
chenden öffnung aufgebracht. Zur Herstellung der Diffusionsmasken wird das bekannte photolithographische Verfahren zum Herstellen eines ätzbeständigen Lacküberzuges mit Durchbrüchen an Stellen der zu entfernenden Oxidschicht angewandt. Nachdem incorresponding opening applied. To produce the diffusion masks, the known photolithographic Process for the production of an etch-resistant lacquer coating with breakthroughs in places of the to be removed oxide layer applied. After in
der Oxidschicht die öffnung 4 hergestellt worden ist, wird die gesamte Halbleiterplatte einer thermischen Oxydation unterworfen. Da das Halbleitermaterial in der öffnung 4 schneller oxydiert als unter der Maske 3, ergibt sich nach Entfernung des Oxides un-the opening 4 has been made of the oxide layer, the entire semiconductor plate is subjected to thermal oxidation. Since the semiconductor material is in the opening 4 is oxidized more quickly than under the mask 3, after removal of the oxide there is un-
ter der öffnung 4 in der Halbleiteroberfläche eine Vertiefung. Deren Abmessungen können sehr genau eingehalten werden, da der Oxydationsprozeß über Zeit und Temperatur sehr genau gesteuert werdenTer the opening 4 in the semiconductor surface a recess. Their dimensions can be very accurate must be complied with, since the oxidation process is controlled very precisely over time and temperature
kann. Das hier geschilderte Verfahren zum Herstellen von Vertiefungen bestimmter Geometrie kann im Bedarfsfalle noch mehrmals wiederholt werden, wenn eine größere Tiefe verlangt wird und das Wachsen der Oxidschicht mit wachsender Dicke zu stark verlangsamt ist.can. The method described here for producing depressions of a certain geometry can be used if necessary repeated several times if greater depth is required and the growth of the Oxide layer is slowed down too much with increasing thickness.
Wird eine in der Dicke stärker abgestufte Basiszone unter der Emitterzone gewünscht, so kann an Stelle der Abtragung des Halbleitermaterials durch Oxydation und Atzung der Oxidschicht, wie an Hand der Fig. 2 erläutert, eine chemische Ätzung durchgeführt werden. Zu diesem Zwecke wird gemäß Fig. 2 A wie bei F i g. 1A verfahren und gemäß F i g. 2 B das Halbleitermaterial in der öffnung 4 durch eine chemische Ätzung abgetragen. Zu diesem Zwecke muß ein Ätzmittel verwendet werden, was zwar das Halbeitermaterial, nicht aber das Material der Diffusionsmaske angreift. Wird ein Halbleiterkörper aus Silicium und, wie allgemein üblich, eine Diffusionsmaske aus Siliciumoxid verwendet, so kann zu diesem Zwecke ein Ätzmittel aus Fluß- und Salpetersäure verwendet werden, welches diesen. Anforderungen genügt.Becomes a more heavily graded base zone If desired below the emitter zone, instead of the removal of the semiconductor material by oxidation and etching of the oxide layer, as explained with reference to FIG. 2, a chemical etching is carried out will. For this purpose, according to FIG. 2A, as in FIG. 1A procedure and according to F i g. 2 B the semiconductor material removed in the opening 4 by chemical etching. For this purpose an etchant must be used be used, which is the semiconductor material, but not the material of the diffusion mask attacks. Is a semiconductor body made of silicon and, as is common practice, a diffusion mask made of silicon oxide is used, an etchant made from hydrofluoric and nitric acid can be used for this purpose which this. Requirements are sufficient.
Nach Abtragen des Halbleitermaterials an der Stelle der gewünschten Basisverengung wird gemäß den Fig. IC und 2C die Diffusionsmaske 8 hergestellt. Der Rand 6 der öffnung in dieser Diffusionsmaske entspricht der Berandung der erwünschten Emitterstruktur. Daraufhin erfolgt in bekannter Weise die Diffusion der Emitterzone 7. Durch die vor der Emitterdiffusion hergestellte Vertiefung in der Halbleiteroberfläche wird, wie aus den Fig. 1 und 2 ersichtlich, unter der Emitterzone eine Basiszone mit abgestufter Dicke erhalten.After the semiconductor material has been removed at the point of the desired base constriction, according to FIGS. IC and 2C, the diffusion mask 8 is produced. The edge 6 of the opening in this diffusion mask corresponds to the edge of the desired one Emitter structure. The emitter zone 7 is then diffused in a known manner The recess produced by emitter diffusion in the semiconductor surface is, as shown in FIGS. 1 and 2 it can be seen that a base region with a graduated thickness is obtained under the emitter region.
Eine Abwandlung des oben beschriebenen Verfahrens wird nun an Hand der Fig. 3 erläutert. Dabei wird nicht, wie oben beschrieben, die Emitterzone abgestuft in den Halbleiterkörper diffundiert, sondern die Basiszone. Zunächst wird gemäß F i g. 3 A auf dem Halbleiterkörper 1 eine Diffusionsmaske 8 für die Basisdiffusion aufgebracht, die an der Stelle der erwünschten Verengung 10 der Basiszone einen maskierenden Schichtteil 9 aufweist. Gemäß Fig. 3 B wird dann in einem ersten Diffusionsprozeß ein Basiszonenteil 11 diffundiert. Danach wird gemäß Fig. 3 C der maskierende Schichtteil 9 entfernt und die Basiszone 10 mit einem abgestuften Verlauf hergestellt. Wird diese Diffusion in oxydierender Atmosphäre durchgeführt, dann ergibt sich auf der Halbleiteroberfläche eine geschlossene Oxidschicht mit dem Teil 12 innerhalb der Berandung 8 der ursprünglichen Diffusionsmaske, deren Dicke etwas zugenommen hat. Schließlich wird gemäß F i g. 3 D durch Freilegung der Halbleiteroberfläche innerhalb der Berandung 13 entsprechend der Geometrie der Emitterzone eine zweite Diffusionsmaske hergestellt und die Emitterzone 7 diffundiert. Wie ersichtlich wird ebenfalls hier eine Basiszone mit abgestufter Dicke unter der Emitterzone erhalten.A modification of the method described above will now be explained with reference to FIG. 3. Included the emitter zone is not, as described above, diffused into the semiconductor body in stages, but the base zone. First, according to FIG. 3 A on the semiconductor body 1 a diffusion mask 8 for the Base diffusion applied, the masking at the point of the desired constriction 10 of the base zone Has layer part 9. According to FIG. 3B, a base zone part is then formed in a first diffusion process 11 diffused. Thereafter, as shown in FIG. 3C, the masking layer part 9 is removed and the base zone 10 made with a stepped gradient. This diffusion occurs in an oxidizing atmosphere carried out, then a closed oxide layer with the part 12 results on the semiconductor surface within the boundary 8 of the original diffusion mask, the thickness of which has increased somewhat. Finally, according to FIG. 3 D by exposing the semiconductor surface within the boundary 13 a second diffusion mask is produced according to the geometry of the emitter zone and the emitter zone 7 diffuses. As can be seen here, too, there is a base zone with a graduated thickness below the emitter zone receive.
Bei den an Hand der Fig. 1 bis 3 geschilderten Ausführungsbeispielen ist die abgestufte Basiszone symmetrisch unter der Emitterzone angeordnet. Die Basiszone kann jedoch auch unsymmetrisch zur Emitterzone unter dieser, beispielsweise an ihrem Rand, abgestuft werden.In the exemplary embodiments described with reference to FIGS. 1 to 3, the stepped base zone is arranged symmetrically under the emitter zone. However, the base zone can also be asymmetrical to the emitter zone be graded below this, for example at its edge.
Das Verfahren nach der vorliegenden Erfindung ermöglicht die Herstellung von Planartransistoren mit abgestufter Dicke der Basiszonen, unter den Emitterzonen, wobei — was von besonderer Bedeutung ist die Emitterzonen über ihre gesamte Fläche eine gleichmäßige Dicke und Dotierungskonzentration aufweisen. Dadurch wird erreicht, daß die Dotierungskonzentration im Emitter über die gesamte Fläehe der Emitterzonen, insbesondere am dünneren Basiszonenteil, hoch ist.The method according to the present invention enables the production of planar transistors with graduated thickness of the base zones, under the emitter zones, whereby - which is of particular importance the Emitter zones have a uniform thickness and doping concentration over their entire area exhibit. This ensures that the doping concentration in the emitter over the entire area of the emitter zones, especially on the thinner base zone part, is high.
Bei den nach dem Verfahren der vorliegenden Erfindung hergestellten Transistoren wird der Stromeinschnüreffekt der inneren Basiszone zur LinearisierungIn the transistors manufactured by the method of the present invention, the current constricting effect becomes the inner base zone for linearization
ίο der Stromverstärkungsabhängigkeit ausgenutzt. Bekanntlich zeigen die Emitterzonen von Transistoren mit dünnen Basiszonen den Effekt, daß die Emitterzonen praktisch nur am Rande Minoritäten in die Basiszone injizieren. Aus diesem Grunde wird bekannt-Hch bei Leistungstransistoren eine möglichst große Randlänge der Emitterzonen angestrebt, was beispielsweise durch kammförmige Emitterzonengeometrien erreicht wird. Durch das Verfahren der vorliegenden Erfindung wird aber durch Einbau einesίο the current gain dependency exploited. As is well known show the emitter zones of transistors with thin base zones the effect that the emitter zones practically only inject minorities at the edge into the base zone. For this reason it is known-Hch In the case of power transistors, the greatest possible edge length of the emitter zones is sought, which is for example is achieved by comb-shaped emitter zone geometries. By the method of the present Invention is achieved by installing a
ao relativ dünnen Basiszonenteils erzwungen, daß dort bei sehr kleinen Kollektorströmen eine Minoritäteninjektion in dem beispielsweise vom Emitterzonenrand entfernt liegenden Basiszonenteil beginnt. Der Emitterzonenteil des Transistors am dünneren Basis-ao relatively thin base zone part forced that there In the case of very small collector currents, a minority injection in that, for example, from the edge of the emitter zone distant base zone part begins. The emitter zone part of the transistor at the thinner base
»5 zonenteil zeigt deshalb schon bei sehr kleinen Kollektorströmen eine höhere Verstärkung, als der dickere Basiszonenteil sie liefern würde. Die Verstärkung erreicht erst bei höheren Kollektorströmen ihr Maximum, wenn der dünnere Basiszonenteil strommäßig abgeschnürt ist. Der Emitterzonenteil am dickeren Basiszonenteil übernimmt erst oberhalb eines mittleren Kollektorstromes den Hauptteil des Kollektorstromes. »5 zone part therefore shows even with very small collector currents a higher gain than the thicker base zone part would provide. The reinforcement achieved their maximum only at higher collector currents, when the thinner base zone part is current-wise is pinched off. The emitter zone part on the thicker base zone part only takes over above a middle one Collector current the main part of the collector current.
Bei einem Ausführungsbeispiel gemäß der Fig. 1 bzw. 2 wurde der Kollektor-Basis-Übergang 5,7 μΐη in die Oberfläche des Halbleiterkörpers eindiffundiert. Nach Herstellung einer Vertiefung von 0,6 μΐη innerhalb des Flächenbereichs der an der Oberfläche angeordneten Basiszone wurde um diese Vertiefung eine Emitterzone diffundiert, die unter der Vertiefung eine Basiszonendicke von 0,9 μΐη und neben der Vertiefung entsprechend deren Tiefe eine Basiszonendicke von 1,5 μΐη ergab. Die Stromabhängigkeit des Stromverstärkungsfaktors bei Gleichstrom bzw. niedrigen Frequenzen und einer Spannung UCE = 10 V zwischen Emitter und Kollektor dreier Exemplare veranschaulichen die Kurven 103 der Fig. 4. Die Kurven 102 entsprechen Transistoren, bei denen keine Vertiefung vor der Emitterdiffusion hergestellt wurde, die sonst aber die gleichen Geometrien aufwiesen. Die Kurve 101 der Fig. 4 entspricht einem Exemplar mit einer mittleren Vertiefung von 0,3 μιη. Aus der F i g. 4 ist deutlich ersichtlich, daß die Stromverstärkungsabhängigkeit der Stromverstärkung B vom Kollektorstrom Ic durch das Verfahren der vorliegenden Erfindung erheblich verbessert werden kann. Bei den Ausführungsbeispielen wurde nichtepitaxiales Halbleitermaterial verwendet. Aus diesem Grunde fällt der Stromverstärkungsfaktor gemäß der Fig. 4 bereits oberhalb 40OmA ab. Eine Verbesserung des Hochstromverhaltens kann dadurch erzielt werden, daß die Basis- und Emitterzone in eine epitaktisch erzeugte hochohmige Oberflächenschicht auf einem niederohmigen Grundkörper diffundiert werden. In an exemplary embodiment according to FIGS. 1 or 2, the collector-base transition 5.7 μm was diffused into the surface of the semiconductor body. After making a depression of 0.6 μm within the surface area of the base zone arranged on the surface, an emitter zone was diffused around this depression which had a base zone thickness of 0.9 μm under the depression and a base zone thickness of 1.5 next to the depression corresponding to its depth μΐη resulted. The power dependence of the current gain at dc and low frequencies, and a voltage U CE = 10 V between the emitter and collector of three copies illustrate the curves 103 of Fig. 4. The curves 102 correspond to transistors in which no recess was manufactured before the emitter diffusion, but otherwise had the same geometries. The curve 101 of FIG. 4 corresponds to a specimen with a mean depression of 0.3 μm. From FIG. 4 it can be clearly seen that the current gain dependency of the current gain B on the collector current I c can be improved considerably by the method of the present invention. In the exemplary embodiments, non-epitaxial semiconductor material was used. For this reason, the current amplification factor according to FIG. 4 already drops above 40O mA. The high-current behavior can be improved by diffusing the base and emitter zones into an epitaxially generated high-resistance surface layer on a low-resistance base body.
Eine bessere Linearisierung der Stromverstärkungsabhängigkeit kann durch eine mehrmalige Abstufung der Basiszonendicke erreicht werden. Es liegtA better linearization of the current gain dependency can be achieved by a multiple gradation the base zone thickness can be achieved. It lies
daher im Rahmen der vorliegenden Erfindung, durch Verwendung von mehr als zwei Diffusionsmasken entweder die Emitterzone oder die Basiszone zu diesem Zwecke mehr als einmal abzustufen.therefore within the scope of the present invention, by using more than two diffusion masks graduate either the emitter zone or the base zone more than once for this purpose.
Die Fig. 5 veranschaulicht die überraschende Tatsache, daß durch das Verfahren nach der Erfindung nicht nur eine Linearisierung der Stromverstärkung bei Gleichstrom bzw. niedrigen Frequenzen (Fig. 4), sondern auch noch bei höheren Frequenzen — beispielsweise 20 MHz — erzielt wird. Die GeometrienFig. 5 illustrates the surprising fact that by the method according to the invention not only a linearization of the current gain with direct current or low frequencies (Fig. 4), but also at higher frequencies - for example 20 MHz - is achieved. The geometries
der Transistoren entsprechen denjenigen, deren Stromabhängigkeiten bei Gleichstrom bzw. niedrigen Frequenzen in der Fig. 4 aufgetragen sind. Demzufolge entspncht die Kurve 103' einem Transistor mit einem Emitter an einer Vertiefung von 0,6 μΐη, die Kurve 101' einem solchen mit einer Vertiefung von 0,3 μηι, aber sonst gleicher Geometrie, und die Kurve 102' einem normalen Transistor, dessen Herstellung nicht nach dem Verfahren der vorliegenden Erfindung erfolgte. of the transistors correspond to those whose current dependencies are plotted in FIG. 4 for direct current or low frequencies. As a result the curve 103 'corresponds to a transistor with an emitter at a depression of 0.6 μm, the curve 101 'one with a depression of 0.3 μm, but otherwise the same geometry, and the curve 102 'a normal transistor, the manufacture of which is not was made in accordance with the method of the present invention.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (7)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DED0051171 | 1966-09-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1539870C3 true DE1539870C3 (en) | 1977-12-29 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2946963A1 (en) | FAST BIPOLAR TRANSISTORS | |
DE1764847B2 (en) | Method for manufacturing a semiconductor device | |
EP0028786B1 (en) | Ion implantations method | |
DE1539870C3 (en) | Method for manufacturing a planar transistor | |
DE2055693A1 (en) | Electromechanical semiconductor converter element | |
DE1614827C2 (en) | Method of manufacturing a transistor | |
DE1539870B2 (en) | METHOD OF MANUFACTURING A PLANAR TRANSISTOR | |
DE1439758B2 (en) | METHOD FOR MANUFACTURING TRANSISTORS | |
DE2152057A1 (en) | Method of manufacturing a semiconductor structure | |
DE2107671A1 (en) | Semiconductor component and method for its manufacture | |
DE1464921B2 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
DE1614691A1 (en) | Process for the production of semiconductor components according to the planar technique using boron as a doping material | |
DE2139631A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
DE2602395C3 (en) | Monolithically integrated I2 L planar transistor and process for its manufacture | |
DE1589696C3 (en) | Semiconductor component, in particular a flat transistor | |
DE1293899C2 (en) | Planar or mesa transistor and method of manufacturing the planar transistor | |
DE2748401A1 (en) | MOSFET with one or several insulating films - where ion implantation is used for increasing etching grade of at least one insulating film | |
DE2710878A1 (en) | PROCESS FOR PRODUCING A ZONE OF A MONOLITHICALLY INTEGRATED I HIGH 2 L CIRCUIT ON THE SURFACE OF A SEMICONDUCTOR BODY MADE OF SILICON | |
DE2409239C3 (en) | Method for manufacturing capacitance varying diodes | |
DE1439618C3 (en) | Method for manufacturing a semiconductor diode or a transistor | |
DE2634618A1 (en) | Mesa transistor with epitaxial base zone - has surface edge zone of collector conductivity surrounding base zone | |
DE1789016C3 (en) | Switching transistor and process for its manufacture | |
DE2711657C2 (en) | Planar diffusion process with at least two successive diffusion processes | |
DE1564106A1 (en) | Method for producing a field effect transistor element | |
DE1283400B (en) | Method of making a plurality of silicon planar transistors |