DE1283400B - Method of making a plurality of silicon planar transistors - Google Patents
Method of making a plurality of silicon planar transistorsInfo
- Publication number
- DE1283400B DE1283400B DE1965S0100614 DES0100614A DE1283400B DE 1283400 B DE1283400 B DE 1283400B DE 1965S0100614 DE1965S0100614 DE 1965S0100614 DE S0100614 A DES0100614 A DE S0100614A DE 1283400 B DE1283400 B DE 1283400B
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- emitter
- areas
- parts
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 title claims description 11
- 239000010703 silicon Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 239000000075 oxide glass Substances 0.000 description 11
- LFGREXWGYUGZLY-UHFFFAOYSA-N phosphoryl Chemical compound [P]=O LFGREXWGYUGZLY-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910001392 phosphorus oxide Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- VSAISIQCTGDGPU-UHFFFAOYSA-N tetraphosphorus hexaoxide Chemical compound O1P(O2)OP3OP1OP2O3 VSAISIQCTGDGPU-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Description
DEUTSCHESGERMAN
PATENTAMTPATENT OFFICE
Int. Cl.:Int. Cl .:
HOIlHOIl
Deutsche Kl.: 21g -11/02German class: 21g -11/02
Nummer: 1 283 400Number: 1 283 400
Aktenzeichen: P 12 83 400.3-33 (S 100614)File number: P 12 83 400.3-33 (S 100614)
Anmeldetag: 23. November 1965Filing date: November 23, 1965
Auslegetag: 21. November 1968Opening day: November 21, 1968
Auf dem Gebiet der diffundierten Höchstfrequenztransistoren hat man in den letzten Jahren alle möglichen Wege beschritten, um pnp- bzw. npn-Strukturen mit sehr dünnen Basiszonen und kleinen Kapazitäten herzustellen. Besonders bei Siliciumhalbleiterbauelementen wird die Herstellung solcher Basiszonen begünstigt, da die 'bei der Oxydation an der Oberfläche entstehende Quarzhaut mit Hilfe der Photolacktechnik eine ideale Maske für die Emitterdiffusion darstellt und der Emitterübergang nicht durch Aufdampfen und Einlegieren von geeigneten Metallflecken erzeugt werden muß, wobei die Basisdicke durch den Abstand von Diffusionstiefe und Legierungsfront festgelegt ist. Da der Legierungsprozeß schwieriger zu steuern ist als die Diffusion, ist man bei Verwendung von Silicium für Halbleiterbauelemente dazu übergegangen, die Konzentration und Dicke der Basisschicht ausschließlich durch Diffusionsschritte zu bestimmen.In the field of diffused ultra-high frequency transistors, all sorts of things have been found in recent years Paths taken to create pnp or npn structures with very thin base zones and small capacities to manufacture. The production of such base zones is particularly important in the case of silicon semiconductor components favored, since the 'quartz skin formed on the surface during the oxidation with the help of the Photoresist technology represents an ideal mask for emitter diffusion and the emitter junction does not must be produced by vapor deposition and alloying of suitable metal spots, the base thickness is determined by the distance between the diffusion depth and the alloy front. Since the alloying process is more difficult to control than the diffusion, When using silicon for semiconductor components, one has switched to the concentration and to determine the thickness of the base layer exclusively by diffusion steps.
So ist aus der deutschen Auslegeschrift 1080 697 bekannt, daß die Oberfläche des Halbleiterkörpers zunächst mit einer die Eindiffusion eines Fremdstoffes verhindernden Oxidschicht beschichtet wird, daß anschließend die Oxidschicht teilweise mit einer ätzbeständigen Maske aus einer Photoabdeckschicht versehen wird, daß die nicht maskierten Oberflächenteile der Oxidschicht weggeätzt werden, daß die Photomaske entfernt wird, daß dann ein die Leitfähigkeit nach Größe und Typ ändernder Fremdstoff in die vom Oxid befreiten Oberflächenteile aus der Dampfphase eindiffundiert wird und daß schließlich die restlichen Teile der Oxidschicht entfernt werden. Bei anderen aus der deutschen Auslegeschrift 1197 548 und der Zeitschrift »IEEE-Spectrum«, Bd. 1 (1964), Heft 6, S. 85 und 86 bekannten Verfahren wird die Oxidschicht, die als Maskierung beim Diffusionsvorgang verwendet wurde, nur insoweit entfernt, als es für die Herstellung der Diffusionszonen notwendig ist. Die auf der Oberfläche verbleibenden Oxidschichtreste werden dann als Oberflächenschutz für das fertige Bauelement verwendet und erhöhen damit dessen Stabilität. Die Kontaktierung wird dann so durchgeführt, daß mit Hilfe der Phototechnik nur Fenster aus der Oxidhaut herausgeätzt werden, in die das Kontaktmetall gedampft wird, so daß die pn-Übergänge niemals an freie Oberflächen anstoßen, sondern nur an Oberflächen, die von einer Quarzschicht bedeckt sind. Solche Halbleiterbauelemente zeichnen sich durch hohe Stabilität und kleine Leckströme aus.It is known from German Auslegeschrift 1080 697 that the surface of the semiconductor body is first coated with an oxide layer that prevents the inward diffusion of a foreign substance, that then the oxide layer is partially covered with an etch-resistant mask from a photo cover layer is provided that the non-masked surface parts of the oxide layer are etched away that the Photomask is removed, so that a foreign substance which changes the conductivity according to size and type is diffused into the freed from the oxide surface parts from the vapor phase and that finally the remaining parts of the oxide layer are removed. For others, from the German interpretative document 1197 548 and the magazine "IEEE-Spectrum", Vol. 1 (1964), No. 6, pages 85 and 86 known method, the oxide layer, which is used as a masking Diffusion process was used, removed only to the extent that it is necessary for the production of the diffusion zones. The ones remaining on the surface Oxide layer residues are then used as surface protection for the finished component and thus increase its stability. The contact is then carried out so that with the help of Phototechnique only windows are etched out of the oxide skin into which the contact metal is vaporized so that the pn junctions never abut free surfaces, but only surfaces that are covered by a layer of quartz. Such semiconductor components are characterized by high stability and small leakage currents.
Bei Hochfrequenztransistoren mit sehr kleinen geometrischen Abmessungen, beispielsweise mitEmit-In the case of high-frequency transistors with very small geometrical dimensions, for example with emitter
Verfahren zum Herstellen einer Vielzahl von
SiliciumplanartransistorenMethod of making a variety of
Silicon planar transistors
Anmelder:Applicant:
Siemens Aktiengesellschaft, Berlin und München, 8000 MünchenSiemens Aktiengesellschaft, Berlin and Munich, 8000 Munich
Als Erfinder benannt:Named as inventor:
Dipl.-Ing. Peter Albus, 8000 MünchenDipl.-Ing. Peter Albus, 8000 Munich
terstrukturen kleiner als 20 μΐη Streifenbreite, lassen sich jedoch solche Fenster zum Anbringen der Kontakte nicht mehr justieren. Man macht sich deshalb die Tatsache zunutze, daß auf dem Emitter die Oxidschicht am dünnsten ist. Man überätzt also die ganze Fläche so lange, bis der Emitter oxidfrei ist, im Basis- und Kollektorbereich aber ein Restoxid stehenbleibt. Das während der Phosphordiffusion zur Erzeugung des Emitters aufgewachsene Phosphoroxidglas wirdterstructures smaller than 20 μm strip width However, such windows for attaching the contacts can no longer be adjusted. That's why you make yourself take advantage of the fact that the oxide layer is thinnest on the emitter. So you over-etch the whole thing Surface until the emitter is oxide-free, but a residual oxide remains in the base and collector area. The phosphor oxide glass grown during the phosphorus diffusion to produce the emitter becomes
as auf diese Weise vollständig entfernt. Infolgedessen geht die oberflächenstabilisierende Wirkung der Phosphorglasschicht verloren. Es können Channeleffekte bzw. Anreicherungsrandschichten und Übergangswiderstände an den Kontakten auftreten, weil keine scharfen Ätzkonturen vorhanden sind.as completely removed in this way. Consequently the surface-stabilizing effect of the phosphor glass layer is lost. It can be channel effects or enrichment edge layers and transition resistances occur at the contacts because none there are sharp etched contours.
Diese Nachteile werden durch das der Erfindung zugrunde liegende Verfahren zum Herstellen einer Vielzahl von Siliciumplanartransistoren oder Siliciumplanartransistoren enthaltenden integrierten HaIb-These disadvantages are due to the underlying method of the invention for producing a Large number of silicon planar transistors or integrated semiconductor transistors containing
leiterschaltungen dadurch vermieden, daß die bei der Diffusion der Emitterzonen auf der Halbleiteroberfläche gebildete Oxidschicht unter Anwendung einer geeigneten Phototechnik derart in bestimmten Bereichen abgelöst wird, daß die Flächen der von derConductor circuits avoided in that the diffusion of the emitter zones on the semiconductor surface formed oxide layer using a suitable photo technique in such a way in certain areas is replaced that the surfaces of the
Oxidschicht befreiten Bereiche größer als die Emitteroberflächen sind, wobei jedoch die Zonenübergänge an den Halbleiterkristalloberflächen durch die nicht abgelösten Teile der Oxidschicht geschützt bleiben. Durch die nur teilweise Ablösung der Photophoroxidglasschicht bleibt die oberflächenstabilisierende Wirkung auch bei Hochfrequenztransistoren mit sehr kleinen Geometrien erhalten.The areas freed from the oxide layer are larger than the emitter surfaces, but with the zone transitions remain protected on the semiconductor crystal surfaces by the non-detached parts of the oxide layer. Due to the only partial detachment of the photophore oxide glass layer, the surface-stabilizing effect remains obtained even with high-frequency transistors with very small geometries.
In einer Weiterbildung des Erfindungsgedankens ist vorgesehen, daß die Oxidschicht derart entfernt wird, daß ein Teil der Emitteroberflächen sowie ein Teil der die Emitteroberflächen umgebenden Bereiche freigelegt werden.In a further development of the inventive concept it is provided that the oxide layer is removed in this way becomes that part of the emitter surfaces as well as part of the areas surrounding the emitter surfaces be exposed.
809 638/1530809 638/1530
Bei einer auf dem Erfindungsgedanken beruhenden Ausführungsform wird die Oxidschicht derart entfernt, daß die freigelegten Oberflächen kleiner als die Oberflächen der Basisbereiche sind.In an embodiment based on the concept of the invention, the oxide layer is removed in such a way that that the exposed surfaces are smaller than the surfaces of the base regions.
Weiterhin ist vorgesehen, daß diejenigen Bereiche durch die nicht abgelösten Teile der Oxidschicht geschützt bleiben, an denen die Kontaktbahnen den Kollektor-Basis-Übergang und den Emitter-Basis-Übergang überbrücken. Durch diese Maßnahme wird schließlich der Gebiete, die der Oxidhaut 2 entsprechen, mit einer neuen Oxidschicht 5 versehen.It is also provided that those areas are protected by the parts of the oxide layer that have not been detached remain, where the contact tracks the collector-base transition and the emitter-base transition bridge. With this measure, the areas that correspond to the oxide skin 2 are finally provided with a new oxide layer 5.
Mit Hilfe der Phototechnik wird nun, wie in F i g. 3 dargestellt, die Emitterstruktur 6 in diese S Oxidschicht geätzt, so daß die mit 5 bezeichneten Teile der zuletzt aufgebrachten Oxidschicht stehenbleiben. Die Emitterzone 7 entsteht durch Eindiffusion von Phosphor in die mit 4 bezeichnete p-dotierte Basiszone. Dabei wird die gesamte Siliciumeinkristall-With the help of photo technology, as shown in FIG. 3, the emitter structure 6 in this S Oxide layer is etched so that the parts marked 5 of the oxide layer applied last remain. The emitter zone 7 is created by diffusing phosphorus into the p-doped zone designated by 4 Base zone. The entire silicon single crystal
vermieden, daß bei der Freiätzung des Emitters das io scheibe mit einer Phosphoroxidglasschicht 8 belegt,
die Oberfläche stabilisierende Oxidglas, insbesondere Es gelten hier die gleichen Bezugszeichen wie in
das bei der Herstellung einer η-dotierten Emitterzone
gebildete Phosphoroxidglas, über dem Kollektor-Basis-Übergang und über dem Emitter-Basis-Uber-avoided that the io disk covered with a phosphor oxide glass layer 8 during the free etching of the emitter, the surface stabilizing oxide glass, in particular the same reference numerals apply here as in the production of an η-doped emitter zone
formed phosphorus oxide glass, over the collector-base junction and over the emitter-base over-
gang an den Stellen abgelöst wird, an denen die Kon- 15 Emitterstrukturen kleiner als 20 μΐη Streifenbreite, taktbahnen diese überbrücken. keine Kontaktlöcher zum Anbringen der Emitterkon-gang is replaced at the points where the con - 15 emitter structures smaller than 20 μΐη stripe width, Catenary bridges these. no contact holes for attaching the emitter connector
Ein weiterer Vorteil des auf der Erfindung be- takte mehr justiert werden können, werden nur die ruhenden Verfahrens ist, daß die Oxidschichtdicke Basiskontaktlöcher 9 geätzt und dann die Kristallunter dem Basiskontakt nicht reduziert wird und daß scheibe ganzflächig überätzt, bis der Emitterbereich dadurch diese zusätzlichen Kapazitäten nicht erhöht ao wieder oxidfrei ist, so daß sich die in F i g. 4 dard Aßd id Übid ll d ib b iAnother advantage that can be adjusted more on the invention is only the The resting method is that the oxide layer thickness of the base contact holes 9 is etched and then the crystal under the base contact is not reduced and that the disk is overetched over the entire area until the emitter area as a result, these additional capacities are not increased, so that the values shown in FIG. 4 dard Aßd id Ubid ll d ib b i
Fig. 2.Fig. 2.
Da bei Hochfrequenztransistoren mit sehr kleinen geometrischen Abmessungen, beispielsweise mitSince high-frequency transistors with very small geometric dimensions, for example with
werden. Außerdem vermeidet man Übergangswiderstände an den Kontakten dadurch, daß man die Kontaktlöcher bei Anwendung der vorgeschlagenen Phototechnik schärfer ätzen kann.will. In addition, one avoids transition resistance at the contacts by making the contact holes can etch sharper when using the proposed photo technology.
Im Rahmen der vorliegenden Erfindung ist es auch vorgesehen, daß diejenigen Gebiete durch die nicht abgelösten Teile der Oxidschicht geschützt bleiben, an denen die Kontaktbahnen, die vorzugsweise aus Aluminium bestehen, über der Kollektorzone und über der Basiszone verlaufen. Diese Metallkontaktstreifen, die durch die stehengebliebenen Oxidschichtteile vom Kollektorgrundmaterial getrennt sind, stellen eine zur Systemkapazität parallelgeschaltete Kapazität dar.In the context of the present invention, it is also provided that those areas by not detached parts of the oxide layer remain protected, on which the contact tracks, which are preferably made of Consist of aluminum, run over the collector zone and over the base zone. These metal contact strips, which are separated from the collector base material by the remaining oxide layer parts, represent a capacity connected in parallel to the system capacity.
Es ist besonders vorteilhaft, die für die Phototechnik verwendete Photolackschicht durch Austropfen und Abschleudern zu erzeugen und nach Abbildung der gewünschten Strukturen bei höheren Temperaturen, beispielsweise bei 90° C, auszuhärten.It is particularly advantageous to drip the photoresist layer used for phototechnology and spin-off and after mapping the desired structures at higher levels Curing temperatures, for example at 90 ° C.
di gestellte Anordnung ergibt. Dabei geht die oberflächenstabilisierende Wirkung der Phosphorglasschicht verloren. In F i g. 4 gelten die gleichen Bezugszeichen wie in Fig. 3.di posed arrangement results. The surface-stabilizing one goes here Effect of the phosphor glass layer lost. In Fig. 4 the same reference numerals apply as in Fig. 3.
as Nach dem vorliegenden Verfahren entsteht die in F i g. 5 gezeigte Anordnung, wenn an Stelle der ganzflächigen Emitterätzung durch Anwendung der Phototechnik zum Schutz bestimmter Bereiche der Halbleiteroberfläche die Phosphoroxidglasschicht nur teilweise abgelöst wird. Dabei wird die eine Vielzahl von Halbleiteranordnungen enthaltende Siliciumeinkristallscheibe nach dem Ausheizen bei etwa 800° C mit einer Zeitdauer von 10 Minuten mit einem handelsüblichen Photolack in einer Schichtstärke von etwa 0,05 μΐη, ζ. B. durch Auftropfen und Abschleudern, versehen. Dann wird mittels einer Schablone oder Maske die gewünschte Struktur für die Emitterätzung auf der Photolackschicht abgebildet und nach Ablösen der belichteten Teile die zum Schutz be-as According to the present process, the in F i g. The arrangement shown in FIG. 5, if instead of the full-area emitter etching by using photo technology to protect certain areas of the semiconductor surface only partially the phosphor oxide glass layer is replaced. The silicon single crystal wafer containing a multiplicity of semiconductor arrangements is thereby used after baking at about 800 ° C for 10 minutes with a commercially available Photoresist in a layer thickness of about 0.05 μΐη, ζ. B. by dripping on and spinning off, Mistake. The desired structure for the emitter etching is then created using a stencil or mask imaged on the photoresist layer and after removing the exposed parts the protective
Die Oxidschicht, insbesondere die bei n-dotierten 40 stimmter Bereiche der Halbleiterbauelemente noch
Emitterzonen vorhandene Phosphoroxidglasschicht, vorhandene Photolackschicht bei etwa 90° C in
wird an den nicht mit Photolack abgdeckten Stellen 15 Minuten ausgehärtet. Die freigelegte Phosphordurch
Ätzung mittels Flußsäurelösung entfernt. Hier- oxidglasschicht wird durch Ätzung in 4%iger, mit
bei hat sich die Verwendung einer vorprozentigen, mit Ammoniumfluorid gepufferter Flußsäurelösung, bei
Ammoniumfluorid gepufferten Flußsäurelösung als 45 12° C in ungefähr einer Minute von der Halbleiteroberfläche
abgelöst. Der restliche Photolack wird dann in bekannter Weise, beispielsweise mit Aceton,
entfernt und die Halbleiterkristallscheibe zum Aufbringen der Kontaktbahnen dem nächstfolgenden Ferdie
in der Planartechnik üblichen Verfahrensschritte 50 tigungsschritt zugeführt,
zur Herstellung eines npn-SiliciumpIanartransistors F i g. 5 zeigt im Schnitt ein AusführungsbeispielThe oxide layer, in particular the phosphor oxide glass layer still present in the n-doped specific areas of the semiconductor components, the photoresist layer present in the n-doped 40 specific regions, the photoresist layer present at about 90 ° C., is cured for 15 minutes at the points not covered with photoresist. The exposed phosphorus is removed by etching with hydrofluoric acid solution. Here the oxide glass layer is removed from the semiconductor surface by etching in 4% strength, with the use of a pre-percentage hydrofluoric acid solution buffered with ammonium fluoride, or with ammonium fluoride buffered hydrofluoric acid solution at 45 12 ° C in about one minute. The remaining photoresist is then removed in a known manner, for example with acetone, and the semiconductor crystal wafer for application of the contact tracks is fed to the next following ferdie process steps usual in planar technology,
for the production of an npn silicon planar transistor F i g. 5 shows an exemplary embodiment in section
gp
sehr gut geeignet erwiesen.gp
proved to be very suitable.
An Hand eines Ausführungsbeispiels und der F i g. 1 bis 6 soll das der Erfindung zugrunde liegende Verfahren näher erläutert werden. Zunächst sollenOn the basis of an exemplary embodiment and FIG. 1 to 6 is intended to be that on which the invention is based Procedures are explained in more detail. First should
an Hand der Fig. 1 bis 4 kurz beschrieben werden, damit die Bedeutung der auf der Erfindung beruhenden Anwendung einer besonderne Phototechnik bei der Freiätzung des Emitters klar zur Geltung gebracht wird.1 to 4 are briefly described with reference to FIGS Use of a special photo technique for the etching of the emitter clearly emphasized will.
In F i g. 1 ist im Schnitt eine η-dotierte Siliciumeinkristallscheibe 1 dargestellt, die durch Oxydation mit feuchtem Sauerstoff bei hohen Temperaturen mit einer Oxidhaut versehen ist, in welche mit Hilfe der bekannten Phototechnik Löcher 3 geätzt wurden, so daß der mit 2 bezeichnete Teil der Oxidhaut stehenbleibt. In Fig. 1 is a section of an η-doped silicon single crystal wafer 1 shown by oxidation with moist oxygen at high temperatures with an oxide skin is provided, in which holes 3 were etched with the aid of the known phototechnology, so that the designated 2 part of the oxide layer remains.
F i g. 2 zeigt die gleiche Anordnung, wobei durch die Löcher 3 in die Halbleiterkristallscheibe 1 Bor eindiffundiert wird, so daß die als Basiszone bestimmte p-dotierte Zone 4 entsteht. Durch eine nachfolgende Oxydation wird die gesamte Oberfläche eineiner solchen Anordnung, bei der die mit 8 bezeichneten Bereiche der Phosphoroxidglasschicht bei der Freiätzung des Emitters nicht mitabgelöst worden sind. Mit dem Bezugszeichen 9 sind die Bereiche bezeichnet, die zur Basiskontaktierung vorgesehen sind. Der Emitterkontakt wird bei 10 angebracht. Die übrigen Bezugszeichen haben die gleiche Bedeutung wie inFig. 3.F i g. 2 shows the same arrangement, with boron through the holes 3 in the semiconductor crystal wafer 1 is diffused in, so that the p-doped zone 4, which is determined as the base zone, is formed. By a subsequent Oxidation becomes the entire surface of such an arrangement in which those indicated by 8 Areas of the phosphor oxide glass layer were not also detached when the emitter was etched free are. The areas which are provided for basic contact are denoted by the reference numeral 9. The emitter contact is attached at 10. The other reference symbols have the same meaning as inFig. 3.
In F i g. 6 ist in Aufsicht ein mit Leitungsbahnen, besipielsweise durch Aufdampfen von Aluminium 9 und 10, versehenes Halbleiterbauelement dargestellt, Die Oxidschicht über der Basiszone ist mit 5, die Phosphoroxidglasschicht mit 8 bezeichnet. Die strichpunktierte Linie in F i g. 6 umfaßt die Fläche, von der die Oxidglasschicht abgelöst wurde. Die gestrichelten Linien zeigen die Stellen, an denen die Emitter-Basis-Übergänge und Kollektor-Basis-Übergänge, geschütztIn Fig. 6 shows a top view of a semiconductor component provided with conductor tracks, for example by vapor deposition of aluminum 9 and 10. The dash-dotted line in FIG. 6 comprises the area from which the oxide glass layer has been peeled off. The dashed lines show the places where the emitter-base junctions and collector-base junctions are protected
durch die Phsphoroxidglasschicht, von den Metallkontaktstreifen überbrückt werden.through the phosphor oxide glass layer, bridged by the metal contact strips.
Claims (8)
Deutsche Auslegschriften Nr. 1080 697, 1197 548; »IEEE-Spectrum«, Bd. 1 (1964), H. 6, S. 83 bis 101.Considered publications:
German Auslegschriften Nos. 1080 697, 1197 548; "IEEE-Spectrum", Vol. 1 (1964), H. 6, pp. 83 to 101.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1965S0100614 DE1283400B (en) | 1965-11-23 | 1965-11-23 | Method of making a plurality of silicon planar transistors |
| NL6615690A NL6615690A (en) | 1965-11-23 | 1966-11-07 | |
| AT1074266A AT263087B (en) | 1965-11-23 | 1966-11-21 | Process for the production of micro-semiconductor components according to the planar technique using our own photo technique |
| CH1673566A CH464360A (en) | 1965-11-23 | 1966-11-21 | Process for the production of a multiplicity of micro-semiconductor components containing emitter and base zones according to the planar technique |
| FR84530A FR1501444A (en) | 1965-11-23 | 1966-11-22 | Process for manufacturing semiconductor micro-components by the planar technique |
| GB5222566A GB1150968A (en) | 1965-11-23 | 1966-11-22 | Improvements in or relating to the Manufacture of Semiconductor Components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1965S0100614 DE1283400B (en) | 1965-11-23 | 1965-11-23 | Method of making a plurality of silicon planar transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1283400B true DE1283400B (en) | 1968-11-21 |
Family
ID=7523184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1965S0100614 Pending DE1283400B (en) | 1965-11-23 | 1965-11-23 | Method of making a plurality of silicon planar transistors |
Country Status (6)
| Country | Link |
|---|---|
| AT (1) | AT263087B (en) |
| CH (1) | CH464360A (en) |
| DE (1) | DE1283400B (en) |
| FR (1) | FR1501444A (en) |
| GB (1) | GB1150968A (en) |
| NL (1) | NL6615690A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3615942A (en) * | 1969-06-05 | 1971-10-26 | Rca Corp | Method of making a phosphorus glass passivated transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1080697B (en) * | 1957-08-07 | 1960-04-28 | Western Electric Co | Method for the production of semiconductor bodies of a semiconductor arrangement |
| DE1197548B (en) * | 1955-11-04 | 1975-02-13 |
-
1965
- 1965-11-23 DE DE1965S0100614 patent/DE1283400B/en active Pending
-
1966
- 1966-11-07 NL NL6615690A patent/NL6615690A/xx unknown
- 1966-11-21 AT AT1074266A patent/AT263087B/en active
- 1966-11-21 CH CH1673566A patent/CH464360A/en unknown
- 1966-11-22 GB GB5222566A patent/GB1150968A/en not_active Expired
- 1966-11-22 FR FR84530A patent/FR1501444A/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1197548B (en) * | 1955-11-04 | 1975-02-13 | ||
| DE1080697B (en) * | 1957-08-07 | 1960-04-28 | Western Electric Co | Method for the production of semiconductor bodies of a semiconductor arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| NL6615690A (en) | 1967-05-24 |
| FR1501444A (en) | 1967-11-10 |
| GB1150968A (en) | 1969-05-07 |
| CH464360A (en) | 1968-10-31 |
| AT263087B (en) | 1968-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1614283C3 (en) | Method for manufacturing a semiconductor device | |
| DE2729171C2 (en) | Process for manufacturing an integrated circuit | |
| DE2618445A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE2103468C3 (en) | Method for manufacturing a semiconductor device | |
| DE2149766A1 (en) | Semiconductor device and method for its manufacture | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE2534132C3 (en) | Method for manufacturing a semiconductor device | |
| DE1231812B (en) | Process for the production of electrical semiconductor components according to the mesa diffusion technique | |
| DE2930460C2 (en) | Process for manufacturing high-voltage-resistant mesa diodes | |
| DE2020531C2 (en) | Process for the production of silicon ultra-high frequency planar transistors | |
| DE2157633A1 (en) | PROCESS FOR THE PLANAR DIFFUSION OF ZONES OF A MONOLITHICALLY INTEGRATED SOLID-STATE CIRCUIT | |
| DE1514673A1 (en) | Method of manufacturing a transistor | |
| DE1283400B (en) | Method of making a plurality of silicon planar transistors | |
| DE2826376A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| DE1544306A1 (en) | Method for manufacturing semiconductor devices | |
| DE2024822A1 (en) | Process for the production of micro components | |
| DE1614691B2 (en) | Method for manufacturing semiconductor components | |
| DE1908901C3 (en) | Process for the production of semiconductor components with small dimensions | |
| DE1546014A1 (en) | Process for etching metal layers with different compositions along the length of the layer thickness | |
| DE2152057A1 (en) | Method of manufacturing a semiconductor structure | |
| DE1464921B2 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| DE2851375A1 (en) | PROCESS FOR NOTCHING AND PASSIVATING SEMI-CONDUCTOR PLAETS AND SUCH NOTCHED AND PASSIVATED SEMI-CONDUCTOR PLATES | |
| DE2253001A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS | |
| DE1614691C3 (en) | Method for manufacturing semiconductor components | |
| DE2149705A1 (en) | Semiconductor device and method for its manufacture |